JPH04134885A - 超電導素子および作製方法 - Google Patents

超電導素子および作製方法

Info

Publication number
JPH04134885A
JPH04134885A JP2257855A JP25785590A JPH04134885A JP H04134885 A JPH04134885 A JP H04134885A JP 2257855 A JP2257855 A JP 2257855A JP 25785590 A JP25785590 A JP 25785590A JP H04134885 A JPH04134885 A JP H04134885A
Authority
JP
Japan
Prior art keywords
superconducting
channel
oxide
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2257855A
Other languages
English (en)
Other versions
JP2641971B2 (ja
Inventor
Takao Nakamura
孝夫 中村
Hiroshi Inada
博史 稲田
Michitomo Iiyama
飯山 道朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2257855A priority Critical patent/JP2641971B2/ja
Priority to CA002052380A priority patent/CA2052380C/en
Priority to DE69127418T priority patent/DE69127418T2/de
Priority to EP91402594A priority patent/EP0478464B1/en
Publication of JPH04134885A publication Critical patent/JPH04134885A/ja
Priority to US08/652,846 priority patent/US5717222A/en
Application granted granted Critical
Publication of JP2641971B2 publication Critical patent/JP2641971B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。よ
り詳細には、新規な構成の超電導素子およびその作製方
法に関する。
従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子が
ある。ジョセフソン素子は、一対の超電導体をトンネル
障壁を介して結合した構成であり、高速スイッチング動
作が可能である。しかしながら、ジョセフソン素子は2
端子の素子であり、論理回路を実現するためには複雑な
回路構成になってしまう。
一方、超電導を利用した3端子素子としては、超電導ベ
ーストランジスタ、超電導FET等がある。第3図に、
超電導ベーストランジスタの概念図を示す。第3図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル
障壁22、超電導体で構成されたベース23、半導体ア
イソレータ24および常電導体で構成されたコレクタ2
5を積層した構成になっている。この超電導ベーストラ
ンジスタは、トンネル障壁22を通過した高速電子を利
用した低電力消費、高速動作の素子である。
第4図に、超電導FETの概念図を示す。第4図の超電
導FETは、超電導体で構成されている超電導ソース電
極41および超電導ドレイン電極42が、半導体層43
上に互いに近接して配置されている。超電導ソース電極
41および超電導ドレイン電極42の間の部分の半導体
層43は、下側が大きく削られ厚さが薄くなっている。
また、半導体層43の下側表面にはゲート絶縁膜46が
形成され、ゲート絶縁膜46上にゲート電極44が設け
られている。
超電導FETは、超電導近接効果で超電導ソース電極4
1および超電導ドレイン電極42間の半導体層43を流
れる超電導電流を、ゲート電圧で制御する低電力消費、
高速動作の素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチャ
ネルを形成し、この超電導チャネルを流れる電流をゲー
ト電極に印加する電圧で制御する3端子の超電導素子も
発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FETは
、いずれも半導体層と超電導体層とが積層された部分を
有する。ところが、近年研究が進んでいる酸化物超電導
体を使用して、半導体層と超電導体層との積層構造を作
製することは困難である。また、この構造が作製できて
も半導体層と超電導体層の間の界面の制御が難しく、素
子として満足な動作をしなかった。
また、超電導FETは、超電導近接効果を利用するため
、超電導ソース電極41および超電導ドレイン電極42
を、それぞれを構成する超電導体のコヒーレンス長の数
倍程度以内に近接させて作製しなければならない。特に
酸化物超電導体は、コヒーレンス長が短いので、酸化物
超電導体を使用した場合には、超電導ソース電極41お
よび超電導ドレイン電極42間の距離は、数IQnm以
下にしなければならない。このような微細加工は非常に
困難であり、従来は酸化物超電導体を使用した超電導F
ETを再現性よく作製できなかった。
さらに、従来の超電導チャネルを有する超電導素子は、
変調動作は確認されたが、キャリア密度が高いため、完
全なオン/オフ動作ができなかった。酸化物超電導体は
、キャリア密度が低いので、超電導チャネルに使用する
ことにより、完全なオン/オフ動作を行う上記の素子の
実現の可能性が期待されている。しかしながら、超電導
チャネルは5nm程度の厚さにしなければならず、その
ような構成の実現することは困難であった。
そこで本発明の目的は、上記従来技術の問題点を解決し
た、新規な構成の超電導素子およびその作製方法を提供
することにある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄膜
で形成された超電導チャネルと、該超電導チャネルの両
側に配置された超電導ソース領域および超電導ドレイン
領域と、前記超電導ソース領域および前記超電導ドレイ
ン領域上に配置され、超電導チャネルに電流を流すソー
ス電極およびドレイン電極と、前記超電導チャネル上に
絶縁層を介して配置されて該超電導チャネルに流れる電
流を制御するゲート電極を具備し、前記超電導ソース領
域および超電導ドレイン領域が前記基板中に形成されて
いることを特徴とする超電導素子が提供される。
また、本発明では、上記の超電導素子を作製する方法と
して、酸素イオン注入により酸化物超電導体となる化合
物の層を表面に存する絶縁体基板上または酸素イオン注
入により酸化物超電導体となる化合物の層を表面に有し
、その下の層に絶縁膜を有する半導体基板上に薄い酸化
物超電導薄膜を成膜し、該酸化物超電導薄膜の超電導チ
ャネルとなる部分上にゲート電極を形成した後、該ゲー
ト電極をマスクとしてイオンを注入し、前記酸化物層中
に前記超電導ソース領域および超電導ドレイン領域を形
成する工程を含むことを特徴とする超電導素子の作製方
法が提供される。
作用 本発明の超電導素子は、酸化物超電導体による超電導チ
ャネルと、超電導チャネルに電流を流すソース電極およ
びドレイン電極と、超電導チャネルを流れる電流を制御
するゲート電極とを具備する。本発明の超電導素子では
、各電極は必ずしも超電導電極である必要がない。
また、従来の超電導FETが、超電導近接効果を利用し
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流はm電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術
の制限が緩和される。
超電導チャネルは、ゲート電極に印加された電圧で開閉
させるた約に、ゲート電極により発生される電界の方向
で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。
本発明の方法では、表面に酸素イオン注入により酸化物
超電導体となる化合物の層を備える基板を使用する。そ
して、上記の基板上に最初に約5nm程度の厚さの酸化
物超電導薄膜を成膜する。このような極薄の酸化物超電
導薄膜を成膜するには、薄膜の成長速度をおよび成膜時
間を厳密に制御する方法が一般的であり、スパッタリン
グ法等を使用する場合はこの方法が好ましい。しかしな
がら、酸化物超電導体結晶は、各構成元素がそれぞれ層
状に重なった結晶構造であるので、MBE (分子ビー
ムエピタキシ)法で酸化物超電導体の適当な数のユニッ
トセルを積み上げる方法も好ましい。
上記の極薄の酸化物超電導薄膜は、超電導チャネルとし
ては好ましい厚さであるが、ソース領域およびドレイン
領域のためには、厚さが不十分である。従って、ソース
領域およびドレイン領域の超電導層はさらに厚くしなけ
ればならない。超電導チャネル部分を、そのままの厚さ
に保ってソース領域およびドレイン領域の超電導層を厚
くするために、本発明の方法では、超電導チャネル上に
形成されたゲート電極をマスクとして、イオンを注入し
、基板中に酸化物超電導体層を形成し、超電導ソース領
域および超電導ドレイン領域とする。
本発明の超電導素子において、基板には、表面に酸素イ
オン注入により酸化物超電導体となる化合物の層を備え
るMgO1SrTIO3等の酸化物単結晶基板が使用可
能である。これらの基板上には、配向性の高い結晶から
なる酸化物超電導薄膜を成長させることが可能であるの
で好ましい。また、上記の化合物の下層にMgAl2O
<およびBaTiO3の層を備えるSi基板を使用する
ことも好ましい。
本発明の超電導素子には、Y−Ba−Cu−0系酸化物
超電導体、Bi −5r −Ca−Cu−○系酸化物超
電導体、TI −Ba −Ca−Cu −0系酸化物超
電導体等任意の酸化物超電導体を使用することができる
以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
実施例 第1図に、本発明の超電導素子の断面図を示す。
第1図の超電導素子は、基板5上に成膜された厚さ約5
nmの極薄の酸化物超電導薄膜1を有する。
酸化物超電導薄膜1のほぼ中央部は、超電導チャネルl
Oとなっており、超電導チャネル10の上には、絶縁体
6を介してゲート電極4が形成されている。
基板5中の超電導チャネル10の両側の部分には、酸化
物超電導薄膜1に連続して約200 nmの厚さの超電
導ソース領域12および超電導ドレイン領域13が形成
されている。超電導ソース領域12および超電導ドレイ
ン領域13の上には、それぞれソース電極2およびドレ
イン電極3が設けられている。
第2図を参照して、本発明の超電導素子を本発明の方法
で作製する手順を説明する。まず、スパッタリング法等
で形成されたY+Ba2Cu307−y層50を表面に
有する第2図(a)に示すような基板5の表面に第2図
面に示すよう約5nm程度の極薄のY+BaaCu30
t〜8酸化物超電導薄膜1をオファクシススバッタリン
グ法、反応性蒸着法、MBE法、CVD法等の方法で形
成する。YJa2Cu+07−YはY 1Ba2Cu3
0 q−ウ酸化物超電導体と比較した場合に、構成元素
が同じで、y>xで結晶中の酸素数が少ない絶縁性を示
す酸化物であり、酸素イオン注入により容易にYIBa
2Cu+ Ch−x酸化物超電導体になる。基板5とし
ては、表面に上記の酸化物層50を有するMg0(10
0)基板、5rTtC1+  (100)基板等の絶縁
体基板、または表面の酸化物層50の下層に絶縁膜を有
する31等の半導体基板が好ましい。この81基板は、
CVD法で成膜されたMgA120nおよびスパッタリ
ング法で成膜されたBaTiO3の層を酸化物層50の
下層に有することが好ましい。
酸化物超電導体としては、Y−Ba−Cu−〇系酸化物
超電導体の他Bi −5r−Ca−Cu −0系酸化物
超電導体、TI −Ba−Ca−Cu −0系酸化物超
電導体が好ましく、C軸配向の薄膜とすることが好まし
い。
これは、C軸配向の酸化物超電導薄膜は、基板と平行な
方向の臨界電流密度が大きいからである。
次に、第2図(C)に示すよう酸化物超電導薄膜1上に
絶縁膜16を積層する。絶縁膜16の厚さはlQnm以
上にする。絶縁膜16にはMgO等酸化物超電導薄膜と
の界面で大きな準位を作らない絶縁体を用いることが好
ましい。絶縁膜16上に第2図(社)に示すようゲート
電極用の金属層14を積層する。金属層14には^Uま
たはT1、W等の高融点金属、これらのシリサイドを用
いることが好ましい。
この金属膜14の不要な部分をエツチング等により除去
し、第2図(e)に示すよう、ゲート電極4に加工する
。絶縁膜16はそのままにして、上記のように形成され
たゲート電極4をマスクとして、酸素イオンを注入し、
酸化物層50の一部を超電導体化する。
注入エネルギ150keV以下で上記のイオン注入を行
った後、基板5を450℃まで加熱し、30分間その温
度を保持する熱処理を行った。この熱処理により、基板
5の酸化物層50のゲート電極4の下方以外の部分には
、第2図(f)に示すよう、酸化物超電導薄膜1と連続
した超電導ソース領域12および超電導ドレイン領域1
3が形成される。また、酸化物超電導薄膜1のゲート電
極4の下側の部分は超電導チャネル10となる。
上記のイオン注入−熱処理の工程に代えて、集束イオン
ビーム照射して、超電導ソース領域12および超電導ド
レイン領域13を形成することも可能である。この場合
、集束イオンビームを照射する場合は、酸素イオンを照
射エネルギ150keV以下で照射することが好ましい
超電導ソース領域12および超電導ドレイン領域13が
形成されたら、第2図(g’)に示すよう、絶縁体膜1
6の不要部分を除去し、絶縁層6を形成する。
このとき、必要に応じサイドエッチを促進し、絶縁層6
の長さを短くする。最後に、ゲート電極4と同様にAu
または7iSW、これらのシリサイドを用いて、超電導
ソース領域12および超電導ドレイン領域13それぞれ
の上にソース電極2およびドレイン電極3を形成する。
本発明の超電導素子を本発明の方法で作製すると、超電
導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。
発明の詳細 な説明したように、本発明の超電導素子は、超電導チャ
ネル中を流れる超電導電流をゲート電圧で制御する構成
となっている。従って、従来の超電導FETのように、
超電導近接効果を利用していないので微細加工技術が不
要である。また、超電導体と半導体を積層する必要もな
いので、酸化物超電導体を使用して高性能な素子が作製
できる。
本発明により、超電導技術の電子デバイスへの応用がさ
らに促進される。
【図面の簡単な説明】
第1図は、本発明の超電導素子の概略図であり、第2図
は、本発明の方法により本発明の超電導素子を作製する
場合の工程を示す概略図であり、第3図は、超電導ベー
ストランジスタの概略図であり、 第4図は、超電導FETの概略図である。 〔主な参照番号〕 1・・・酸化物超電導薄膜、 2・・・ソース電極、 3・・・ドレイン電極、 4・・・ゲート電極、 5・・・基板

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に成膜された酸化物超電導薄膜で形成され
    た超電導チャネルと、該超電導チャネルの両側に配置さ
    れた超電導ソース領域および超電導ドレイン領域と、前
    記超電導ソース領域および前記超電導ドレイン領域上に
    配置され、超電導チャネルに電流を流すソース電極およ
    びドレイン電極と、前記超電導チャネル上に絶縁層を介
    して配置されて該超電導チャネルに流れる電流を制御す
    るゲート電極を具備し、前記超電導ソース領域および超
    電導ドレイン領域が前記基板中に形成されていることを
    特徴とする超電導素子。
  2. (2)請求項1に記載の超電導素子を作製する方法にお
    いて、酸素イオン注入により酸化物超電導体となる化合
    物の層を表面に有する絶縁体基板上または酸素イオン注
    入により酸化物超電導体となる化合物の層を表面に有し
    、その下の層に絶縁膜を有する半導体基板上に薄い酸化
    物超電導薄膜を成膜し、該酸化物超電導薄膜の超電導チ
    ャネルとなる部分上にゲート電極を形成した後、該ゲー
    ト電極をマスクとしてイオンを注入し、前記酸化物層中
    に前記超電導ソース領域および超電導ドレイン領域を形
    成する工程を含むことを特徴とする超電導素子の作製方
    法。
JP2257855A 1990-09-27 1990-09-27 超電導素子および作製方法 Expired - Lifetime JP2641971B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2257855A JP2641971B2 (ja) 1990-09-27 1990-09-27 超電導素子および作製方法
CA002052380A CA2052380C (en) 1990-09-27 1991-09-27 Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
DE69127418T DE69127418T2 (de) 1990-09-27 1991-09-27 Herstellungsverfahren eines supraleitenden Bauelements mit extrem dünnem supraleitenden Kanal aus supraleitendem Oxidmaterial
EP91402594A EP0478464B1 (en) 1990-09-27 1991-09-27 Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
US08/652,846 US5717222A (en) 1990-09-27 1996-05-23 Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2257855A JP2641971B2 (ja) 1990-09-27 1990-09-27 超電導素子および作製方法

Publications (2)

Publication Number Publication Date
JPH04134885A true JPH04134885A (ja) 1992-05-08
JP2641971B2 JP2641971B2 (ja) 1997-08-20

Family

ID=17312105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2257855A Expired - Lifetime JP2641971B2 (ja) 1990-09-27 1990-09-27 超電導素子および作製方法

Country Status (1)

Country Link
JP (1) JP2641971B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281481A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 超電導スイツチング素子
JPS6428876A (en) * 1987-07-23 1989-01-31 Matsushita Electric Ind Co Ltd Manufacture of superconducting 3-terminal element
JPH01170080A (ja) * 1987-12-25 1989-07-05 Furukawa Electric Co Ltd:The 超電導fet素子
JPH0272685A (ja) * 1988-09-07 1990-03-12 Fujitsu Ltd 超伝導弱結合部の形成方法
JPH02234479A (ja) * 1989-03-07 1990-09-17 Nec Corp 超伝導素子とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281481A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 超電導スイツチング素子
JPS6428876A (en) * 1987-07-23 1989-01-31 Matsushita Electric Ind Co Ltd Manufacture of superconducting 3-terminal element
JPH01170080A (ja) * 1987-12-25 1989-07-05 Furukawa Electric Co Ltd:The 超電導fet素子
JPH0272685A (ja) * 1988-09-07 1990-03-12 Fujitsu Ltd 超伝導弱結合部の形成方法
JPH02234479A (ja) * 1989-03-07 1990-09-17 Nec Corp 超伝導素子とその製造方法

Also Published As

Publication number Publication date
JP2641971B2 (ja) 1997-08-20

Similar Documents

Publication Publication Date Title
JPS61206279A (ja) 超電導素子
JPH02138780A (ja) 超電導トランジスタ
US5717222A (en) Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
JPH04134885A (ja) 超電導素子および作製方法
JP2641977B2 (ja) 超電導素子の作製方法
JP2641970B2 (ja) 超電導素子および作製方法
JP2641973B2 (ja) 超電導素子およびその作製方法
JP2641969B2 (ja) 超電導素子および作製方法
JP2641974B2 (ja) 超電導素子および作製方法
JP2641978B2 (ja) 超電導素子および作製方法
JP2667289B2 (ja) 超電導素子および作製方法
JP2680949B2 (ja) 超電導電界効果型素子の作製方法
JP2691065B2 (ja) 超電導素子および作製方法
JP2656853B2 (ja) 超電導素子および作製方法
JP2738144B2 (ja) 超電導素子および作製方法
JP2597747B2 (ja) 超電導素子および作製方法
JP2614939B2 (ja) 超電導素子および作製方法
JP2597745B2 (ja) 超電導素子および作製方法
JP2641966B2 (ja) 超電導素子および作製方法
JP2599500B2 (ja) 超電導素子および作製方法
JP2614941B2 (ja) 超電導素子および作製方法
JPH04127587A (ja) 超電導素子の作製方法
JP2641976B2 (ja) 超電導素子および作製方法
JP2599498B2 (ja) 超電導素子および作製方法
JP2680959B2 (ja) 超電導電界効果型素子およびその作製方法