JP2638535B2 - Compound semiconductor crystal growth method - Google Patents
Compound semiconductor crystal growth methodInfo
- Publication number
- JP2638535B2 JP2638535B2 JP33888194A JP33888194A JP2638535B2 JP 2638535 B2 JP2638535 B2 JP 2638535B2 JP 33888194 A JP33888194 A JP 33888194A JP 33888194 A JP33888194 A JP 33888194A JP 2638535 B2 JP2638535 B2 JP 2638535B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- forming
- layer
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は化合物半導体の結晶成長
方法に関し、特に量子効果デバイスに応用される量子細
線、量子箱等の形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for growing a crystal of a compound semiconductor, and more particularly to a method for forming a quantum wire or a quantum box applied to a quantum effect device.
【０００２】[0002]
【従来の技術】従前の量子効果デバイスは、膜厚方向に
作り込まれた井戸層を利用するものであったが、これに
対して、近年、半導体素子の高機能化を目的として、ウ
ェハ面内方向においても微細化された構造を持つ量子細
線、量子箱を利用する量子効果デバイスが研究されるよ
うになってきている。この種の量子効果デバイスは、半
導体基板上に１０ｎｍオーダの幅の構造を形成し、それ
より得られる一次元あるいは零次元の電子閉じ込め効果
をデバイス特性として利用しようとするものである。2. Description of the Related Art Conventional quantum effect devices use a well layer formed in a film thickness direction. On the other hand, in recent years, a wafer surface has been developed for the purpose of enhancing the function of a semiconductor element. Quantum effect devices using quantum wires and quantum boxes having a miniaturized structure even in the inward direction have been studied. This type of quantum effect device forms a structure having a width of the order of 10 nm on a semiconductor substrate, and attempts to use the obtained one-dimensional or zero-dimensional electron confinement effect as device characteristics.
【０００３】面内方向での量子サイズ構造の作成方法の
１つとして、基板上に断面が階段状の形状を持つ周期構
造を形成し、この上に量子構造を形成する方法が、アプ
ライド フイジクス レターズ ５５巻 ９号 １９８
９年８月２８日 ８６７頁〜８６９頁(Appl.Phys.Lett.
55(9),pp.867−869,28 August 1989) に記載されてい
る。One of the methods for forming a quantum size structure in the in-plane direction is to form a periodic structure having a step-like cross section on a substrate and form a quantum structure on the periodic structure. Volume 55 Number 9 198
Aug. 28, 9 pp. 867-869 (Appl. Phys. Lett.
55 (9), pp. 867-869, 28 August 1989).
【０００４】図４（ａ）〜（ｅ）は、上記文献に記載さ
れた量子井戸細線の形成方法の前段階工程である、階段
状断面を有する半導体層の形成方法を示す工程順断面図
である。まず、基板として表面の方位が（１００）面よ
り〈１１１〉方向に６°傾けて研磨されたＧａＡｓ基板
１を用い、この上にレジスト２を塗布する〔図４
（ａ）〕。次いで、フォトリソグラフィ技術により、一
定間隔でレジストが除去されたレジストパターン２ａを
形成する〔（図４（ｂ）〕。FIGS. 4 (a) to 4 (e) are sectional views in the order of steps showing a method for forming a semiconductor layer having a step-like cross section, which is a step prior to the method for forming a quantum well thin wire described in the above-mentioned document. is there. First, as a substrate, a GaAs substrate 1 polished with the surface direction inclined at 6 ° in the <111> direction from the (100) plane is used, and a resist 2 is applied thereon (FIG. 4).
(A)]. Next, a resist pattern 2a from which the resist has been removed at regular intervals is formed by photolithography ([FIG. 4B]).
【０００５】このレジストパターン２ａをマスクとして
エッチング液中にてＧａＡｓ基板１のエッチングを行う
ことにより、ＧａＡｓ基板１の表面に溝３を形成する
〔図４（ｃ）〕。そして、レジストパターン２ａを除去
すると、溝３が周期的に配置されたＧａＡｓ基板１が得
られる〔図４（ｄ）〕。The groove 3 is formed on the surface of the GaAs substrate 1 by etching the GaAs substrate 1 in an etching solution using the resist pattern 2a as a mask [FIG. 4 (c)]. Then, when the resist pattern 2a is removed, a GaAs substrate 1 in which the grooves 3 are periodically arranged is obtained [FIG. 4 (d)].
【０００６】そして、ＭＯ−ＣＶＤ法（有機金属気相成
長法）によりＧａＡｓの成長を行うと、溝の周期と同一
周期を持った階段状の断面を持つＧａＡｓ成長層４が得
られる（図４（ｅ））。このＧａＡｓ成長層４の階段状
表面のテラス部には（１００）面が現れている。Then, when GaAs is grown by MO-CVD (metal organic chemical vapor deposition), a GaAs growth layer 4 having a stepped cross section having the same period as the groove is obtained (FIG. 4). (E)). The (100) plane appears on the terrace portion of the stepped surface of the GaAs growth layer 4.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上述し
た従来のプロセスでは、階段状の断面を持つＧａＡｓ層
の均一性は、エッチングによって形成するＧａＡｓ基板
表面の溝の形状、大きさに左右される。しかるに、ウエ
ット法によるエッチングでは、エッチングの条件のばら
つきによるエッチング面の形状変化が大きく、また面内
での形状ばらつきも大きい。さらに、エッチング面に凹
凸が形成されやすいという欠点もあるため、従来方法で
は均一な形状のＧａＡｓ成長層を形成することが困難で
あった。そのため、その上に形成される量子細線の形状
・サイズが一定化されず特性のばらつきが大きくなると
いう欠点があった。本発明は、この点に鑑みてなされた
ものであって、その目的は、面内およびウェハ間でのば
らつきの少ない形状の階段状断面の半導体層を形成しう
るようにして、均一な形状の量子細線や量子箱を形成し
うるようにすることである。However, in the above-described conventional process, the uniformity of the GaAs layer having a stepped cross section depends on the shape and size of the groove on the GaAs substrate surface formed by etching. However, in the wet etching, a change in the shape of the etched surface due to a variation in etching conditions is large, and a variation in the shape in the surface is also large. Further, since there is a disadvantage that irregularities are easily formed on the etched surface, it has been difficult to form a GaAs growth layer having a uniform shape by the conventional method. Therefore, there is a disadvantage that the shape and size of the quantum wires formed thereon are not fixed and the characteristics vary greatly. The present invention has been made in view of this point, and an object of the present invention is to form a semiconductor layer having a step-shaped cross section having a shape with little in-plane and wafer-to-wafer variations, and That is, a quantum wire or a quantum box can be formed.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、（１）結晶の低指数面から微傾斜
した面を主面とする化合物半導体基板上に絶縁膜を形成
する工程と、（２）前記絶縁膜を選択的にエッチングし
て前記半導体基板の表面を露出させる溝を複数本形成す
る工程と、（３）露出した半導体基板表面に選択的に半
導体層が成長する気相成長法により半導体結晶を成長さ
せ、前記絶縁膜を埋め込み階段状の表面を有する第１の
半導体層を形成する工程と、（４）気相成長法により前
記第１の半導体層上に半導体結晶を成長させ、前記第１
の半導体層の階段状表面の段差部上に、量子効果を示す
膜厚の第２の半導体層を形成する工程と、を含む化合物
半導体の結晶成長方法が、提供される。According to the present invention, there is provided, according to the present invention, (1) forming an insulating film on a compound semiconductor substrate whose principal surface is a plane slightly inclined from a low index plane of a crystal. A step of (2) selectively etching the insulating film to form a plurality of grooves exposing a surface of the semiconductor substrate; and (3) selectively growing a semiconductor layer on the exposed surface of the semiconductor substrate. Forming a first semiconductor layer having a stepped surface by burying the insulating film by growing a semiconductor crystal by a vapor growth method; and (4) forming a semiconductor on the first semiconductor layer by a vapor growth method. Growing a crystal, the first
Forming a second semiconductor layer having a film thickness exhibiting a quantum effect on a stepped portion of a step-like surface of the semiconductor layer.
【０００９】[0009]
【作用】本発明における化合物半導体結晶成長方法で
は、結晶成長は半導体基板表面において始められる。こ
の基板表面は、エッチングにより露出された面ではない
ため常に平坦である。そのため、その上に成長する半導
体層の形状も一定化され、そして、絶縁膜のマスクパタ
ーンのピッチおよび幅が一定であれば、常に一定の形状
の階段状パターンを形成することができる。したがっ
て、絶縁膜マスクのパターンを精度よく形成しておくこ
とにより、その上に形成される階段状パターンをばらつ
きのない形状に形成することができるようになり、さら
にその上に形成される量子細線や量子箱の形状を均一化
することが可能になる。According to the compound semiconductor crystal growth method of the present invention, crystal growth is started on the surface of the semiconductor substrate. The substrate surface is always flat because it is not a surface exposed by etching. Therefore, the shape of the semiconductor layer grown thereon is also constant, and if the pitch and width of the mask pattern of the insulating film are constant, a step-like pattern having a constant shape can always be formed. Therefore, by forming the pattern of the insulating film mask with high precision, it becomes possible to form the step-like pattern formed thereon with a uniform shape, and further to form the quantum wires formed thereon. And the shape of the quantum box can be made uniform.
【００１０】[0010]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例による化合
物半導体の結晶成長方法の工程の流れを示す断面図であ
る。まず、表面の方位が（１００）面より［０１１］方
向に２°傾けたＧａＡｓ基板１１を用い、このＧａＡｓ
基板１１表面に化学気相成長（ＣＶＤ）法により膜厚が
５０ｎｍのＳｉＯ2 膜１２を形成する〔図１（ａ）〕。
次いで、フォトリソグラフィ法およびウェットエッチン
グ法により、選択的にＳｉＯ2 膜１２を除去して、Ｇａ
Ａｓ基板１１表面の［０１ bar１］（ bar１は、１に上
線があることの代わり、以下同じ）方向に走る開口部１
３を形成する。この開口部１３は、１μｍおきに０．５
μｍの幅でＧａＡｓ基板の表面を露出させるものであ
る。したがって、これにより、ＧａＡｓ基板１１上に
０．５μｍ幅の開口部１３と、０．５μｍ幅のＳｉＯ2
膜ストライプ１２ａとからなる周期構造が形成される
〔図１（ｂ）〕。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a process flow of a compound semiconductor crystal growth method according to a first embodiment of the present invention. First, a GaAs substrate 11 whose surface direction is inclined by 2 ° in the [011] direction from the (100) plane is used.
An SiO 2 film 12 having a thickness of 50 nm is formed on the surface of the substrate 11 by a chemical vapor deposition (CVD) method (FIG. 1A).
Next, the SiO 2 film 12 is selectively removed by photolithography and wet etching to remove Ga 2.
Opening 1 running in the direction of [01 bar1] (bar1 is the same as above, instead of having an overline on 1) on the surface of As substrate 11
Form 3 The opening 13 has a pitch of 0.5 every 1 μm.
The surface of the GaAs substrate is exposed with a width of μm. Therefore, this results in a 0.5 μm wide opening 13 on the GaAs substrate 11 and a 0.5 μm wide SiO 2
A periodic structure including the film stripe 12a is formed (FIG. 1B).
【００１１】次に、気相成長（ＶＰＥ；Vapor Phase Ep
itaxy ）法により、ＧａＡｓ基板表面が露出した開口部
１３にＧａＡｓを成長させ、さらにＳｉＯ2 膜ストライ
プ１２ａを埋め込むまで成長を続けて、ＧａＡｓ成長層
１４を形成する〔図１（ｃ）〕。このときＧａＡｓ成長
層１４は、その断面形状が階段状に形成される。すなわ
ち、ＧａＡｓ成長層１４の表面には、テラス部１５と段
差部１６とが形成される。Next, Vapor Phase Ep (VPE)
GaAs is grown in the opening 13 where the GaAs substrate surface is exposed by the itaxy method, and the growth is continued until the SiO 2 film stripe 12a is buried to form a GaAs growth layer 14 (FIG. 1C). At this time, the GaAs growth layer 14 is formed to have a stepped cross section. That is, the terrace portion 15 and the step portion 16 are formed on the surface of the GaAs growth layer 14.
【００１２】さらに、Ｉｎ／ＨＣ１、Ｇａ／ＨＣ１、Ａ
ｓＨ3 、ホスフイン（ＰＨ3 ）系のＶＰＥ法を用いて、
ＧａＡｓ成長層１４に格子整合する条件で、膜厚が０．
１μｍの第１ＩｎＧａＰ層１７、テラス部上１５での膜
厚が１ｎｍのＧａＡｓ井戸層１８、膜厚が０．１μｍの
第２ＩｎＧａＰ層１９を順次成長させた。このとき、Ｇ
ａＡｓ井戸層１８は段差部１６上では約３ｎｍの厚さに
形成され、量子細線として機能する構造に作製すること
ができる〔図１（ｄ）〕。Further, In / HC1, Ga / HC1, A
Using the sH 3 , phosphine (PH 3 ) based VPE method,
Under the condition of lattice matching with the GaAs growth layer 14, the film thickness is set to 0.
A first InGaP layer 17 having a thickness of 1 μm, a GaAs well layer 18 having a thickness of 1 nm on the terrace portion 15, and a second InGaP layer 19 having a thickness of 0.1 μm were sequentially grown. At this time, G
The aAs well layer 18 is formed to a thickness of about 3 nm on the step portion 16 and can be manufactured to have a structure functioning as a quantum wire [FIG. 1 (d)].
【００１３】次に、図２、図３を参照して、ＧａＡｓ成
長層１４の成長方法をさらに詳細に説明する。図２は、
このＧａＡｓ成長層１４を形成するのに用いた気相成長
装置の模式的断面図であり、図３（ａ）〜（ｄ）は、図
１（ｂ）、（ｃ）に対応する工程順断面図である。本実
施例では、Ｇａ／ＨＣｌ、アルシン（ＡｓＨ3 ）系のハ
イドライドＶＰＥ法を用いて、ＧａＡｓ層を形成した。Next, a method of growing the GaAs growth layer 14 will be described in more detail with reference to FIGS. FIG.
FIGS. 3A to 3D are schematic cross-sectional views of a vapor phase growth apparatus used to form the GaAs growth layer 14. FIGS. 3A to 3D are cross-sectional views in the order of steps corresponding to FIGS. FIG. In this embodiment, a GaAs layer is formed by using a hydride VPE method based on Ga / HCl and arsine (AsH 3 ).
【００１４】図２に示すように、反応管２１内には、基
板ホルダー２２とソースボート２３が配置されており、
基板ホルダー２２上には、ＧａＡｓ基板１１が搭載さ
れ、またソースボート２３内にはＧａソース２４が入れ
られている。そして、反応管２１には第１ガス導入管２
５が開孔されており、さらに、基板ホルダー２２の手前
に開口する第２ガス導入管２６が挿入されている。As shown in FIG. 2, a substrate holder 22 and a source boat 23 are arranged in a reaction tube 21.
The GaAs substrate 11 is mounted on the substrate holder 22, and the Ga source 24 is placed in the source boat 23. The first gas introduction pipe 2 is connected to the reaction pipe 21.
5 is opened, and further, a second gas introduction pipe 26 which is opened in front of the substrate holder 22 is inserted.
【００１５】まず、図３（ａ）に示すように、［０１ b
ar１］方向に走る、０．５μｍの幅の開口部１３と０．
５μｍ幅のＳｉＯ2 膜ストライプ１２ａとが交互に繰り
返される周期構造が形成された、［０１１］方向に２°
傾いた（１００）面を主面として持つＧａＡｓ基板１１
を用意し、これを図２に示すように、気相成長装置の基
板ホルダー２２上に載置し、反応管２１内の成長領域に
セットする。First, as shown in FIG. 3A, [01 b
ar1], openings 13 and 0.5.
2 ° in the [011] direction where a periodic structure in which the SiO 2 film stripes 12a having a width of 5 μm are alternately repeated was formed.
GaAs substrate 11 having an inclined (100) plane as a main surface
2 is placed on a substrate holder 22 of a vapor phase growth apparatus and set in a growth region in a reaction tube 21 as shown in FIG.
【００１６】Ｇａソース２４にバイパスする第２ガス導
入管２６よりＡｓＨ3 ガスを毎分当たり１０ｃｃ、第１
ガス導入管２５からキャリアガスとして水素（Ｈ2 ）を
毎分当たり２０００ｃｃ供給しながらＧａソース２４の
入ったソースボート２３を８００℃、ＧａＡｓ基板１１
を６５０℃の温度に昇温する。ＡｓＨ3 ガスは、反応管
２１の上流部で大部分が分解（ＡｓＨ3 →１／４Ａｓ4
＋３／２Ｈ2 ）し、Ａｓ4 としてＧａＡｓ基板１１の領
域に供給される。温度が安定したところで、Ｇａソース
２４上に第１ガス導入管２５よりＨＣ１を２ｃｃ／ｍｉ
ｎ供給して、Ｇａとの反応生成物〔Ｇａ＋ＨＣ１→Ｇａ
Ｃ１＋（１／２）・Ｈ2 〕である塩化ガリウム（ＧａＣ
１）をＧａＡｓ基板１１の領域に供給する。AsH 3 gas is supplied at a rate of 10 cc / min from the second gas introduction pipe 26 bypassing the Ga source 24 to the first
While supplying hydrogen (H 2 ) as a carrier gas at a rate of 2000 cc per minute from the gas introduction pipe 25, the source boat 23 containing the Ga source 24 is heated at 800 ° C. to the GaAs substrate 11.
To a temperature of 650 ° C. Most of the AsH 3 gas is decomposed upstream of the reaction tube 21 (AsH 3 → 1/4 As 4
+ 3 / 2H 2 ), and supplied to the region of the GaAs substrate 11 as As 4 . When the temperature is stabilized, HC1 is supplied to the Ga source 24 from the first gas introduction pipe 25 at 2 cc / mi.
n and supply a reaction product with Ga [Ga + HC1 → Ga
C1 + (1/2) · H 2 ] gallium chloride (GaC
1) is supplied to the region of the GaAs substrate 11.
【００１７】成長領域で、ＧａＣ１とＡｓ4 が、 ＧａＣ１＋１／４Ａｓ4 ＋１／２Ｈ2 →ＧａＡｓ＋ＨＣ
１ の反応を起こし、ＧａＡｓ基板１１上の開口部１３にＧ
ａＡｓ膜１４ａが成長をはじめる。このとき、ＳｉＯ2
膜ストライプ１２ａ上には、ＧａＡｓは成長しない〔図
３（ｂ）〕。[0017] In the growth area, GaC1 and As 4 is, GaC1 + 1 / 4As 4 + 1 / 2H 2 → GaAs + HC
1 occurs, and G is formed in the opening 13 on the GaAs substrate 11.
The aAs film 14a starts growing. At this time, SiO 2
GaAs does not grow on the film stripe 12a (FIG. 3B).
【００１８】成長を続けＧａＡｓ膜１４ａがＳｉＯ2 膜
ストライプ１２ａの膜厚以上に厚くなると、ＧａＡｓ膜
１４ａは横方向にも成長を始めＳｉＯ2 膜ストライプ１
２ａ上にラテラル部１４ａ′を持つようになる〔図３
（ｃ）〕。さらに、成長を続けると隣接するＧａＡｓ膜
１４ａ同士がＳｉＯ2 膜ストライプ１２ａ上で結合し
て、階段状表面をもつＧａＡｓ成長層１４が形成され
る。[0018] GaAs film 14a continues to grow is thicker than the film thickness of the SiO 2 film stripes 12a, GaAs layer 14a are SiO 2 film stripes 1 start to grow in the lateral direction
2a has a lateral portion 14a 'on FIG.
(C)]. Further, as the growth is continued, the adjacent GaAs films 14a are combined on the SiO 2 film stripe 12a to form the GaAs growth layer 14 having a stepped surface.
【００１９】このとき、開口部１３から成長したＧａＡ
ｓ膜１４ａの表面の面方位は、（１００）となりＧａＡ
ｓ基板１１の表面に対し２°傾いている。そのため、傾
いた表面を持つＧａＡｓ膜１４ａが、隣接のＧａＡｓ膜
１４ａと結合すると、その結合部に段差部１６が形成さ
れる。すなわち、ＧａＡｓ成長層１４は、表面が（１０
０）であるテラス部１５とその間を結ぶ段差部１６を持
つ構造に形成される〔図３（ｄ）〕。ここで、段差部１
６の高さ（ｔ）は、約３５ｎｍであった。At this time, the GaAs grown from the opening 13
The plane orientation of the surface of the s film 14a is (100) and is GaAs.
It is inclined by 2 ° with respect to the surface of the s substrate 11. Therefore, when the GaAs film 14a having the inclined surface is bonded to the adjacent GaAs film 14a, a step 16 is formed at the bonding portion. That is, the GaAs growth layer 14 has a surface of (10
0) is formed in a structure having a terrace portion 15 and a step portion 16 connecting the terrace portion 15 (FIG. 3D). Here, step portion 1
The height (t) of 6 was about 35 nm.
【００２０】なお、上記の実施例では、基板として（１
００）面から［０１１］方向に２°だけ傾けたＧａＡｓ
基板を用いたが、この傾ける角度は、２°に限らず、１
°〜１２°程度の範囲で任意に選ぶことができる。ま
た、基準となる面方位も（１００）面に限らず、（１１
０）面や（１１１）面などの他の低指数面であってもよ
い。In the above embodiment, (1) is used as the substrate.
GaAs tilted by 2 ° from the (00) plane in the [011] direction
Although the substrate was used, the angle of inclination is not limited to 2 °, but 1 °.
It can be arbitrarily selected in the range of about ° to 12 °. Further, the reference plane orientation is not limited to the (100) plane, but may be (11)
Other low index planes such as the (0) plane and the (111) plane may be used.
【００２１】また、上記の実施例では、基板としてＧａ
Ａｓ基板を用いた例について説明したが、本発明は、Ｇ
ａＡｓ基板に限定されるものでなく、例えば、ＩｎＰ、
ＧａＰ、ＩｎＡｓ等の他のIII −Ｖ族化合物半導体や、
II−VI族化合物半導体基板などの他の化合物半導体基板
を用いても同様な効果が得られる。In the above embodiment, Ga is used as the substrate.
Although an example using an As substrate has been described, the present invention
The present invention is not limited to the aAs substrate.
Other III-V compound semiconductors such as GaP and InAs,
Similar effects can be obtained by using another compound semiconductor substrate such as a II-VI compound semiconductor substrate.
【００２２】また、実施例では、ＧａＡｓをエピタキシ
ャル成長させる例について説明したが、これに代え、Ｇ
ａＰやＩｎＰなど他の半導体材料、あるいはＩｎＧａＰ
やＩｎＧａＡｓＰなどの混晶半導体を成長させるように
してもよい。また、上記実施例では、マスク材料層（Ｓ
ｉＯ2 膜ストライプ）を被覆する半導体層の成長にＧａ
／ＨＣｌ、アルシン（ＡｓＨ3 ）系のハイドライド気相
成長法を用いたが、これに限らず、Ｇａ／ＡｓＣｌ3 系
のクロライド気相成長法や、塩化物を供給するＭＯ−Ｃ
ＶＤ法など、マスク材料層に対し選択性のあるエピタキ
シャル成長法であれば採用することができる。In the embodiment, an example in which GaAs is epitaxially grown has been described.
Other semiconductor materials such as aP and InP, or InGaP
Alternatively, a mixed crystal semiconductor such as InGaAsP or InGaAsP may be grown. In the above embodiment, the mask material layer (S
The growth of the semiconductor layer covering the SiO 2 film stripe)
/ HCl, arsine (AsH 3 ) -based hydride vapor phase epitaxy, but not limited thereto, Ga / AsCl 3 -based chloride vapor phase epitaxy, MO-C for supplying chloride
An epitaxial growth method having selectivity to the mask material layer such as a VD method can be employed.
【００２３】また、実施例では、複数の量子井戸細線を
形成する場合について説明したが、これに限らず本発明
は単一の量子細線を形成する場合も含むものである。単
一の量子細線を形成するには、開口部が２本形成された
マスク層を形成し、これを介して半導体層を成長させる
ようにすればよい。また、量子井戸箱を形成する場合に
は、短い長さのストライプ状マスクを形成し、これを介
して半導体層を成長させるようにすればよい。あるい
は、一旦実施例のように量子井戸細線を形成し、その後
エッチングにより量子井戸箱に加工するようにしてもよ
い。さらに、複数層の量子井戸細線（井戸箱）を形成す
るのであれば、図１に示すように、井戸層（１８）と障
壁層（１９）を形成した後に、その上に同様の井戸層と
障壁層の成長を行うようにすればよい。In the embodiment, the case where a plurality of quantum well wires are formed has been described. However, the present invention is not limited to this, and the present invention includes a case where a single quantum wire is formed. In order to form a single quantum wire, a mask layer having two openings may be formed, and a semiconductor layer may be grown through the mask layer. When a quantum well box is formed, a stripe-shaped mask having a short length may be formed, and a semiconductor layer may be grown through the mask. Alternatively, a quantum well thin wire may be formed once as in the embodiment, and then processed into a quantum well box by etching. Furthermore, if a plurality of quantum well wires (well boxes) are to be formed, as shown in FIG. 1, after forming a well layer (18) and a barrier layer (19), a similar well layer is formed thereon. The barrier layer may be grown.
【００２４】[0024]
【発明の効果】以上説明したように、本発明の結晶成長
方法は、低指数面から微傾斜した面を主面とする半導体
基板上に、ストライプ状マスクを形成し、このマスクを
介してこの半導体基板上に半導体層をエピタキシャル成
長させるものであるので、成長は半導体基板表面におい
て始められる。そして、この基板表面は、エッチングに
より露出された面ではないため常に平坦である。そのた
め、その上に成長する半導体層の形状も、絶縁膜のマス
クパターンのピッチおよび幅が一定であれば、常に一定
化される。而して、一般的に絶縁膜のマスクパターンを
精度よく形成することは比較的容易である。したがっ
て、エピタキシャル成長された半導体層には、常に一定
形状の階段状パターンが形成されるようになり、その結
果、その上に形成される量子細線や量子箱の形状も均一
化される。As described above, according to the crystal growth method of the present invention, a stripe-shaped mask is formed on a semiconductor substrate whose main surface is a plane slightly inclined from a low index plane, and this mask is formed through this mask. Since the semiconductor layer is grown epitaxially on the semiconductor substrate, the growth is started on the surface of the semiconductor substrate. The substrate surface is always flat because it is not a surface exposed by etching. Therefore, the shape of the semiconductor layer grown thereon is always constant if the pitch and width of the mask pattern of the insulating film are constant. In general, it is relatively easy to form a mask pattern of an insulating film with high accuracy. Therefore, a step-shaped pattern having a constant shape is always formed in the semiconductor layer that has been epitaxially grown, and as a result, the shapes of the quantum wires and quantum boxes formed thereon are also made uniform.
【図１】本発明の一実施例の結晶成長方法を示す工程順
断面図。FIG. 1 is a cross-sectional view in the order of steps showing a crystal growth method according to one embodiment of the present invention.
【図２】本発明の一実施例の結晶成長工程で用いられる
気相成長装置の概略断面図。FIG. 2 is a schematic sectional view of a vapor phase growth apparatus used in a crystal growth step according to one embodiment of the present invention.
【図３】本発明の一実施例の製造工程の内、階段状段差
を有する半導体層の形成工程を説明するための工程順断
面図。FIG. 3 is a cross-sectional view in a process order for describing a forming process of a semiconductor layer having a step-like step in a manufacturing process of one embodiment of the present invention.
【図４】従来例の製造工程を示す工程順断面図。FIG. 4 is a process order sectional view showing a manufacturing process of a conventional example.
１ ＧａＡｓ基板 ２ レジスト ２ａ レジストパターン ３ 溝 ４ ＧａＡｓ成長層 １１ ＧａＡｓ基板 １２ ＳｉＯ2 膜 １２ａ ＳｉＯ2 膜ストライプ １３ 開口部 １４ ＧａＡｓ成長層 １４ａ ＧａＡｓ膜 １４ａ′ ラテラル部 １５ テラス部 １６ 段差部 １７ 第１ＩｎＧａＰ層 １８ ＧａＡｓ井戸層 １９ 第２ＩｎＧａＰ層 ２１ 反応管 ２２ 基板ホルダー ２３ ソースボート ２４ Ｇａソース ２５ 第１ガス導入管 ２６ 第２ガス導入管REFERENCE SIGNS LIST 1 GaAs substrate 2 resist 2 a resist pattern 3 groove 4 GaAs growth layer 11 GaAs substrate 12 SiO 2 film 12 a SiO 2 film stripe 13 opening 14 GaAs growth layer 14 a GaAs film 14 a ′ lateral portion 15 terrace portion 16 step portion 17 first InGaP layer Reference Signs List 18 GaAs well layer 19 second InGaP layer 21 reaction tube 22 substrate holder 23 source boat 24 Ga source 25 first gas introduction tube 26 second gas introduction tube
Claims (5)
を主面とする化合物半導体基板上に絶縁膜を形成する工
程と、 （２）前記絶縁膜を選択的にエッチングして前記半導体
基板の表面を露出させる溝を複数本形成する工程と、 （３）露出した半導体基板表面に選択的に半導体層が成
長する気相成長法により半導体結晶を成長させ、前記絶
縁膜を埋め込み階段状の表面を有する第１の半導体層を
形成する工程と、 （４）気相成長法により前記第１の半導体層上に半導体
結晶を成長させ、前記第１の半導体層の階段状表面の段
差部上に、量子効果を示す膜厚の第２の半導体層を形成
する工程と、を含むことを特徴とする化合物半導体の結
晶成長方法。(1) a step of forming an insulating film on a compound semiconductor substrate whose main surface is a plane slightly inclined from a low index plane of the crystal; and (2) selectively etching the insulating film to form the insulating film. Forming a plurality of grooves exposing the surface of the semiconductor substrate; and (3) growing a semiconductor crystal by a vapor phase growth method in which a semiconductor layer is selectively grown on the exposed surface of the semiconductor substrate, and embedding the insulating film. Forming a first semiconductor layer having a step-like surface; and (4) growing a semiconductor crystal on the first semiconductor layer by a vapor phase growth method, and forming a step on the step-like surface of the first semiconductor layer. Forming a second semiconductor layer having a film thickness exhibiting a quantum effect on the portion.
半導体層は、表面に前記第２の半導体層より膜厚が厚
く、かつ、該第２の半導体層より広いバンドギャップの
材料からなる被覆層を有していることを特徴とする請求
項１記載の化合物半導体の結晶成長方法。2. The first semiconductor layer formed in the step (3) has a surface with a thickness larger than that of the second semiconductor layer and a band gap wider than that of the second semiconductor layer. The method for growing a compound semiconductor crystal according to claim 1, further comprising a coating layer made of a material.
半導体層上にこれより膜厚が厚く、かつ、該第２の半導
体層より広いバンドギャップの材料からなる第３の半導
体層を形成する工程が付加されていることを特徴とする
請求項１記載の化合物半導体の結晶成長方法。3. After the step (4), a third semiconductor made of a material having a larger thickness and a wider band gap than the second semiconductor layer is formed on the second semiconductor layer. 2. The method according to claim 1, further comprising a step of forming a layer.
導体層の形成工程が複数回繰り返されることを特徴とす
る請求項３記載の化合物半導体の結晶成長方法。4. The method according to claim 3, wherein the step of forming the second semiconductor layer and the step of forming the third semiconductor layer are repeated a plurality of times.
絶縁膜が、シリコン酸化膜であることを特徴とする請求
項１記載の化合物半導体の結晶成長方法。5. The method according to claim 1, wherein the insulating film formed in the step (1) is a silicon oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888194A JP2638535B2 (en) | 1994-12-29 | 1994-12-29 | Compound semiconductor crystal growth method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888194A JP2638535B2 (en) | 1994-12-29 | 1994-12-29 | Compound semiconductor crystal growth method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186080A JPH08186080A (en) | 1996-07-16 |
| JP2638535B2 true JP2638535B2 (en) | 1997-08-06 |
Family
ID=18322270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33888194A Expired - Lifetime JP2638535B2 (en) | 1994-12-29 | 1994-12-29 | Compound semiconductor crystal growth method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638535B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
| JP2002074654A (en) * | 2000-08-23 | 2002-03-15 | Tdk Corp | Method for manufacturing functional element and functional element |
| JP5340984B2 (en) * | 2010-02-16 | 2013-11-13 | 日本電信電話株式会社 | Nitride semiconductor thin film growth method and nitride semiconductor ordered mixed crystal |
| US11384448B1 (en) | 2018-06-06 | 2022-07-12 | United States Of America As Represented By The Secretary Of The Air Force | Optimized Heteroepitaxial growth of semiconductors |
-
1994
- 1994-12-29 JP JP33888194A patent/JP2638535B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５５［９］（１９８９）Ｐ．８６７−８６９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186080A (en) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376339B2 (en) | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby | |
| US6602763B2 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth | |
| US7727332B2 (en) | Process for selective masking of III-N layers and for the preparation of free-standing III-N layers or of devices, and products obtained thereby | |
| US6897483B2 (en) | Second gallium nitride layers that extend into trenches in first gallium nitride layers | |
| JP3139445B2 (en) | GaN-based semiconductor growth method and GaN-based semiconductor film | |
| US6608327B1 (en) | Gallium nitride semiconductor structure including laterally offset patterned layers | |
| JP4743214B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3279528B2 (en) | Method for producing nitride III-V compound semiconductor | |
| JPH11261169A (en) | Growing method for nitride-based iii-v compound semiconductor and semiconductor device | |
| JP2638535B2 (en) | Compound semiconductor crystal growth method | |
| JP2001148348A (en) | Gab SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD | |
| JPH01175727A (en) | Selective buried growth of iii-v compound semiconductor | |
| JP4158760B2 (en) | GaN-based semiconductor film and method for manufacturing the same | |
| JP2794506B2 (en) | Compound semiconductor heteroepitaxial growth method | |
| US20060051939A1 (en) | Nitride semiconductor substrate and nitride semiconductor device using same | |
| JP2527016B2 (en) | Method for manufacturing semiconductor film | |
| JPH02188912A (en) | Selective growth method of iii-v compound semiconductor | |
| JP2819556B2 (en) | Manufacturing method of semiconductor laser | |
| JPH05234968A (en) | Gas-etching method for iii-v compound semiconductor | |
| Sakuma et al. | Selective Growth of GaAs by Pulsed-Jet Epitaxy | |
| JPH09148670A (en) | Semiconductor laser and its manufacture | |
| JPH05283337A (en) | Manufacture of semiconductor device | |
| JP2003188101A (en) | Crystal growth method | |
| JPH0423471A (en) | Manufacture of vertical superplattice element | |
| JPS633484A (en) | Manufacture of semiconductor laser |