JP2638535B2 - 化合物半導体の結晶成長方法 - Google Patents
化合物半導体の結晶成長方法Info
- Publication number
- JP2638535B2 JP2638535B2 JP33888194A JP33888194A JP2638535B2 JP 2638535 B2 JP2638535 B2 JP 2638535B2 JP 33888194 A JP33888194 A JP 33888194A JP 33888194 A JP33888194 A JP 33888194A JP 2638535 B2 JP2638535 B2 JP 2638535B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- forming
- layer
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体の結晶成長
方法に関し、特に量子効果デバイスに応用される量子細
線、量子箱等の形成方法に関するものである。
方法に関し、特に量子効果デバイスに応用される量子細
線、量子箱等の形成方法に関するものである。
【０００２】
【従来の技術】従前の量子効果デバイスは、膜厚方向に
作り込まれた井戸層を利用するものであったが、これに
対して、近年、半導体素子の高機能化を目的として、ウ
ェハ面内方向においても微細化された構造を持つ量子細
線、量子箱を利用する量子効果デバイスが研究されるよ
うになってきている。この種の量子効果デバイスは、半
導体基板上に１０ｎｍオーダの幅の構造を形成し、それ
より得られる一次元あるいは零次元の電子閉じ込め効果
をデバイス特性として利用しようとするものである。
作り込まれた井戸層を利用するものであったが、これに
対して、近年、半導体素子の高機能化を目的として、ウ
ェハ面内方向においても微細化された構造を持つ量子細
線、量子箱を利用する量子効果デバイスが研究されるよ
うになってきている。この種の量子効果デバイスは、半
導体基板上に１０ｎｍオーダの幅の構造を形成し、それ
より得られる一次元あるいは零次元の電子閉じ込め効果
をデバイス特性として利用しようとするものである。
【０００３】面内方向での量子サイズ構造の作成方法の
１つとして、基板上に断面が階段状の形状を持つ周期構
造を形成し、この上に量子構造を形成する方法が、アプ
ライド フイジクス レターズ ５５巻 ９号 １９８
９年８月２８日 ８６７頁〜８６９頁(Appl.Phys.Lett.
55(9),pp.867−869,28 August 1989) に記載されてい
る。
１つとして、基板上に断面が階段状の形状を持つ周期構
造を形成し、この上に量子構造を形成する方法が、アプ
ライド フイジクス レターズ ５５巻 ９号 １９８
９年８月２８日 ８６７頁〜８６９頁(Appl.Phys.Lett.
55(9),pp.867−869,28 August 1989) に記載されてい
る。
【０００４】図４（ａ）〜（ｅ）は、上記文献に記載さ
れた量子井戸細線の形成方法の前段階工程である、階段
状断面を有する半導体層の形成方法を示す工程順断面図
である。まず、基板として表面の方位が（１００）面よ
り〈１１１〉方向に６°傾けて研磨されたＧａＡｓ基板
１を用い、この上にレジスト２を塗布する〔図４
（ａ）〕。次いで、フォトリソグラフィ技術により、一
定間隔でレジストが除去されたレジストパターン２ａを
形成する〔（図４（ｂ）〕。
れた量子井戸細線の形成方法の前段階工程である、階段
状断面を有する半導体層の形成方法を示す工程順断面図
である。まず、基板として表面の方位が（１００）面よ
り〈１１１〉方向に６°傾けて研磨されたＧａＡｓ基板
１を用い、この上にレジスト２を塗布する〔図４
（ａ）〕。次いで、フォトリソグラフィ技術により、一
定間隔でレジストが除去されたレジストパターン２ａを
形成する〔（図４（ｂ）〕。
【０００５】このレジストパターン２ａをマスクとして
エッチング液中にてＧａＡｓ基板１のエッチングを行う
ことにより、ＧａＡｓ基板１の表面に溝３を形成する
〔図４（ｃ）〕。そして、レジストパターン２ａを除去
すると、溝３が周期的に配置されたＧａＡｓ基板１が得
られる〔図４（ｄ）〕。
エッチング液中にてＧａＡｓ基板１のエッチングを行う
ことにより、ＧａＡｓ基板１の表面に溝３を形成する
〔図４（ｃ）〕。そして、レジストパターン２ａを除去
すると、溝３が周期的に配置されたＧａＡｓ基板１が得
られる〔図４（ｄ）〕。
【０００６】そして、ＭＯ−ＣＶＤ法（有機金属気相成
長法）によりＧａＡｓの成長を行うと、溝の周期と同一
周期を持った階段状の断面を持つＧａＡｓ成長層４が得
られる（図４（ｅ））。このＧａＡｓ成長層４の階段状
表面のテラス部には（１００）面が現れている。
長法）によりＧａＡｓの成長を行うと、溝の周期と同一
周期を持った階段状の断面を持つＧａＡｓ成長層４が得
られる（図４（ｅ））。このＧａＡｓ成長層４の階段状
表面のテラス部には（１００）面が現れている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来のプロセスでは、階段状の断面を持つＧａＡｓ層
の均一性は、エッチングによって形成するＧａＡｓ基板
表面の溝の形状、大きさに左右される。しかるに、ウエ
ット法によるエッチングでは、エッチングの条件のばら
つきによるエッチング面の形状変化が大きく、また面内
での形状ばらつきも大きい。さらに、エッチング面に凹
凸が形成されやすいという欠点もあるため、従来方法で
は均一な形状のＧａＡｓ成長層を形成することが困難で
あった。そのため、その上に形成される量子細線の形状
・サイズが一定化されず特性のばらつきが大きくなると
いう欠点があった。本発明は、この点に鑑みてなされた
ものであって、その目的は、面内およびウェハ間でのば
らつきの少ない形状の階段状断面の半導体層を形成しう
るようにして、均一な形状の量子細線や量子箱を形成し
うるようにすることである。
た従来のプロセスでは、階段状の断面を持つＧａＡｓ層
の均一性は、エッチングによって形成するＧａＡｓ基板
表面の溝の形状、大きさに左右される。しかるに、ウエ
ット法によるエッチングでは、エッチングの条件のばら
つきによるエッチング面の形状変化が大きく、また面内
での形状ばらつきも大きい。さらに、エッチング面に凹
凸が形成されやすいという欠点もあるため、従来方法で
は均一な形状のＧａＡｓ成長層を形成することが困難で
あった。そのため、その上に形成される量子細線の形状
・サイズが一定化されず特性のばらつきが大きくなると
いう欠点があった。本発明は、この点に鑑みてなされた
ものであって、その目的は、面内およびウェハ間でのば
らつきの少ない形状の階段状断面の半導体層を形成しう
るようにして、均一な形状の量子細線や量子箱を形成し
うるようにすることである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、（１）結晶の低指数面から微傾斜
した面を主面とする化合物半導体基板上に絶縁膜を形成
する工程と、（２）前記絶縁膜を選択的にエッチングし
て前記半導体基板の表面を露出させる溝を複数本形成す
る工程と、（３）露出した半導体基板表面に選択的に半
導体層が成長する気相成長法により半導体結晶を成長さ
せ、前記絶縁膜を埋め込み階段状の表面を有する第１の
半導体層を形成する工程と、（４）気相成長法により前
記第１の半導体層上に半導体結晶を成長させ、前記第１
の半導体層の階段状表面の段差部上に、量子効果を示す
膜厚の第２の半導体層を形成する工程と、を含む化合物
半導体の結晶成長方法が、提供される。
め、本発明によれば、（１）結晶の低指数面から微傾斜
した面を主面とする化合物半導体基板上に絶縁膜を形成
する工程と、（２）前記絶縁膜を選択的にエッチングし
て前記半導体基板の表面を露出させる溝を複数本形成す
る工程と、（３）露出した半導体基板表面に選択的に半
導体層が成長する気相成長法により半導体結晶を成長さ
せ、前記絶縁膜を埋め込み階段状の表面を有する第１の
半導体層を形成する工程と、（４）気相成長法により前
記第１の半導体層上に半導体結晶を成長させ、前記第１
の半導体層の階段状表面の段差部上に、量子効果を示す
膜厚の第２の半導体層を形成する工程と、を含む化合物
半導体の結晶成長方法が、提供される。
【０００９】
【作用】本発明における化合物半導体結晶成長方法で
は、結晶成長は半導体基板表面において始められる。こ
の基板表面は、エッチングにより露出された面ではない
ため常に平坦である。そのため、その上に成長する半導
体層の形状も一定化され、そして、絶縁膜のマスクパタ
ーンのピッチおよび幅が一定であれば、常に一定の形状
の階段状パターンを形成することができる。したがっ
て、絶縁膜マスクのパターンを精度よく形成しておくこ
とにより、その上に形成される階段状パターンをばらつ
きのない形状に形成することができるようになり、さら
にその上に形成される量子細線や量子箱の形状を均一化
することが可能になる。
は、結晶成長は半導体基板表面において始められる。こ
の基板表面は、エッチングにより露出された面ではない
ため常に平坦である。そのため、その上に成長する半導
体層の形状も一定化され、そして、絶縁膜のマスクパタ
ーンのピッチおよび幅が一定であれば、常に一定の形状
の階段状パターンを形成することができる。したがっ
て、絶縁膜マスクのパターンを精度よく形成しておくこ
とにより、その上に形成される階段状パターンをばらつ
きのない形状に形成することができるようになり、さら
にその上に形成される量子細線や量子箱の形状を均一化
することが可能になる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例による化合
物半導体の結晶成長方法の工程の流れを示す断面図であ
る。まず、表面の方位が（１００）面より［０１１］方
向に２°傾けたＧａＡｓ基板１１を用い、このＧａＡｓ
基板１１表面に化学気相成長（ＣＶＤ）法により膜厚が
５０ｎｍのＳｉＯ2 膜１２を形成する〔図１（ａ）〕。
次いで、フォトリソグラフィ法およびウェットエッチン
グ法により、選択的にＳｉＯ2 膜１２を除去して、Ｇａ
Ａｓ基板１１表面の［０１ bar１］（ bar１は、１に上
線があることの代わり、以下同じ）方向に走る開口部１
３を形成する。この開口部１３は、１μｍおきに０．５
μｍの幅でＧａＡｓ基板の表面を露出させるものであ
る。したがって、これにより、ＧａＡｓ基板１１上に
０．５μｍ幅の開口部１３と、０．５μｍ幅のＳｉＯ2
膜ストライプ１２ａとからなる周期構造が形成される
〔図１（ｂ）〕。
て説明する。図１は、本発明の第１の実施例による化合
物半導体の結晶成長方法の工程の流れを示す断面図であ
る。まず、表面の方位が（１００）面より［０１１］方
向に２°傾けたＧａＡｓ基板１１を用い、このＧａＡｓ
基板１１表面に化学気相成長（ＣＶＤ）法により膜厚が
５０ｎｍのＳｉＯ2 膜１２を形成する〔図１（ａ）〕。
次いで、フォトリソグラフィ法およびウェットエッチン
グ法により、選択的にＳｉＯ2 膜１２を除去して、Ｇａ
Ａｓ基板１１表面の［０１ bar１］（ bar１は、１に上
線があることの代わり、以下同じ）方向に走る開口部１
３を形成する。この開口部１３は、１μｍおきに０．５
μｍの幅でＧａＡｓ基板の表面を露出させるものであ
る。したがって、これにより、ＧａＡｓ基板１１上に
０．５μｍ幅の開口部１３と、０．５μｍ幅のＳｉＯ2
膜ストライプ１２ａとからなる周期構造が形成される
〔図１（ｂ）〕。
【００１１】次に、気相成長（ＶＰＥ；Vapor Phase Ep
itaxy ）法により、ＧａＡｓ基板表面が露出した開口部
１３にＧａＡｓを成長させ、さらにＳｉＯ2 膜ストライ
プ１２ａを埋め込むまで成長を続けて、ＧａＡｓ成長層
１４を形成する〔図１（ｃ）〕。このときＧａＡｓ成長
層１４は、その断面形状が階段状に形成される。すなわ
ち、ＧａＡｓ成長層１４の表面には、テラス部１５と段
差部１６とが形成される。
itaxy ）法により、ＧａＡｓ基板表面が露出した開口部
１３にＧａＡｓを成長させ、さらにＳｉＯ2 膜ストライ
プ１２ａを埋め込むまで成長を続けて、ＧａＡｓ成長層
１４を形成する〔図１（ｃ）〕。このときＧａＡｓ成長
層１４は、その断面形状が階段状に形成される。すなわ
ち、ＧａＡｓ成長層１４の表面には、テラス部１５と段
差部１６とが形成される。
【００１２】さらに、Ｉｎ／ＨＣ１、Ｇａ／ＨＣ１、Ａ
ｓＨ3 、ホスフイン（ＰＨ3 ）系のＶＰＥ法を用いて、
ＧａＡｓ成長層１４に格子整合する条件で、膜厚が０．
１μｍの第１ＩｎＧａＰ層１７、テラス部上１５での膜
厚が１ｎｍのＧａＡｓ井戸層１８、膜厚が０．１μｍの
第２ＩｎＧａＰ層１９を順次成長させた。このとき、Ｇ
ａＡｓ井戸層１８は段差部１６上では約３ｎｍの厚さに
形成され、量子細線として機能する構造に作製すること
ができる〔図１（ｄ）〕。
ｓＨ3 、ホスフイン（ＰＨ3 ）系のＶＰＥ法を用いて、
ＧａＡｓ成長層１４に格子整合する条件で、膜厚が０．
１μｍの第１ＩｎＧａＰ層１７、テラス部上１５での膜
厚が１ｎｍのＧａＡｓ井戸層１８、膜厚が０．１μｍの
第２ＩｎＧａＰ層１９を順次成長させた。このとき、Ｇ
ａＡｓ井戸層１８は段差部１６上では約３ｎｍの厚さに
形成され、量子細線として機能する構造に作製すること
ができる〔図１（ｄ）〕。
【００１３】次に、図２、図３を参照して、ＧａＡｓ成
長層１４の成長方法をさらに詳細に説明する。図２は、
このＧａＡｓ成長層１４を形成するのに用いた気相成長
装置の模式的断面図であり、図３（ａ）〜（ｄ）は、図
１（ｂ）、（ｃ）に対応する工程順断面図である。本実
施例では、Ｇａ／ＨＣｌ、アルシン（ＡｓＨ3 ）系のハ
イドライドＶＰＥ法を用いて、ＧａＡｓ層を形成した。
長層１４の成長方法をさらに詳細に説明する。図２は、
このＧａＡｓ成長層１４を形成するのに用いた気相成長
装置の模式的断面図であり、図３（ａ）〜（ｄ）は、図
１（ｂ）、（ｃ）に対応する工程順断面図である。本実
施例では、Ｇａ／ＨＣｌ、アルシン（ＡｓＨ3 ）系のハ
イドライドＶＰＥ法を用いて、ＧａＡｓ層を形成した。
【００１４】図２に示すように、反応管２１内には、基
板ホルダー２２とソースボート２３が配置されており、
基板ホルダー２２上には、ＧａＡｓ基板１１が搭載さ
れ、またソースボート２３内にはＧａソース２４が入れ
られている。そして、反応管２１には第１ガス導入管２
５が開孔されており、さらに、基板ホルダー２２の手前
に開口する第２ガス導入管２６が挿入されている。
板ホルダー２２とソースボート２３が配置されており、
基板ホルダー２２上には、ＧａＡｓ基板１１が搭載さ
れ、またソースボート２３内にはＧａソース２４が入れ
られている。そして、反応管２１には第１ガス導入管２
５が開孔されており、さらに、基板ホルダー２２の手前
に開口する第２ガス導入管２６が挿入されている。
【００１５】まず、図３（ａ）に示すように、［０１ b
ar１］方向に走る、０．５μｍの幅の開口部１３と０．
５μｍ幅のＳｉＯ2 膜ストライプ１２ａとが交互に繰り
返される周期構造が形成された、［０１１］方向に２°
傾いた（１００）面を主面として持つＧａＡｓ基板１１
を用意し、これを図２に示すように、気相成長装置の基
板ホルダー２２上に載置し、反応管２１内の成長領域に
セットする。
ar１］方向に走る、０．５μｍの幅の開口部１３と０．
５μｍ幅のＳｉＯ2 膜ストライプ１２ａとが交互に繰り
返される周期構造が形成された、［０１１］方向に２°
傾いた（１００）面を主面として持つＧａＡｓ基板１１
を用意し、これを図２に示すように、気相成長装置の基
板ホルダー２２上に載置し、反応管２１内の成長領域に
セットする。
【００１６】Ｇａソース２４にバイパスする第２ガス導
入管２６よりＡｓＨ3 ガスを毎分当たり１０ｃｃ、第１
ガス導入管２５からキャリアガスとして水素（Ｈ2 ）を
毎分当たり２０００ｃｃ供給しながらＧａソース２４の
入ったソースボート２３を８００℃、ＧａＡｓ基板１１
を６５０℃の温度に昇温する。ＡｓＨ3 ガスは、反応管
２１の上流部で大部分が分解（ＡｓＨ3 →１／４Ａｓ4
＋３／２Ｈ2 ）し、Ａｓ4 としてＧａＡｓ基板１１の領
域に供給される。温度が安定したところで、Ｇａソース
２４上に第１ガス導入管２５よりＨＣ１を２ｃｃ／ｍｉ
ｎ供給して、Ｇａとの反応生成物〔Ｇａ＋ＨＣ１→Ｇａ
Ｃ１＋（１／２）・Ｈ2 〕である塩化ガリウム（ＧａＣ
１）をＧａＡｓ基板１１の領域に供給する。
入管２６よりＡｓＨ3 ガスを毎分当たり１０ｃｃ、第１
ガス導入管２５からキャリアガスとして水素（Ｈ2 ）を
毎分当たり２０００ｃｃ供給しながらＧａソース２４の
入ったソースボート２３を８００℃、ＧａＡｓ基板１１
を６５０℃の温度に昇温する。ＡｓＨ3 ガスは、反応管
２１の上流部で大部分が分解（ＡｓＨ3 →１／４Ａｓ4
＋３／２Ｈ2 ）し、Ａｓ4 としてＧａＡｓ基板１１の領
域に供給される。温度が安定したところで、Ｇａソース
２４上に第１ガス導入管２５よりＨＣ１を２ｃｃ／ｍｉ
ｎ供給して、Ｇａとの反応生成物〔Ｇａ＋ＨＣ１→Ｇａ
Ｃ１＋（１／２）・Ｈ2 〕である塩化ガリウム（ＧａＣ
１）をＧａＡｓ基板１１の領域に供給する。
【００１７】成長領域で、ＧａＣ１とＡｓ4 が、 ＧａＣ１＋１／４Ａｓ4 ＋１／２Ｈ2 →ＧａＡｓ＋ＨＣ
１ の反応を起こし、ＧａＡｓ基板１１上の開口部１３にＧ
ａＡｓ膜１４ａが成長をはじめる。このとき、ＳｉＯ2
膜ストライプ１２ａ上には、ＧａＡｓは成長しない〔図
３（ｂ）〕。
１ の反応を起こし、ＧａＡｓ基板１１上の開口部１３にＧ
ａＡｓ膜１４ａが成長をはじめる。このとき、ＳｉＯ2
膜ストライプ１２ａ上には、ＧａＡｓは成長しない〔図
３（ｂ）〕。
【００１８】成長を続けＧａＡｓ膜１４ａがＳｉＯ2 膜
ストライプ１２ａの膜厚以上に厚くなると、ＧａＡｓ膜
１４ａは横方向にも成長を始めＳｉＯ2 膜ストライプ１
２ａ上にラテラル部１４ａ′を持つようになる〔図３
（ｃ）〕。さらに、成長を続けると隣接するＧａＡｓ膜
１４ａ同士がＳｉＯ2 膜ストライプ１２ａ上で結合し
て、階段状表面をもつＧａＡｓ成長層１４が形成され
る。
ストライプ１２ａの膜厚以上に厚くなると、ＧａＡｓ膜
１４ａは横方向にも成長を始めＳｉＯ2 膜ストライプ１
２ａ上にラテラル部１４ａ′を持つようになる〔図３
（ｃ）〕。さらに、成長を続けると隣接するＧａＡｓ膜
１４ａ同士がＳｉＯ2 膜ストライプ１２ａ上で結合し
て、階段状表面をもつＧａＡｓ成長層１４が形成され
る。
【００１９】このとき、開口部１３から成長したＧａＡ
ｓ膜１４ａの表面の面方位は、（１００）となりＧａＡ
ｓ基板１１の表面に対し２°傾いている。そのため、傾
いた表面を持つＧａＡｓ膜１４ａが、隣接のＧａＡｓ膜
１４ａと結合すると、その結合部に段差部１６が形成さ
れる。すなわち、ＧａＡｓ成長層１４は、表面が（１０
０）であるテラス部１５とその間を結ぶ段差部１６を持
つ構造に形成される〔図３（ｄ）〕。ここで、段差部１
６の高さ（ｔ）は、約３５ｎｍであった。
ｓ膜１４ａの表面の面方位は、（１００）となりＧａＡ
ｓ基板１１の表面に対し２°傾いている。そのため、傾
いた表面を持つＧａＡｓ膜１４ａが、隣接のＧａＡｓ膜
１４ａと結合すると、その結合部に段差部１６が形成さ
れる。すなわち、ＧａＡｓ成長層１４は、表面が（１０
０）であるテラス部１５とその間を結ぶ段差部１６を持
つ構造に形成される〔図３（ｄ）〕。ここで、段差部１
６の高さ（ｔ）は、約３５ｎｍであった。
【００２０】なお、上記の実施例では、基板として（１
００）面から［０１１］方向に２°だけ傾けたＧａＡｓ
基板を用いたが、この傾ける角度は、２°に限らず、１
°〜１２°程度の範囲で任意に選ぶことができる。ま
た、基準となる面方位も（１００）面に限らず、（１１
０）面や（１１１）面などの他の低指数面であってもよ
い。
００）面から［０１１］方向に２°だけ傾けたＧａＡｓ
基板を用いたが、この傾ける角度は、２°に限らず、１
°〜１２°程度の範囲で任意に選ぶことができる。ま
た、基準となる面方位も（１００）面に限らず、（１１
０）面や（１１１）面などの他の低指数面であってもよ
い。
【００２１】また、上記の実施例では、基板としてＧａ
Ａｓ基板を用いた例について説明したが、本発明は、Ｇ
ａＡｓ基板に限定されるものでなく、例えば、ＩｎＰ、
ＧａＰ、ＩｎＡｓ等の他のIII −Ｖ族化合物半導体や、
II−VI族化合物半導体基板などの他の化合物半導体基板
を用いても同様な効果が得られる。
Ａｓ基板を用いた例について説明したが、本発明は、Ｇ
ａＡｓ基板に限定されるものでなく、例えば、ＩｎＰ、
ＧａＰ、ＩｎＡｓ等の他のIII −Ｖ族化合物半導体や、
II−VI族化合物半導体基板などの他の化合物半導体基板
を用いても同様な効果が得られる。
【００２２】また、実施例では、ＧａＡｓをエピタキシ
ャル成長させる例について説明したが、これに代え、Ｇ
ａＰやＩｎＰなど他の半導体材料、あるいはＩｎＧａＰ
やＩｎＧａＡｓＰなどの混晶半導体を成長させるように
してもよい。また、上記実施例では、マスク材料層（Ｓ
ｉＯ2 膜ストライプ）を被覆する半導体層の成長にＧａ
／ＨＣｌ、アルシン（ＡｓＨ3 ）系のハイドライド気相
成長法を用いたが、これに限らず、Ｇａ／ＡｓＣｌ3 系
のクロライド気相成長法や、塩化物を供給するＭＯ−Ｃ
ＶＤ法など、マスク材料層に対し選択性のあるエピタキ
シャル成長法であれば採用することができる。
ャル成長させる例について説明したが、これに代え、Ｇ
ａＰやＩｎＰなど他の半導体材料、あるいはＩｎＧａＰ
やＩｎＧａＡｓＰなどの混晶半導体を成長させるように
してもよい。また、上記実施例では、マスク材料層（Ｓ
ｉＯ2 膜ストライプ）を被覆する半導体層の成長にＧａ
／ＨＣｌ、アルシン（ＡｓＨ3 ）系のハイドライド気相
成長法を用いたが、これに限らず、Ｇａ／ＡｓＣｌ3 系
のクロライド気相成長法や、塩化物を供給するＭＯ−Ｃ
ＶＤ法など、マスク材料層に対し選択性のあるエピタキ
シャル成長法であれば採用することができる。
【００２３】また、実施例では、複数の量子井戸細線を
形成する場合について説明したが、これに限らず本発明
は単一の量子細線を形成する場合も含むものである。単
一の量子細線を形成するには、開口部が２本形成された
マスク層を形成し、これを介して半導体層を成長させる
ようにすればよい。また、量子井戸箱を形成する場合に
は、短い長さのストライプ状マスクを形成し、これを介
して半導体層を成長させるようにすればよい。あるい
は、一旦実施例のように量子井戸細線を形成し、その後
エッチングにより量子井戸箱に加工するようにしてもよ
い。さらに、複数層の量子井戸細線（井戸箱）を形成す
るのであれば、図１に示すように、井戸層（１８）と障
壁層（１９）を形成した後に、その上に同様の井戸層と
障壁層の成長を行うようにすればよい。
形成する場合について説明したが、これに限らず本発明
は単一の量子細線を形成する場合も含むものである。単
一の量子細線を形成するには、開口部が２本形成された
マスク層を形成し、これを介して半導体層を成長させる
ようにすればよい。また、量子井戸箱を形成する場合に
は、短い長さのストライプ状マスクを形成し、これを介
して半導体層を成長させるようにすればよい。あるい
は、一旦実施例のように量子井戸細線を形成し、その後
エッチングにより量子井戸箱に加工するようにしてもよ
い。さらに、複数層の量子井戸細線（井戸箱）を形成す
るのであれば、図１に示すように、井戸層（１８）と障
壁層（１９）を形成した後に、その上に同様の井戸層と
障壁層の成長を行うようにすればよい。
【００２４】
【発明の効果】以上説明したように、本発明の結晶成長
方法は、低指数面から微傾斜した面を主面とする半導体
基板上に、ストライプ状マスクを形成し、このマスクを
介してこの半導体基板上に半導体層をエピタキシャル成
長させるものであるので、成長は半導体基板表面におい
て始められる。そして、この基板表面は、エッチングに
より露出された面ではないため常に平坦である。そのた
め、その上に成長する半導体層の形状も、絶縁膜のマス
クパターンのピッチおよび幅が一定であれば、常に一定
化される。而して、一般的に絶縁膜のマスクパターンを
精度よく形成することは比較的容易である。したがっ
て、エピタキシャル成長された半導体層には、常に一定
形状の階段状パターンが形成されるようになり、その結
果、その上に形成される量子細線や量子箱の形状も均一
化される。
方法は、低指数面から微傾斜した面を主面とする半導体
基板上に、ストライプ状マスクを形成し、このマスクを
介してこの半導体基板上に半導体層をエピタキシャル成
長させるものであるので、成長は半導体基板表面におい
て始められる。そして、この基板表面は、エッチングに
より露出された面ではないため常に平坦である。そのた
め、その上に成長する半導体層の形状も、絶縁膜のマス
クパターンのピッチおよび幅が一定であれば、常に一定
化される。而して、一般的に絶縁膜のマスクパターンを
精度よく形成することは比較的容易である。したがっ
て、エピタキシャル成長された半導体層には、常に一定
形状の階段状パターンが形成されるようになり、その結
果、その上に形成される量子細線や量子箱の形状も均一
化される。
【図１】本発明の一実施例の結晶成長方法を示す工程順
断面図。
断面図。
【図２】本発明の一実施例の結晶成長工程で用いられる
気相成長装置の概略断面図。
気相成長装置の概略断面図。
【図３】本発明の一実施例の製造工程の内、階段状段差
を有する半導体層の形成工程を説明するための工程順断
面図。
を有する半導体層の形成工程を説明するための工程順断
面図。
【図４】従来例の製造工程を示す工程順断面図。
１ ＧａＡｓ基板 ２ レジスト ２ａ レジストパターン ３ 溝 ４ ＧａＡｓ成長層 １１ ＧａＡｓ基板 １２ ＳｉＯ2 膜 １２ａ ＳｉＯ2 膜ストライプ １３ 開口部 １４ ＧａＡｓ成長層 １４ａ ＧａＡｓ膜 １４ａ′ ラテラル部 １５ テラス部 １６ 段差部 １７ 第１ＩｎＧａＰ層 １８ ＧａＡｓ井戸層 １９ 第２ＩｎＧａＰ層 ２１ 反応管 ２２ 基板ホルダー ２３ ソースボート ２４ Ｇａソース ２５ 第１ガス導入管 ２６ 第２ガス導入管
Claims (5)
- 【請求項１】 （１）結晶の低指数面から微傾斜した面
を主面とする化合物半導体基板上に絶縁膜を形成する工
程と、 （２）前記絶縁膜を選択的にエッチングして前記半導体
基板の表面を露出させる溝を複数本形成する工程と、 （３）露出した半導体基板表面に選択的に半導体層が成
長する気相成長法により半導体結晶を成長させ、前記絶
縁膜を埋め込み階段状の表面を有する第１の半導体層を
形成する工程と、 （４）気相成長法により前記第１の半導体層上に半導体
結晶を成長させ、前記第１の半導体層の階段状表面の段
差部上に、量子効果を示す膜厚の第２の半導体層を形成
する工程と、を含むことを特徴とする化合物半導体の結
晶成長方法。 - 【請求項２】 前記第（３）の工程で形成される第１の
半導体層は、表面に前記第２の半導体層より膜厚が厚
く、かつ、該第２の半導体層より広いバンドギャップの
材料からなる被覆層を有していることを特徴とする請求
項１記載の化合物半導体の結晶成長方法。 - 【請求項３】 前記第（４）の工程の後に、前記第２の
半導体層上にこれより膜厚が厚く、かつ、該第２の半導
体層より広いバンドギャップの材料からなる第３の半導
体層を形成する工程が付加されていることを特徴とする
請求項１記載の化合物半導体の結晶成長方法。 - 【請求項４】 前記第２の半導体層および前記第３の半
導体層の形成工程が複数回繰り返されることを特徴とす
る請求項３記載の化合物半導体の結晶成長方法。 - 【請求項５】 前記第（１）の工程において形成される
絶縁膜が、シリコン酸化膜であることを特徴とする請求
項１記載の化合物半導体の結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888194A JP2638535B2 (ja) | 1994-12-29 | 1994-12-29 | 化合物半導体の結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888194A JP2638535B2 (ja) | 1994-12-29 | 1994-12-29 | 化合物半導体の結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186080A JPH08186080A (ja) | 1996-07-16 |
| JP2638535B2 true JP2638535B2 (ja) | 1997-08-06 |
Family
ID=18322270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33888194A Expired - Lifetime JP2638535B2 (ja) | 1994-12-29 | 1994-12-29 | 化合物半導体の結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638535B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
| JP2002074654A (ja) * | 2000-08-23 | 2002-03-15 | Tdk Corp | 機能素子の製造方法および機能素子 |
| JP5340984B2 (ja) * | 2010-02-16 | 2013-11-13 | 日本電信電話株式会社 | 窒化物半導体薄膜の成長方法および窒化物半導体規則混晶 |
| US11384448B1 (en) * | 2018-06-06 | 2022-07-12 | United States Of America As Represented By The Secretary Of The Air Force | Optimized Heteroepitaxial growth of semiconductors |
-
1994
- 1994-12-29 JP JP33888194A patent/JP2638535B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５５［９］（１９８９）Ｐ．８６７−８６９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186080A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376339B2 (en) | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby | |
| US6602763B2 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth | |
| US7727332B2 (en) | Process for selective masking of III-N layers and for the preparation of free-standing III-N layers or of devices, and products obtained thereby | |
| US6897483B2 (en) | Second gallium nitride layers that extend into trenches in first gallium nitride layers | |
| JP3139445B2 (ja) | ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜 | |
| US6608327B1 (en) | Gallium nitride semiconductor structure including laterally offset patterned layers | |
| JP4743214B2 (ja) | 半導体素子およびその製造方法 | |
| JP3279528B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JPH11261169A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置 | |
| JP2006273716A (ja) | ＧａＮ単結晶基板の製造方法 | |
| JP2638535B2 (ja) | 化合物半導体の結晶成長方法 | |
| JP2001148348A (ja) | ＧａＮ系半導体素子とその製造方法 | |
| JPH01175727A (ja) | ３−ｖ族化合物半導体の選択埋め込み成長方法 | |
| JP4158760B2 (ja) | ＧａＮ系半導体膜およびその製造方法 | |
| JP2794506B2 (ja) | 化合物半導体ヘテロエピタキシャル成長方法 | |
| US20060051939A1 (en) | Nitride semiconductor substrate and nitride semiconductor device using same | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH02188912A (ja) | ３‐５族化合物半導体の選択成長方法 | |
| JP2819556B2 (ja) | 半導体レーザの製造方法 | |
| JPH05234968A (ja) | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 | |
| Sakuma et al. | Selective Growth of GaAs by Pulsed-Jet Epitaxy | |
| JPH09148670A (ja) | 半導体レーザ及びその製造方法 | |
| JPH05283337A (ja) | 半導体装置の製造方法 | |
| JP2003188101A (ja) | 結晶成長方法 | |
| JPH0423471A (ja) | 縦型超格子素子の製造方法 |