JP3449861B2 - 網終端装置 - Google Patents
網終端装置Info
- Publication number
- JP3449861B2 JP3449861B2 JP17141996A JP17141996A JP3449861B2 JP 3449861 B2 JP3449861 B2 JP 3449861B2 JP 17141996 A JP17141996 A JP 17141996A JP 17141996 A JP17141996 A JP 17141996A JP 3449861 B2 JP3449861 B2 JP 3449861B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interface
- channel
- circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Telephonic Communication Services (AREA)
Description
tegrated Service Digital Network;ディジタル統合ネ
ットワーク)サービスに適用される網終端装置に関する
ものである。
者伝送システムに関する技術としては、例えば、次のよ
うな文献に記載されるものがある。 文献;小宮他著「ディジタルアクセス方式」1版(平5
−10−1)オーム社、P.27−37、P.31−6
1、P.63−82、P.83−131 一般に、網終端装置は、前記文献に記載されているよう
に、Iインタフェース機能(Tインタフェース部)とデ
ィジタル回線終端機能(Uインタフェース部)とを有し
ている。Iインタフェース機能については、前記文献の
第3章、インタフェース線伝送方式(第27頁〜第37
頁)、第4章、インタフェース線伝送方式を構成する技
術(第31頁〜第61頁)に記載されている。また、デ
ィジタル回線終端機能については、前記文献の第5章、
加入者線伝送方式(第63頁〜第82頁)、及び第6
章、加入者線伝送方式を構成する技術(第83頁〜第1
31頁)に記載されている。
能については、ITU−T勧告I.430に細かく規定
されている。また、ディジタル回線伝送方式について
は、ITU−T勧告G.961に規定されており、伝送
方式についてTCM(Time Compression Multiplexin
g;時分割方向制御)伝送方式、エコーキャンセラ(2
B1Q)方式、及びエコーキャンセラ(4B3T)方式
の3方式が標準化されている。但し、これらの3方式は
伝送方式の違いのみであり、いずれも基本ISDNにお
いてはUインタフェース部の構成方法の差のみと理解さ
れる。図2は、前記文献等に記載された従来のTCM伝
送方式(いわゆるピンポン伝送方式)を用いた従来の網
終端装置の一例を示す概略の構成図である。
る参照点Tと、ディジタル回線インタフェースである参
照点Uとの間に設けられ、Iインタフェース処理回路で
あるTインタフェース部30と、ディジタル回線終端回
路であるUインタフェース部40とを有している。参照
点Tには、端子TA,TBを有するトランス11と、端
子RA,RBを有するトランス12とが設けられ、これ
らのトランス11,12に、図示しない端末装置TEが
接続されている。参照点Uには、トランス21、低域フ
ィルタ22、コンデンサ23、直流終端回路24、及び
端子L1,L2が設けられ、この端子L1,L2に、図
示しないディジタル回線を介して局装置LT及び交換機
ET等が接続されている。
30は、ドライバ/レシーバ31、コーダ/デコーダ3
2、フレーム同期回路33、及びフレーム分解/組立回
路34等で構成され、このフレーム分解/組立回路34
が、起動及び停止手順を実行するレイヤ1ステートマシ
ン35等を介してUインタフェース部40に接続されて
いる。フレーム分解/組立回路34は、Uインタフェー
ス部40との間で、情報チャネルであるB1/B2信号
と信号チャネルであるDチャネル信号の授受を行う機能
を有すると共に、レイヤ1ステートマシン35との間
で、起動及び停止手順に使用される内部信号info0
〜info4の授受を行う機能を有している。内部信号
info0は参照点Tの信号INFO0に対する信号、
内部信号info1は参照点Tの信号INFO1に対す
る信号、内部信号info2は参照点Tの信号INFO
2に対する信号、内部信号info3は参照点Tの信号
INFO3に対する信号、及び内部信号info4は参
照点Tの信号INFO4に対する信号である。
路41、スクランブラ・デスクランブラ/CRC(Cycl
ic Redundancy Check;誤り検出)ビット付加回路4
2、ドライバ43、切換えスイッチ44、線路補償自動
利得制御回路/ブリッジタップ等化器(以下、√fAG
C/BT等化器という)45、フレーム同期回路46、
及びクロック発生回路47等で構成されている。TCM
制御回路41は、フレーム分解/組立回路34に対して
B1/B2信号、及びDチャネル信号の授受を行うと共
に、レイヤ1ステートマシン35に対して内部信号a
r,dr,ap,aiの授受を行う機能を有している。
内部信号arは参照点UのT点インタフェース起動指令
ビットARに対する信号、内部信号drは参照点UのT
点インタフェース停止指令ビットDRに対する信号、内
部信号apは参照点Uの信号装置レディ表示ビットAP
に対する信号、及び内部信号aiは参照点UのT点イン
タフェース起動表示ビットAIに対する信号である。レ
イヤ1ステートマシン35と、これによって制御される
直流終端回路24により、リバース検出及びループ形成
が行われるようになっている。
えば、図示しない端末装置TEからの参照点Tの入力信
号は、トランス11でアース分離をされた後、Tインタ
フェース部30内のドライバ/レシーバ31中のレシー
バを経由し、コーダ/デコーダ32によってAMI(Al
ternation Mark Inversion;擬似3値伝送路符号)信号
からNRZ(NonReturn to Zero)信号へ変換され、ビ
ット同期(図では省略)が取られ、さらにフレーム同期
回路33でフレーム同期が取られる。その後、フレーム
分解/組立回路34によってB1/B2信号とDチャネ
ル信号に分解される。B1/B2信号とDチャネル信号
は、Uインタフェース部40へ入力され、TCM制御回
路41、及びスクランブラ・デスクランブラ/CRCビ
ット付加回路42等を経て、局装置LTとのデータ伝送
を行うためにITU−T勧告G.961に規定されたフ
レームフォーマットに変換される。さらに、ディジタル
回線を駆動するためのドライバ43を経由してトランス
21でアース分離され、図示しないディジタル回線を経
由して局装置LTへ到達する。
端子L1,L2から入力され、トランス21でアース分
離され、Uインタフェース部40でディジタル回線ケー
ブルの歪みを除去するため√fAGC/BT等化器45
を経由して送信とは逆の手順をたどり、スクランブラ・
デスクランブラ/CRCビット付加回路42、及びTC
M制御回路41によってB1/B2信号とDチャネルに
分離され、Tインタフェース部30へと送られる。Tイ
ンタフェース部30では、フレーム分解/組立回路3
4、及びコーダ/デコーダ32により、ITU−T勧告
I.430の規定に従ったフレーム構成に変換され、ド
ライバ/レシーバ31中のドライバとトランス12を経
て、参照点Tへ送出される。なお、Tインタフェース部
30内のフレーム分解/組立回路34から出た送信Dチ
ャネルは、Uインタフェース部40の手前でDエコーチ
ャネルとして折り返される。この折り返されたビット
は、参照点Tに複数の端末装置TEが接続された場合、
送出したDビットと受信したDエコービットとをフレー
ム分解/組立回路34で比較することにより、それらの
複数の端末装置TE間での発呼時の衝突検出を行うため
に使用される。
24は、網終端装置より起動する場合、端子L1,L2
に対して直流ループを形成することにより、該網終端装
置から局装置LTへ起動要求があったことを伝える回路
である。逆に、局装置LTから網終端装置が起動された
場合は、電圧極性が反転することにより、該網終端装置
を起動させるための回路である。Tインタフェース部3
0及びUインタフェース部40間に接続されたレイヤ1
ステートマシン35は、網終端装置と交換機ETとの間
の起動停止手順、及び該網終端装置と局装置LTとの間
の起動停止手順を取り扱うためのものである。この図2
では、TCM伝送方式の網終端装置について説明した
が、該網終端装置と局装置LTの加入者線伝送方式と起
動停止手順が一部異なるのみで、エコーキャンセラ方式
も同様な構成が取られる。次に、端末装置TEの例とし
てターミナルアダプタの構成を、図3を参照しつつ説明
する。図3は、従来のターミナルアダプタの一例を示す
概略の構成図である。
話機51や、Vインタフェースを有するパーソナルコン
ピュータ52等が使用できるように、ISDN回線に適
合させるものであり、既存端末インタフェースをISD
N回線へ接続するため、Iインタフェースのレイヤ1
(物理層)とレイヤ2(データリンク層)及びレイヤ3
(ネットワーク層)に適合させるものである。レイヤ
1、レイヤ2、及びレイヤ3については、ITU−T勧
告において各々I.430、Q.921、及びQ.93
1で標準化されている。このターミナルアダプタは、図
2の網終端装置及び他の端末装置に接続される参照点T
に接続されたIインタフェース終端を行うレイヤ1制御
部60と、レイヤ2制御部及びレイヤ3制御部からなる
レイヤ2/3制御部70とを、有している。レイヤ1制
御部60は、B1,B2チャネルの信号を一時記憶する
Bチャネルバッファメモリ(以下、Bchバッファとい
う)61,62、Dチャネルのアクセス競合制御を行う
競合制御部63、フレーム分解/組立回路64、フレー
ム同期回路65、コーダ/デコーダ66、及びドライバ
/レシーバ67等で構成されている。レイヤ2/3制御
部70は、中央処理装置(以下、CPUという)71、
ワーキングデータを格納する随時読み書き可能なメモリ
(以下、RAMという)72、レイヤ2と3の制御用プ
ログラムを格納する読出し専用メモリ(以下、ROMと
いう)73、及びHDLC(High-Level Data Link Con
trol Procedure、ハイレベル・データリンク制御手段)
部74等で構成されている。
応用の場合、この電話機51は電話インタフェース回路
53及びコーデック54を介してレイヤ1制御部60内
のBchバッファ61に接続される。電話インタフェー
ス回路53は、給電回路、リンガ・オフフック検出回
路、及びダイヤル番号識別回路等で構成されている。コ
ーデック54は、64Kb/Sのディジタル信号をアナ
ログ信号に変換するためにμ−Law変換を行う回路で
ある。また、Bチャネルの他の用途としてパーソナルコ
ンピュータ52のシリアル通信に応用する場合、このパ
ーソナルコンピュータ52はドライバ/レシーバ55及
び速度変換回路56を介してレイヤ1制御部60内のB
chバッファ62に接続される。パーソナルコンピュー
タ52を応用する場合、64Kb/Sのディジタル信号
を既存の信号速度へ適用する必要があるので、速度変換
回路56が設けられる。この速度変換回路56の速度変
換は、ITU−T勧告のV.110方式が適用され、電
気インタフェースとしては、ITU−T勧告のV.24
/28で規定される方式が一般的である。
52からレイヤ1制御部60に入力された64Kb/S
のB1チャネルまたはB2チャネルと16Kb/SのD
チャネルとは、フレーム分解/組立回路64、コーダ/
デコーダ66、及びドライバ/レシーバ67を経由し
て、ITU−T勧告I.430に従ったフレームのAM
I信号に変換され、トランス11を介して参照点Tに現
れ、他の端末装置TEの送信部と、図2の網終端装置の
Tインタフェース部30内のドライバ/レシーバ31へ
送られる。また、図2の網終端装置からの受信信号は、
他の端末装置TEの受信部に入力されると共に、トラン
ス12を介してレイヤ1制御部60に入力される。レイ
ヤ1制御部60において、トランス12からの受信AM
I信号から、ビット同期(図では省略)が取られると共
に、フレーム同期回路65でフレーム同期が取られ、フ
レーム分解/組立回路64でB1、B2、Dチャネルが
分離される。
は、他の端末装置TEが発呼中でDチャネルが使用され
ているとき、フレーム分解/組立回路64へ送出したD
ビットと該フレーム分解/組立回路64から受信したD
エコービットとを比較し、両者が一致していなければ直
ちに送出を停止するための機能を有している。レイヤ2
/3制御部70内のレイヤ2制御部は、一般にLAPD
と呼ばれ、さらに上位のレイヤの情報をフレーム単位に
格納する機能を有し、プロトコルとしてはHDLCが使
用されている。レイヤ2は、端末装置TEと交換機ET
との情報をやりとりするための手順で、リンクレイヤと
も呼ばれる。レイヤ2/3制御部70内のレイヤ3制御
部は、ISDN網と端末装置相互間の制御を行うもの
で、ネットワークを介して相手端末装置との呼設定等を
制御するものであり、ネットワークレイレヤとも呼ばれ
る。通常、レイヤ2のHDLCのフレームフォーマット
への変換部分は、ハードウエアで構成され、プロトコル
の制御手順等はCPU71を使用し、ソフトウエアで実
現される方法が一般的である。
網終端装置では、電話機51、パーソナルコンピュータ
52等の端末装置TEを接続する場合、該網終端装置と
は別装置であるターミナルアダプタを用いて該端末装置
TEを接続しなければならなかった。そのため、ユーザ
は網終端装置とターミナルアダプタとの2種類の装置を
揃えなければならない。これを防止するため、図2の網
終端装置の参照点T側に、図3のターミナルアダプタを
接続して両装置を一体化することが考えられる。しか
し、このように装置を一体化した場合、Tインタフェー
ス部30内におけるドライバ/レシーバ31、コーダ/
デコーダ32、フレーム同期回路33、及びフレーム分
解/組立回路34等で構成されるインタフェース処理部
と、レイヤ1制御部60内のフレーム分解/組立回路6
4、フレーム同期回路65、コーダ/デコーダ66、及
びドライバ/レシーバ67等で構成されるインタフェー
ス処理部とで、重複処理が行われることになるので、装
置構成が簡素化されないばかりか、低コスト化が望めな
い。それ故、装置の一体化による効果がそれ程望めな
い。本発明は、前記従来技術が持っていた課題を解決
し、構成が簡単で、機能が向上し、小型化及び低コスト
化が図れる網終端装置を提供することを目的とする。
に、本発明のうちの請求項1に係る発明は、第1の端末
装置が接続されるIインタフェースに対する情報チャネ
ル(Bチャネル)及び信号チャネル(Dチャネル)の信
号のインタフェース処理を行うと共に、起動及び停止手
順を実行するIインタフェース処理回路と、ディジタル
回線に接続されるディジタル回線インタフェースに対す
る情報チャネル及び信号チャネルの信号の終端処理を行
うと共に、起動及び停止手順を実行するディジタル回線
終端回路と、接続される第2の端末装置に対する情報チ
ャネルの信号の送受信を行うと共に、起動及び停止手順
を実行する端末制御回路と、前記Iインタフェース処理
回路、前記ディジタル回線終端回路、及び前記端末制御
回路相互間における情報チャネル及び信号チャネルの信
号のインタフェース処理を行う入出力インタフェース部
と、を備えた基本ISDNインタフェース機能を有する
網終端装置であって、前記入出力インタフェース部及び
前記端末制御回路を次のような構成にしている。即ち、
前記入出力インタフェース部は、前記第1の端末装置か
らの信号チャネルの第1の接続要求信号と前記第2の端
末装置からの信号チャネルの第2の接続要求信号とを転
送する転送手段を有している。さらに、前記端末制御回
路は、前記第2の端末装置に対する前記情報チャネルの
信号のタイムスロットを指定して送受信を行う送受信部
と、前記転送手段により転送される前記第1及び第2の
接続要求信号に対する競合制御を行う競合制御部と、前
記起動及び停止手順を実行する起動及び停止実行部と、
を有している。
装置において、前記入出力インタフェース部は、前記端
末制御回路から出力される前記情報チャネルの信号の論
理和を、前記基本ISDNの伝送容量よりも高速に伝送
する送信バスと、前記Iインタフェース処理回路から出
力される前記情報チャネルの信号と前記送信バスの信号
との論理和を求めて前記ディジタル回線終端回路へ出力
するオア接続部と、前記オア接続部の出力信号(例え
ば、B1〜B24チャネルの信号)のうちの、前記Iイ
ンタフェース処理回路から出力される前記情報チャネル
の信号(例えば、B1/B2チャネルの信号)と異なる
情報チャネルの出力信号(例えば、B3〜B24チャネ
ルの信号)のみを分離して上り下りのタイムスロットか
らフレーム単位で折り返す折り返し線と、前記ディジタ
ル回線終端回路から前記Iインタフェース処理回路への
情報チャネルの信号(例えば、B1/B2チャネルの信
号)と、前記折り返し線によって折り返された出力信号
(例えば、B3〜B24チャネルの信号)とを多重し
て、前記基本ISDNの伝送容量よりも高速に前記端末
制御回路へ伝送する受信バスと、前記第1の端末装置か
らの前記信号チャネルの第1の接続要求信号と前記第2
の端末装置からの前記信号チャネルの第2の接続要求信
号とを転送する前記転送手段と、を有している。
に網終端装置を構成したので、Iインタフェース処理回
路と端末制御回路とから、入出力インタフェース部を介
してディジタル回線終端回路へ起動/停止が行える。ま
た、ディジタル回線終端回路から、入出力インタフェー
ス部を介してIインタフェース処理回路と端末制御回路
へ、起動/停止が行える。Iインタフェース側の第1の
端末装置からの第1の接続要求信号と、端末制御回路側
の第2の端末装置からの第2の接続要求信号とが、入出
力インタフェース部内の転送手段を介して端末制御回路
内の競合制御部へ転送される。そのため、この競合制御
部では、従来のIインタフェースでの競合制御のみでな
く、端末制御回路に接続された第2の端末装置からの接
続要求と、Iインタフェースに接続された第1の端末装
置からの接続要求に対しても、競合制御の処理が行え
る。さらに、端末制御回路は、Iインタフェース処理回
路に設けられたインタフェース処理部を備えることな
く、該端末制御回路が入出力インタフェース部に接続さ
れることで、例えば、直接、レイヤ2から制御が行え
る。請求項2に係る発明によれば、入出力インタフェー
ス部内の送信バス及び受信バスの伝送速度が、基本IS
DNの伝送容量(64Kb/S×2)に比べて十分に高
速であり、しかも上り方向と下り方向に折り返す折り返
し線が設けられているので、例えば、B1、B2チャネ
ル以外のデータを挿入・分離することで、64Kb/S
信号の内線交換機能の実現が可能となる。
を示すもので、TCM伝送方式を用いた網終端装置の概
略の構成図である。網終端装置は、従来の図2と同様
に、トランス11,12を有するIインタフェースであ
る参照点Tと、トランス21、低域フィルタ22、コン
デンサ23及び直流終端回路24を有するディジタル回
線インタフェースである参照点Uとの間に設けられてい
る。この網終端装置は、Iインタフェース処理回路であ
るTインタフェース部110と、ディジタル回線終端回
路であるUインタフェース部120と、入出力インタフ
ェース部であるJインタフェース部130と、端末制御
回路であるTAインタフェース部140と、レイヤ2/
3制御部160とで、構成されている。
に接続され、従来の図2とほぼ同様のドライバ/レシー
バ111、コーダ/デコーダ112、フレーム同期回路
113、及びフレーム分解/組立回路114等からなる
インタフェース処理部を有する他に、該フレーム分解/
組立回路114に接続されたレイヤ1ステートマシン1
15を有している。レイヤ1ステートマシン115は、
フレーム分解/組立回路114との間で、内部信号in
fo0〜info4の授受を行い、レイヤ1の起動/停
止を行う機能を有している。内部信号info0は参照
点Tの信号INFO0に対する信号、内部信号info
1は参照点Tの信号INFO1に対する信号、内部信号
info2は参照点Tの信号INFO2に対する信号、
内部信号info3は参照点Tの信号INFO3に対す
る信号、及び内部信号info4は参照点Tの信号IN
FO4に対する信号である。
に接続され、従来の図2とほぼ同様のTCM制御回路1
21、スクランブラ・デスクランブラ/CRCビット付
加回路123、ドライバ124、切換えスイッチ12
5、√fAGC/BT等化器126、フレーム同期回路
127、及びクロック発生回路128等を有する他に、
該TCM制御回路121に接続されたレイヤ1ステート
マシン122を有している。レイレヤ1ステートマシン
122は、TCM制御回路121に対して内部信号a
r,dr,ap,aiの授受を行い、レイヤ1の起動/
停止を行う機能を有している。内部信号arは参照点U
のT点インタフェース起動指令ビットARに対する信
号、内部信号drは参照点UのT点インタフェース停止
指令ビットDRに対する信号、内部信号apは参照点U
の信号装置レディ表示ビットAPに対する信号、及び内
部信号aiは参照点UのT点インタフェース起動表示ビ
ットAIに対する信号である。Jインタフェース部13
0は、Tインタフェース部110とUインタフェース部
120との間に接続され、該Jインタフェース部130
に接続されたTAインタフェース部140と、Tインタ
フェース部110と、Uインタフェース部120との間
の相互の入出力信号のインタフェース処理を行う機能を
有している。このJインタフェース部130は、送信バ
スである送信高速Bチャネルバス131、オア接続部1
32,135,136,137、折り返し線133、及
び受信バスである受信高速Bチャネルバス134等で構
成されている。
と受信高速Bチャネルバス134は、基本ISDNの伝
送容量(64Kb/S×2)に比べて十分に高速とす
る。例として、1.536Mb/Sにすると、B1〜B
24チャネルの容量となる。送信高速Bチャネルバス1
31と受信高速Bチャネルバス134は、B1チャネル
とB2チャネル以外(B3〜B24)が、折り返し線1
33によって上り方向と下り方向に折り返されるように
なっている。Tインタフェース部110から出力される
送信B1信号と送信B2信号は、固定的にUインタフェ
ース部120内のTCM制御回路121へ入力され、該
TCM制御回路121から出力される受信B1信号と受
信B2信号が、折り返し線133によって折り返された
B3〜B24信号と多重され、受信高速Bチャネルバス
134へ伝送されるようになっている。TAインタフェ
ース部140の送信B1〜B24信号は、オア(論理
和)され、送信高速Bチャネルバス131へ接続されて
いる。送信高速Bチャネルバスと、Tインタフェース部
110から出た送信B1信号及び送信B2信号とは、オ
ア接続部132の入力側に接続され、このオア接続部1
32の出力側がUインタフェース部120に接続されて
いる。また、受信高速Bチャネルバス134の出力側
は、B1信号とB2信号のみTインタフェース部110
内の受信部のフレーム分解/組立回路114へ接続さ
れ、B1〜B24信号はTAインタフェース部140の
受信部へ接続されている。
部110とTAインタフェース部140からの送信Dビ
ットをオア接続部135でオアし、Uインタフェース部
120へ送出すると共に、DエコーチャネルとしてTイ
ンタフェース部110内のフレーム分解/組立回路11
4とTAインタフェース部140内の後述する競合制御
部150へ送出するようになっている。これらのオア接
続部135とこの入出力であるDチャネル及びDエコー
チャネルとにより、転送手段が構成されている。Uイン
タフェース部120からの受信Dチャネルは、Tインタ
フェース部110内のフレーム分解/組立回路114と
TAインタフェース部140内の受信部へ接続されてい
る。Tインタフェース部110内のレイヤ1ステートマ
シン115と、後述するTAインタフェース部140内
の起動及び停止実行部であるレイヤ1ステートマシン1
51とからは、各々独立に起動要求が発生するため、こ
れらをオア接続部136,137でオアし、Uインタフ
ェース部120内のレイヤ1ステートマシン122へ通
知するようになっている。同様に、レイヤ1ステートマ
シン115と151とからは、各々独立に起動表示が発
生するため、これらをオア接続部136,137でオア
し、Uインタフェース部120内のレイヤ1ステートマ
シン122へ通知するようになっている。
テートマシン122からの起動要求は、Jインタフェー
ス部130を介して、Tインタフェース部110内のレ
イヤ1ステートマシン115と、TAインタフェース部
140内のレイヤ1ステートマシン151へ通知するよ
うになっている。同様に、Uインタフェース部120内
のレイヤ1ステートマシン122からの起動許可は、J
インタフェース130を介して、Tインタフェース部1
10内のレイヤ1ステートマシン115と、TAインタ
フェース140内のレイヤ1ステートマシン151へ通
知する構成になっている。Jインタフェース部130に
接続されたTAインタフェース部140は、これに接続
される端末装置TEに対する送受信信号の授受を行うと
共に、起動及び停止手順を実行する等の機能を有し、こ
れにはレイヤ2/3制御部160が接続されている。レ
イヤ2/3制御部160は、レイヤ2制御部及びレイヤ
3制御部で構成され、従来の図3とほぼ同様のCPU1
61、RAM162、ROM163等で構成されてい
る。
フェース部110内のドライバ/レシーバ111、コー
ダ/デコーダ112、フレーム同期回路113、及びフ
レーム分解/組立回路114等からなるインタフェース
処理部を有していない。このTAインタフェース部14
0は、これに接続される端末装置TEに対する送受信信
号の授受を行う送受信部と、複数の接続要求に対する競
合制御を行うHDLC部149及び競合制御部150か
らなる競合処理部と、起動及び停止手順を実行するレイ
ヤ1ステートマシン151とを有している。送受信部
は、64Kb/Sの入出力インタフェースを複数本有し
ている(例えば、64Kb/Sインタフェース(A)〜
64Kb/Sインタフェース(D)までの4本)。64
Kb/Sインタフェースの送信信号は、各々Bchバッ
ファ141〜144で速度をJインタフェース部130
の速度に変換された後、B1〜B24信号のうち使用す
るタイムスロット(TS)を選択するタイムスロット指
定回路(TS指定回路)145〜148を経て、Jイン
タフェース部130内の送信高速Bチャネルバス131
及び受信高速Bチャネルバス134に接続されている。
Jインタフェース部130の出力信号は、逆の手順で6
4Kb/Sインタフェースの受信信号となる。Jインタ
フェース部130内の主信号用の送信高速Bチャネルバ
ス131及び受信高速Bチャネルバス134は、直接、
高速Bチャネルインタフェースに接続されている。
び競合制御部150は、従来の図3のHDLC部74及
び競合制御部63とほぼ同様の機能を有している。レイ
ヤ1ステートマシン151は、CPU161より、レイ
ヤ2からレイヤ1へのプリミティブな起動要求を受け取
り、Jインタフェース部130へ該TAインタフェース
部140からの起動要求として通知する。また、このレ
イヤ1ステートマシン151は、CPU161に対し
て、レイヤ1のプリミティブな起動・停止等の状態表示
を行う機能を有している。なお、図1において、レイヤ
1ステートマシン122の出力信号S1,S2のうち、
信号S1はUインタフェース部120からの起動要求、
信号S2はUインタフェース部120からの起動許可で
ある。レイヤ1ステートマシン122の入力信号S3,
S4のうち、信号S3はUインタフェース部120への
起動要求、信号S4はUインタフェース部120への起
動表示である。レイヤ1ステートマシン115の入力信
号S5,S6うち、信号S5はTインタフェース部11
0への起動要求、信号S6はTインタフェース部110
への起動許可である。レイヤ1ステートマシン115の
出力信号S7,S8のうち、信号S7はTインタフェー
ス部110からの起動要求、信号S8はTインタフェー
ス部110からの起動表示である。
力信号S9,S10のうち、信号S9はTAインタフェ
ース部140への起動要求、信号S10はTAインタフ
ェース部140への起動許可である。レイヤ1ステート
マシン151の出力信号S11,S12のうち、信号S
11はTAインタフェース部140からの起動要求、信
号S12はTAインタフェース部140からの起動表示
である。CPU161からレイヤ1ステートマシン15
1へ送られる信号S13は、レイヤ2からレイヤ1への
プリミティブ起動要求(PH−AR)である。レイヤ1
ステートマシン151からCPU161へ送られる信号
S14は、レイヤ1からレイヤ2へのプリミティブ状態
表示(PH/MPH−AI,PH/MPH−DI)であ
る。以上のように構成される網終端装置の動作例(1)
〜(3)を説明する。
ンタフェース部140からの起動 (1)(a) 端末装置TEからの起動手順 この起動手順は、次の〜のように行われる。 参照点Tからの発呼は、ITU−T勧告I.430
で規定されている信号INFO1でTインタフェース部
110に伝えられる。Tインタフェース部110では、
ドライバ/レシーバ111、コーダ/デコーダ112、
及びフレーム分解/組立回路114を経由して、内部信
号info1としてレイヤ1ステートマシン115に伝
えられる。これは、Tインタフェース部110からの接
続要求として、Jインタフェース部130を介して、U
インタフェース部120内のレイヤ1ステートマシン1
22へ送られ、参照点Uの直流終端回路24を閉じて局
装置LTに起動要求を出す。 局装置LTは、参照点Uの電圧極性を反転し、網終
端装置に対して該局装置LTからの信号に同期がとれる
状態にする。局装置LTから網終端装置に対して等化器
トレーニング信号を送り、該網終端装置の受信部の同期
を確立する。 前記の後、網終端装置から局装置LTに対して同
様なトレーニング信号を送り、該局装置LTの受信部の
同期を取る。
端装置に対してT点インタフェース起動指令ビットAR
を送る。網終端装置では、Uインタフェース部120内
の√fAGC/BT等化器126、スクランブラ・デス
クランブラ/CRCビット付加回路123、及びTCM
制御回路121を経由して、内部信号arとして現れ、
レイヤ1ステートマシン122から出力される端末起動
要求S1として、Jインタフェース部130を経由し
て、Tインタフェース部110内のレイヤ1ステートマ
シン115に起動要求S5の形で伝えられる。レイヤ1
ステートマシン115から内部信号info2が出力さ
れ、フレーム分解/組立回路114、コーダ/デコーダ
112、及びドライバ/レシーバ111を経由して、参
照点Tでは信号INFO2となって端末装置TEに送ら
れる。 参照点T側の端末装置TEからは、一般デー
タである信号INFO3が送出され、該端末装置TEが
起動したことを伝える。Tインタフェース部110で
は、ドライバ/レシーバ111、コーダ/デコーダ11
2、及びフレーム分解/組立回路114を経由して、内
部信号info3としてレイヤ1ステートマシン115
に伝えられる。これは、Tインタフェース部110から
の起動表示S8として、Jインタフェース部130を介
して、Uインタフェース部120内のレイヤ1ステート
マシン122へ送られる。レイヤ1ステートマシン12
2から内部信号aiが出力され、TCM制御回路12
1、スクランブラ・デスクランブラ/CRCビット付加
回路123、及びドライバ124を経由して、T点イン
タフェース起動表示ビットAIとして出力され、参照点
U側の局装置LTに伝えられる。
レディ表示ビットAPを送り、端末装置TEと交換機E
T間で情報転送できることを知らせる。網終端装置で
は、Uインタフェース部120内の√fAGC/BT等
化器126、スクランブラ・デスクランブラ/CRCビ
ット付加回路123、及びTCM制御回路121を経由
して、内部信号apとして現れ、レイヤ1ステートマシ
ン122に送られる。レイヤ1ステートマシン122か
ら端末起動要求S1が出力され、Jインタフェース部1
30を経由して、Tインタフェース部110内のレイヤ
1ステートマシン115に伝えられる。レイヤ1ステー
トマシン115から内部信号info4が出力され、フ
レーム分解/組立回路114、コーダ/デコーダ11
2、及びドライバ/レシーバ111を経由して、参照点
Tで信号INFO4となって端末装置TEに送られる。
0からの起動手順 この起動手順は、次の〜のように行われる。 CPU161からのプリミティブPH−起動要求
(PH−AR)として、レイヤ1ステートマシン151
に送られる。レイヤ1ステートマシン151から起動要
求(接続要求)S11が出力され、Jインタフェース部
130を介して、起動要求S3の形でUインタフェース
部120内のレイヤ1ステートマシン122に送られ
る。レイヤ1ステートマシン122では、参照点Uの直
流終端回路24を閉じ、局装置LTに起動要求を出す。 局装置LTは、参照点Uの電圧極性を反転し、網終
端装置に対して該局装置LTからの信号に同期が取れる
状態にする。局装置LTから網終端装置に対して等化器
トレーニング信号を送り、該網終端装置の受信部の同期
を確立する。 前記の後、網終端装置から局装置LTに対して同
様なトレーニング信号を送り、該局装置LTの受信部の
同期を取る。
端装置に対して信号ARを送る。網終端装置では、Uイ
ンタフェース部120内の√fAGC/BT等化器12
6、スクランブラ・デスクランブラ/CRCビット付加
回路123、及びTCM制御回路121を経由して、内
部信号arとして現れ、レイヤ1ステートマシン122
に送られる。レイヤ1ステートマシン122からTAイ
ンタフェース部起動要求S1が出力され、Jインタフェ
ース部130を経由して、TAインタフェース部140
内のレイヤ1ステートマシン151に伝えられる。 TAインタフェース部140内のレイヤ1ステート
マシン151から、該TAインタフェース部140から
の起動表示S12が出力され、Jインタフェース部13
0を介して、起動表示S4の形でUインタフェース部1
20内のレイヤ1ステートマシン122に送られる。レ
イヤ1ステートマシン122から内部信号aiが出力さ
れ、TCM制御回路121、スクランブラ・デスクラン
ブラ/CRCビット付加回路123、及びドライバ12
4を経由して、信号AIとして局装置LTに伝えられ
る。
を送り、TAインタフェース部140と交換機ETとの
間で情報転送できることを知らせる。網終端装置では、
Uインタフェース部120の内部信号apとして現れ、
レイヤ1ステートマシン122に送られる。レイヤ1ス
テートマシン122から起動要求S1が出力され、Jイ
ンタフェース部130を経由して、起動要求S9の形で
TAインタフェース部140内のレイヤ1ステートマシ
ン151に伝えられる。レイヤ1ステートマシン151
からCPU161に対して、プリミティブPH−起動表
示/MPH−起動表示(PH/MPH−AI)として伝
えられる。
に行われる。 (2) 端末装置TEからの起動とTAインタフェース
部140からの競合制御競合制御については、例えばI
TU−T勧告I.430において、複数端末装置TEで
送信方向でDチャネル競合が起きたときの処理手順が、
次の及びのように細かく規定されている。 同時に複数の端末装置TEが信号を送出する場合が
考えられるので、信号送出中は競合が生じたかどうかを
監視し、衝突が検出されなければ通信が成立する。
がわかり、いったん信号送出を止めて再度信号を送出す
る。これは、各端末装置TEが送出したDチャネルと網
終端装置内部で折り返されたDエコーチャネルを比較す
ることにより実行される。本実施形態では、Tインタフ
ェース部110内のフレーム分解/組立回路114から
出力されるDチャネルと、TAインタフェース部140
内の競合制御部150から出力されるDチャネルとを、
Jインタフェース部130内のオア接続部135でオア
する。このオア結果をDエコーチャネルとしてTインタ
フェース部110内のフレーム分解/組立回路114
と、TAインタフェース部140内の競合制御部150
へ返すことにより、ITU−T勧告I.430で規定さ
れた手順と全く同様に競合制御部150で競合制御が実
行される。
信高速Bチャネルバス134が1.536Mb/Sのと
きのタイムチャートである。Jインタフェース部130
内の送信高速Bチャネルバス131と受信高速Bチャネ
ルバス134とを使用し、TAインタフェース部140
の複数の64Kb/Sインタフェース(A)〜(D)間
で、次のようにして内線通話が行える。例えば、64K
b/S(A)の送信信号は、TAインタフェース部14
0内のBchバッファ141を介して、タイムスロット
指定回路145で送信高速BチャネルバスのTS4を選
択する。同様に、64Kb/S(D)の送信信号は、B
chバッファ144を介して、タイムスロット指定回路
148で送信高速BチャネルバスのTS5を選択する。
この信号は、Jインタフェース部130内の折り返し線
133でそのまま折り返され、受信高速Bチャネルバス
134の同一TSに現れる。TAインタフェース部14
0内の受信部のタイムスロット指定回路145,148
で、64Kb/S(A)のタイムスロットをTS5、6
4Kb/S(D)のタイムスロットをTS4として選択
する。これにより、64Kb/S(A)と64Kb/S
(D)の間で内線通話ができる。
ず、種々の変形例が可能である。この変形例としては、
例えば次の(i),(ii)のようなものがある。 (i) 図1の網終端装置の各部110,120,13
0,140,160は、図示以外の回路で構成すること
も可能である。 (ii) 図1では、TCM伝送方式の網終端装置につい
て説明したが、Uインタフェース部120をエコーキャ
ンセラ方式に置き換えれば、エコーキャンセラ方式の網
終端装置を構成することが可能である。
ちの請求項1に係る発明によれば、Iインタフェースに
接続されるIインタフェース処理回路と、ディジタル回
線インタフェースに接続されるディジタル回線終端回路
との間に、入出力インタフェース部を設け、この入出力
インタフェース部に端末制御回路を接続したので、従来
のIインタフェースからの起動/停止のみでなく、装置
内部の端末制御回路からの起動/停止が可能となる。そ
して、Iインタフェース処理回路、端末制御回路、入出
力インタフェース部、及びディジタル回線終端回路を1
つの集積回路(例えば、大規模集積回路LSI)で構成
することは容易であり、網終端機能と端末機能とを一体
化して装置を構成することにより、装置構成の簡単化
と、小型化及び低コスト化が可能となる。入出力インタ
フェース部を設けたので、従来のIインタフェースでの
接続に関する競合制御のみでなく、端末制御回路に接続
された第2の端末装置からの接続要求と、Iインタフェ
ースに接続された第1の端末装置からの接続要求に対し
ても、競合制御できる。つまり、装置内部の端末制御回
路との競合制御も可能となる。しかも、従来、網終端装
置と端末装置が各々具備していたIインタフェースのレ
イヤ1機能のうちインタフェース処理部を設けることな
く、端末制御回路を入出力インタフェース部に接続する
ようにしたので、直接、レイヤ2から制御することが可
能となる。つまり、装置内部に端末制御回路を設けるこ
とにより、従来、網終端装置と端末装置で重複していた
レイヤ1機能のインタフェース処理部を削減できる。こ
れにより、より装置構成が簡単となり、装置の小型化及
び低コスト化が可能となる。
Nの伝送容量に比べて十分高速な送信バス及び受信バス
と、上り方向と下り方向に折り返す折り返し線とを設け
たので、例えば、B1、B2以外のデータを挿入・分離
することで、64Kb/S信号の内線交換機能を実現で
きる。このように内線通話が可能となることにより、網
終端装置の機能が大幅に向上し、これによって小型交換
機等への適用も可能となる。
る網終端装置の概略の構成図である。
略の構成図である。
る。
Bチャネルバスのタイムチャートである。
部 115,122,151 レイヤ1ステート
マシン 120 Uインタフェース
部 130 Jインタフェース
部 131 送信高速Bチャネ
ルバス 132,135,136,137 オア接続部 133 折り返し線 134 受信高速Bチャネ
ルバス 140 TAインタフェー
ス部 141,144 Bchバッファ 145,148 タイムスロット指
定回路 150 競合制御部 160 レイヤ2/3制御
部
Claims (2)
- 【請求項1】 第1の端末装置が接続されるIインタフ
ェースに対する情報チャネル及び信号チャネルの信号の
インタフェース処理を行うと共に、起動及び停止手順を
実行するIインタフェース処理回路と、 ディジタル回線に接続されるディジタル回線インタフェ
ースに対する情報チャネル及び信号チャネルの信号の終
端処理を行うと共に、起動及び停止手順を実行するディ
ジタル回線終端回路と、 接続される第2の端末装置に対する情報チャネルの信号
の送受信を行うと共に、起動及び停止手順を実行する端
末制御回路と、 前記Iインタフェース処理回路、前記ディジタル回線終
端回路、及び前記端末制御回路相互間における情報チャ
ネル及び信号チャネルの信号のインタフェース処理を行
う入出力インタフェース部と、 を備えた基本ISDNインタフェース機能を有する網終
端装置であって、 前記入出力インタフェース部は、 前記第1の端末装置からの信号チャネルの第1の接続要
求信号と前記第2の端末装置からの信号チャネルの第2
の接続要求信号とを転送する転送手段を有し、前記端末
制御回路は、 前記第2の端末装置に対する前記情報チャネルの信号の
タイムスロットを指定して送受信を行う送受信部と、 前記転送手段により転送される前記第1及び第2の接続
要求信号に対する競合制御を行う競合制御部と、 前記起動及び停止手順を実行する起動及び停止実行部
と、 を有することを特徴とする網終端装置。 - 【請求項2】 請求項1記載の網終端装置において、 前記入出力インタフェース部は、 前記端末制御回路から出力される前記情報チャネルの信
号の論理和を、前記基本ISDNの伝送容量よりも高速
に伝送する送信バスと、 前記Iインタフェース処理回路から出力される前記情報
チャネルの信号と前記送信バスの信号との論理和を求め
て前記ディジタル回線終端回路へ出力するオア 接続部
と、 前記オア接続部の出力信号のうちの、前記Iインタフェ
ース処理回路から出力される前記情報チャネルの信号と
異なる情報チャネルの出力信号のみを分離して上り下り
のタイムスロットからフレーム単位で折り返す折り返し
線と、 前記ディジタル回線終端回路から前記Iインタフェース
処理回路への情報チャネルの信号と、前記折り返し線に
よって折り返された出力信号とを多重して、前記基本I
SDNの伝送容量よりも高速に前記端末制御回路へ伝送
する受信バスと、 前記第1の端末装置からの前記信号チャネルの第1の接
続要求信号と前記第2の端末装置からの前記信号チャネ
ルの第2の接続要求信号とを転送する前記転送手段と、 を有することを特徴とする網終端装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17141996A JP3449861B2 (ja) | 1996-07-01 | 1996-07-01 | 網終端装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17141996A JP3449861B2 (ja) | 1996-07-01 | 1996-07-01 | 網終端装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1023001A JPH1023001A (ja) | 1998-01-23 |
JP3449861B2 true JP3449861B2 (ja) | 2003-09-22 |
Family
ID=15922791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17141996A Expired - Lifetime JP3449861B2 (ja) | 1996-07-01 | 1996-07-01 | 網終端装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3449861B2 (ja) |
-
1996
- 1996-07-01 JP JP17141996A patent/JP3449861B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1023001A (ja) | 1998-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2635190B2 (ja) | 電話回線網に対する個人用コンピュータの接続装置 | |
JPH0652906B2 (ja) | 分散形パケット交換装置 | |
EP0135342B1 (en) | Exchange system | |
JPH0652907B2 (ja) | パケット交換回線交換統合交換機 | |
US5856999A (en) | Apparatus and method for data transmission on bonded data channels of a communications network utilizing a single serial communications controller | |
JPH0318399B2 (ja) | ||
US4534023A (en) | Plural communication channel protocol support systems | |
JPH0336479B2 (ja) | ||
JP3449861B2 (ja) | 網終端装置 | |
JP2894319B2 (ja) | 移動体データ通信方式 | |
JPH11239242A (ja) | 複合器 | |
JP3394220B2 (ja) | ターミナルアダプタ | |
JP2968565B2 (ja) | Isdn回線を用いた通信方法及びその装置 | |
JP2611374B2 (ja) | Isdn端末装置 | |
JPH0286391A (ja) | Isdnローカル通信方式 | |
JP3338870B2 (ja) | Isdn回線を用いた通信装置 | |
JP3210638B2 (ja) | Isdn回線を用いた通信装置 | |
JP2713297B2 (ja) | Isdnネットワークシステム | |
JP2820983B2 (ja) | Iインタフェース加入者線試験方法 | |
JP2970719B2 (ja) | 4線全二重式アナログ装置からisdnへアクセスするための端末アダプター | |
KR950000677B1 (ko) | 회선/패킷 통합 스위칭 시스템 | |
JPH02126746A (ja) | ネットワーク相互接続装置 | |
KR950000678B1 (ko) | 회선/패킷 통합 스위칭 시스템 | |
JP2713296B2 (ja) | Isdn端末 | |
JPS6133053A (ja) | 交換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030701 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |