JP2629162B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2629162B2 JP2629162B2 JP15884395A JP15884395A JP2629162B2 JP 2629162 B2 JP2629162 B2 JP 2629162B2 JP 15884395 A JP15884395 A JP 15884395A JP 15884395 A JP15884395 A JP 15884395A JP 2629162 B2 JP2629162 B2 JP 2629162B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- region
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にバイポーラトランジスタとその製造方
法に関する。
方法に関し、特にバイポーラトランジスタとその製造方
法に関する。
【０００２】
【従来の技術】ＬＳＩの高速化にともないバイポーラト
ランジスタにもより一層の高速化が必要となってきた。
一般にバイポーラトランジスタを高速化するためには寄
生容量の低減が必須であり、ベース、エミッタの自己整
合化により素子を微細化し寄生容量を低減してきた。し
かし、素子の微細化が進むに従いエミッタ領域と外部ベ
ース領域との距離が短くなり、エミッタ・ベース逆耐圧
低下の問題が生じてきた。そこでエミッタ・ベース逆耐
圧を低下させることなく寄生容量を減少させる技術が必
要となってきた。
ランジスタにもより一層の高速化が必要となってきた。
一般にバイポーラトランジスタを高速化するためには寄
生容量の低減が必須であり、ベース、エミッタの自己整
合化により素子を微細化し寄生容量を低減してきた。し
かし、素子の微細化が進むに従いエミッタ領域と外部ベ
ース領域との距離が短くなり、エミッタ・ベース逆耐圧
低下の問題が生じてきた。そこでエミッタ・ベース逆耐
圧を低下させることなく寄生容量を減少させる技術が必
要となってきた。
【０００３】従来の自己整合型バイポーラトランジスタ
の製造方法を図３および図４を用いて説明する。
の製造方法を図３および図４を用いて説明する。
【０００４】まず、ｎ型エピタキシャル層１の表面を熱
酸化して厚さ０．０４〜０．０６μｍの酸化シリコン膜
２を形成する。次に厚さ０．２〜０．２５μｍの多結晶
シリコン膜３をＣＶＤ法で堆積させｐ型不純物であるボ
ロンをイオン注入する。その次に厚さ０．２〜０．３μ
ｍの酸化シリコン膜４をＣＶＤ法で堆積させ、バイポー
ラトランジスタのベース領域及びエミッタ領域を形成す
る部分の酸化シリコン膜４及び多結晶シリコン膜３を異
方性エッチングにより除去し、図３（ａ）に示すように
エミッタ部を開口し、酸化シリコン膜２を露出させる。
酸化して厚さ０．０４〜０．０６μｍの酸化シリコン膜
２を形成する。次に厚さ０．２〜０．２５μｍの多結晶
シリコン膜３をＣＶＤ法で堆積させｐ型不純物であるボ
ロンをイオン注入する。その次に厚さ０．２〜０．３μ
ｍの酸化シリコン膜４をＣＶＤ法で堆積させ、バイポー
ラトランジスタのベース領域及びエミッタ領域を形成す
る部分の酸化シリコン膜４及び多結晶シリコン膜３を異
方性エッチングにより除去し、図３（ａ）に示すように
エミッタ部を開口し、酸化シリコン膜２を露出させる。
【０００５】次に希フッ酸により酸化シリコン膜２の露
出部及び多結晶シリコン膜３端部下をエッチング除去
し、幅０．１μｍ程度のアンダーカット部を形成する。
その次にアンダーカット部を埋め込むように厚さ０．０
３〜０．０６μｍ程度の多結晶シリコン膜１１をＣＶＤ
法で堆積した後、多結晶シリコン膜１１をエッチングし
て図３（ｂ）に示すようにアンダーカット部に多結晶シ
リコン１１を残存させる。
出部及び多結晶シリコン膜３端部下をエッチング除去
し、幅０．１μｍ程度のアンダーカット部を形成する。
その次にアンダーカット部を埋め込むように厚さ０．０
３〜０．０６μｍ程度の多結晶シリコン膜１１をＣＶＤ
法で堆積した後、多結晶シリコン膜１１をエッチングし
て図３（ｂ）に示すようにアンダーカット部に多結晶シ
リコン１１を残存させる。
【０００６】次に開口部にボロンを例えばエネルギー１
０ＫｅＶドーズ量２×１０13ｃｍ-2でイオン注入し、さ
らに９００℃で２０分間の熱処理を施して図４（ａ）に
示すようにベース領域６を形成した後、図４（ｂ）に示
すように絶縁膜７を堆積させ異方性エッチングにより開
口部側壁以外の絶縁膜７を除去する。その次にｎ型多結
晶シリコン膜８を堆積させパターニングした後熱処理を
施し、ｎ型多結晶シリコン中の不純物をベース領域６内
に拡散させエミッタ領域９を形成する。また外部ベース
領域１０は、多結晶シリコン１１を形成した後にかかる
熱処理（主にベース領域６を形成するイオン注入後の熱
処理）により多結晶シリコン膜３中からその多結晶シリ
コン１１を通じてｎ型エピタキシャル層１内に拡散さ
れ、図４（ｂ）に示すように外部ベース領域１０を形成
する。この従来の製造技術で使用している多結晶シリコ
ン膜は何れも結晶平均粒径が０．２μｍ以下の多結晶シ
リコンである。
０ＫｅＶドーズ量２×１０13ｃｍ-2でイオン注入し、さ
らに９００℃で２０分間の熱処理を施して図４（ａ）に
示すようにベース領域６を形成した後、図４（ｂ）に示
すように絶縁膜７を堆積させ異方性エッチングにより開
口部側壁以外の絶縁膜７を除去する。その次にｎ型多結
晶シリコン膜８を堆積させパターニングした後熱処理を
施し、ｎ型多結晶シリコン中の不純物をベース領域６内
に拡散させエミッタ領域９を形成する。また外部ベース
領域１０は、多結晶シリコン１１を形成した後にかかる
熱処理（主にベース領域６を形成するイオン注入後の熱
処理）により多結晶シリコン膜３中からその多結晶シリ
コン１１を通じてｎ型エピタキシャル層１内に拡散さ
れ、図４（ｂ）に示すように外部ベース領域１０を形成
する。この従来の製造技術で使用している多結晶シリコ
ン膜は何れも結晶平均粒径が０．２μｍ以下の多結晶シ
リコンである。
【０００７】
【発明が解決しようとする課題】この従来の製造方法で
は主にベース領域６を形成する９００℃２０分の熱処理
で外部ベース領域１０を拡げているため外部ベース領域
１０の広がりを抑えることができず、寄生容量を低減す
るためベース・エミッタ間の距離を縮めるとベース・エ
ミッタ逆耐圧が低下してしまう。また逆耐圧を確保する
ために酸化シリコン膜７を厚くして外部ベース領域１０
とエミッタ領域９との距離を離した場合にはエミッタサ
イズを同一にすると寄生容量が増加するあるいはベース
抵抗が増加することが問題となってきた。
は主にベース領域６を形成する９００℃２０分の熱処理
で外部ベース領域１０を拡げているため外部ベース領域
１０の広がりを抑えることができず、寄生容量を低減す
るためベース・エミッタ間の距離を縮めるとベース・エ
ミッタ逆耐圧が低下してしまう。また逆耐圧を確保する
ために酸化シリコン膜７を厚くして外部ベース領域１０
とエミッタ領域９との距離を離した場合にはエミッタサ
イズを同一にすると寄生容量が増加するあるいはベース
抵抗が増加することが問題となってきた。
【０００８】このような問題を解決する手段が５−２４
３２４６号および特開平５−３６７０６号に提案されて
いる。
３２４６号および特開平５−３６７０６号に提案されて
いる。
【０００９】図５および図６に示した特開平５−２４３
２４６号では、まずｐ型シリコン基板１４にｎ+ 型埋め
込み層１２及びｐ+ 型埋め込み層１５を形成した後、ｎ
型エピタキシャル層１を成長させ、素子分離用の酸化シ
リコン膜１３を図５（ａ）に示すように形成する。
２４６号では、まずｐ型シリコン基板１４にｎ+ 型埋め
込み層１２及びｐ+ 型埋め込み層１５を形成した後、ｎ
型エピタキシャル層１を成長させ、素子分離用の酸化シ
リコン膜１３を図５（ａ）に示すように形成する。
【００１０】次に窒化シリコン膜１７及び酸化シリコン
膜（図示せず）を順次堆積させた後、エミッタ形成領域
を残してエッチング除去する。その後ベース電極用多結
晶シリコン１６を全面に堆積させ、フォトレジストで平
坦化した後にエッチバックして酸化シリコン膜表面を露
出させ、バッファードフッ酸で酸化シリコン膜を除去す
る。その後３０ｋｅＶでドーズ量１Ｅ１３ｃｍ-2程度の
ボロンをイオン注入して熱拡散させ低濃度外部ベース領
域１８を形成し、さらに３０ｋｅＶで１Ｅ１５ｃｍ-2程
度のボロンをイオン注入して高濃度外部ベース領域１０
を形成する［図５（ｂ）］。
膜（図示せず）を順次堆積させた後、エミッタ形成領域
を残してエッチング除去する。その後ベース電極用多結
晶シリコン１６を全面に堆積させ、フォトレジストで平
坦化した後にエッチバックして酸化シリコン膜表面を露
出させ、バッファードフッ酸で酸化シリコン膜を除去す
る。その後３０ｋｅＶでドーズ量１Ｅ１３ｃｍ-2程度の
ボロンをイオン注入して熱拡散させ低濃度外部ベース領
域１８を形成し、さらに３０ｋｅＶで１Ｅ１５ｃｍ-2程
度のボロンをイオン注入して高濃度外部ベース領域１０
を形成する［図５（ｂ）］。
【００１１】次に多結晶シリコン１６の表面を酸化して
その表面及び側面に酸化シリコン膜１９及び窒化シリコ
ン膜１７を残すようにエッチングする［図６（ａ）］。
その表面及び側面に酸化シリコン膜１９及び窒化シリコ
ン膜１７を残すようにエッチングする［図６（ａ）］。
【００１２】次にイオン注入により真性ベース領域６を
形成し、更に多結晶シリコン８を堆積させ、ヒ素をイオ
ン注入し熱拡散させることでエミッタ領域９を形成する
［図６（ｂ）］。
形成し、更に多結晶シリコン８を堆積させ、ヒ素をイオ
ン注入し熱拡散させることでエミッタ領域９を形成する
［図６（ｂ）］。
【００１３】また、図７に示した特開平５−３６７０６
号ではｎ型エピタキシャル層１上に多結晶シリコン膜３
を堆積させボロンをイオン注入した後、酸化シリコン膜
４を堆積させる。次にベース及びエミッタ形成領域を開
口し、全面にボロンをドープした酸化シリコン膜（ＢＳ
Ｇ膜）２０を堆積させた後、異方性エッチングによりＢ
ＳＧ膜２０を開口部の側部のみに残存させる。そしてこ
の開口部にイオン注入を行い真性ベース領域を形成す
る。次いで全面にノンドープの酸化シリコン膜を成長さ
せ異方性エッチングを施した後、多結晶シリコン膜８を
堆積し、ヒ素をイオン注入して熱拡散させエミッタ領域
９を形成する。
号ではｎ型エピタキシャル層１上に多結晶シリコン膜３
を堆積させボロンをイオン注入した後、酸化シリコン膜
４を堆積させる。次にベース及びエミッタ形成領域を開
口し、全面にボロンをドープした酸化シリコン膜（ＢＳ
Ｇ膜）２０を堆積させた後、異方性エッチングによりＢ
ＳＧ膜２０を開口部の側部のみに残存させる。そしてこ
の開口部にイオン注入を行い真性ベース領域を形成す
る。次いで全面にノンドープの酸化シリコン膜を成長さ
せ異方性エッチングを施した後、多結晶シリコン膜８を
堆積し、ヒ素をイオン注入して熱拡散させエミッタ領域
９を形成する。
【００１４】図５ないし図７に示した公知例では、何れ
もエミッタ領域とベース領域の接合部のボロン濃度を下
げることでベース・エミッタ逆耐圧の低下を防いでい
る。しかし多結晶シリコン中からｎ型エピタキシャル層
内へのボロンの熱拡散を抑えることはできず、高濃度外
部ベース領域が拡がってしまうことから寄生容量の増加
が問題となる。従って外部ベース領域の拡がりを抑える
ためには、ボロンを拡散の遅い導電材料を通じて拡散さ
せる必要はある。
もエミッタ領域とベース領域の接合部のボロン濃度を下
げることでベース・エミッタ逆耐圧の低下を防いでい
る。しかし多結晶シリコン中からｎ型エピタキシャル層
内へのボロンの熱拡散を抑えることはできず、高濃度外
部ベース領域が拡がってしまうことから寄生容量の増加
が問題となる。従って外部ベース領域の拡がりを抑える
ためには、ボロンを拡散の遅い導電材料を通じて拡散さ
せる必要はある。
【００１５】本発明は上記の点にかんがみてなされたも
ので、ベース・エミッタ間の寄生容量が小さく且つベー
ス・エミッタ逆耐圧の低下を抑えたバイポーラトランジ
スタおうよびその製造方法を提供することを目的とす
る。
ので、ベース・エミッタ間の寄生容量が小さく且つベー
ス・エミッタ逆耐圧の低下を抑えたバイポーラトランジ
スタおうよびその製造方法を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】本発明は上記の目的を達
成するために、第１導電型の半導体領域上に第１の絶縁
膜、第２導電型の第１の半導体膜及び第２の絶縁膜を順
に形成する工程と、前記第２の絶縁膜及び前記第１の半
導体膜の素子形成部に開口部を形成し前記第１の絶縁膜
を露出させる工程と、前記第１の絶縁膜の露出部及び前
記第１の半導体膜の下部をエッチングしアンダーカット
部を形成する工程と前記アンダーカット部を埋設する平
均粒径が０．３μｍ以上の多結晶シリコン膜を形成する
工程と、前記多結晶シリコン膜をアンダーカット部に埋
設された部分を残してエッチング除去する工程と、前記
開口部により露出された部分の前記第１の半導体領域に
第２導電型不純物を導入して第２導電型の第２の半導体
領域を形成する工程と、前記第１の半導体膜から不純物
を熱拡散させ前記第２の半導体領域周辺に第２導電型の
第３の半導体領域を形成する工程とを有することを特徴
としている。
成するために、第１導電型の半導体領域上に第１の絶縁
膜、第２導電型の第１の半導体膜及び第２の絶縁膜を順
に形成する工程と、前記第２の絶縁膜及び前記第１の半
導体膜の素子形成部に開口部を形成し前記第１の絶縁膜
を露出させる工程と、前記第１の絶縁膜の露出部及び前
記第１の半導体膜の下部をエッチングしアンダーカット
部を形成する工程と前記アンダーカット部を埋設する平
均粒径が０．３μｍ以上の多結晶シリコン膜を形成する
工程と、前記多結晶シリコン膜をアンダーカット部に埋
設された部分を残してエッチング除去する工程と、前記
開口部により露出された部分の前記第１の半導体領域に
第２導電型不純物を導入して第２導電型の第２の半導体
領域を形成する工程と、前記第１の半導体膜から不純物
を熱拡散させ前記第２の半導体領域周辺に第２導電型の
第３の半導体領域を形成する工程とを有することを特徴
としている。
【００１７】
【作用】一般にボロンが多結晶シリコン中を拡散する場
合、シリコン結晶中を拡散する速度に比べ結晶粒界を拡
散する速度の方が早いことが知られている。従って外部
ベース領域１０は多結晶シリコン膜３中のボロンが多結
晶シリコン膜１１の粒界とエピタキシャル層の界面を中
心にｎ型エピタキシャル層１内に拡散する。一方、バイ
ポーラトランジスタの逆耐圧はベース・エミッタ接合か
ら高濃度の外部ベース領域までの距離及び対向長により
決まる。ここで従来例のように粒界の小さな多結晶シリ
コンでは、界面の間隔がエピタキシャル層内のボロンの
拡散長より短いためボロン濃度が隣接した界面から拡散
してきたボロンとの和になり高濃度領域の拡がりが大き
くなってしまう。従ってエミッタと外部ベース領域の距
離が短くなり、逆耐圧が低下してしまう。また粒界の密
度が高いとベースエミッタ接合と外部ベース領域の対向
長のうち両者の距離が短い部分の比率が高くなり、逆耐
圧を低下させることになる。
合、シリコン結晶中を拡散する速度に比べ結晶粒界を拡
散する速度の方が早いことが知られている。従って外部
ベース領域１０は多結晶シリコン膜３中のボロンが多結
晶シリコン膜１１の粒界とエピタキシャル層の界面を中
心にｎ型エピタキシャル層１内に拡散する。一方、バイ
ポーラトランジスタの逆耐圧はベース・エミッタ接合か
ら高濃度の外部ベース領域までの距離及び対向長により
決まる。ここで従来例のように粒界の小さな多結晶シリ
コンでは、界面の間隔がエピタキシャル層内のボロンの
拡散長より短いためボロン濃度が隣接した界面から拡散
してきたボロンとの和になり高濃度領域の拡がりが大き
くなってしまう。従ってエミッタと外部ベース領域の距
離が短くなり、逆耐圧が低下してしまう。また粒界の密
度が高いとベースエミッタ接合と外部ベース領域の対向
長のうち両者の距離が短い部分の比率が高くなり、逆耐
圧を低下させることになる。
【００１８】これに対し本発明では、多結晶シリコン膜
の粒界の密度を下げボロンの拡散を抑制している。これ
により隣接した界面の影響を無くし高濃度領域の拡がり
を抑制して、ベース・エミッタ接合と外部ベース領域の
距離を長くし逆耐圧の低下を防いでいる。また、多結晶
シリコンの平均粒径が０．３μｍ以上になると隣接した
界面の影響を受けなくなるため本発明の効果が得られる
が、平均粒径が０．５μｍ以上になると粒界密度がほぼ
半減するため、ベース・エミッタ接合と外部ベース領域
の対向長のうち両者の距離が長い部分の比率が高くなる
ためさらに高い効果が得られる。
の粒界の密度を下げボロンの拡散を抑制している。これ
により隣接した界面の影響を無くし高濃度領域の拡がり
を抑制して、ベース・エミッタ接合と外部ベース領域の
距離を長くし逆耐圧の低下を防いでいる。また、多結晶
シリコンの平均粒径が０．３μｍ以上になると隣接した
界面の影響を受けなくなるため本発明の効果が得られる
が、平均粒径が０．５μｍ以上になると粒界密度がほぼ
半減するため、ベース・エミッタ接合と外部ベース領域
の対向長のうち両者の距離が長い部分の比率が高くなる
ためさらに高い効果が得られる。
【００１９】
【実施例】以下に本発明を図面を参照しながら説明す
る。
る。
【００２０】まず、図１（ａ）を参照すると、ｎ型エピ
タキシャル層１の表面を熱酸化し、厚さ０．０４〜０．
０６μｍの酸化シリコン膜２を形成する。次に厚さ０．
２〜０．２５μｍの多結晶シリコン膜３をＣＶＤ法で堆
積させ、ｐ型不純物であるボロンを全面にイオン注入す
る。その後厚さ０．２〜０．３μｍの酸化シリコン膜４
をＣＶＤ法で堆積させ、バイポーラトランジスタのベー
ス領域およびエミッタ領域を形成する部分の酸化シリコ
ン膜４および多結晶シリコン膜３を異方性エッチングに
より除去し、図１（ａ）に示すようなエミッタ開口を設
け酸化シリコン膜２を露出させる。次に希フッ酸により
この酸化シリコン膜２の露出部および多結晶シリコン膜
３端部下をエッチング除去し、幅０．１μｍ程度のアン
ダーカット部を形成する。そしてこのアンダーカット部
を埋め込むように少なくとも酸化シリコン膜２の膜厚の
半分以上の厚さの非晶質シリコン膜をＣＶＤ法で堆積
し、窒素雰囲気中で６００℃程度の熱処理を施し、非晶
質シリコン膜を平均粒径が０．５μｍ以上の多結晶シリ
コン膜５に変化させる。次にこの多結晶シリコン膜５を
エッチングして図１（ｂ）に示すようにアンダーカット
部に多結晶シリコン膜５を残存させる。
タキシャル層１の表面を熱酸化し、厚さ０．０４〜０．
０６μｍの酸化シリコン膜２を形成する。次に厚さ０．
２〜０．２５μｍの多結晶シリコン膜３をＣＶＤ法で堆
積させ、ｐ型不純物であるボロンを全面にイオン注入す
る。その後厚さ０．２〜０．３μｍの酸化シリコン膜４
をＣＶＤ法で堆積させ、バイポーラトランジスタのベー
ス領域およびエミッタ領域を形成する部分の酸化シリコ
ン膜４および多結晶シリコン膜３を異方性エッチングに
より除去し、図１（ａ）に示すようなエミッタ開口を設
け酸化シリコン膜２を露出させる。次に希フッ酸により
この酸化シリコン膜２の露出部および多結晶シリコン膜
３端部下をエッチング除去し、幅０．１μｍ程度のアン
ダーカット部を形成する。そしてこのアンダーカット部
を埋め込むように少なくとも酸化シリコン膜２の膜厚の
半分以上の厚さの非晶質シリコン膜をＣＶＤ法で堆積
し、窒素雰囲気中で６００℃程度の熱処理を施し、非晶
質シリコン膜を平均粒径が０．５μｍ以上の多結晶シリ
コン膜５に変化させる。次にこの多結晶シリコン膜５を
エッチングして図１（ｂ）に示すようにアンダーカット
部に多結晶シリコン膜５を残存させる。
【００２１】その次に開口部にボロンを例えばエネルギ
ー１０ＫｅＶドーズ量２×１０13ｃｍ-2でイオン注入し
た後、適切な熱処理を施しボロンを活性化させて図２
（ａ）に示すように真性ベース領域６を形成する。また
このときの熱処理により多結晶シリコン膜３中から多結
晶シリコン５を通じてｎ型エピタキシャル層１内にボロ
ンを拡散させ、多結晶シリコン５との界面全面に外部ベ
ース領域１０を形成できるように酸化シリコン膜２の膜
厚を調整する。さらに絶縁膜７を堆積させた後、異方性
エッチングにより開口部側壁以外の絶縁膜７を除去す
る。最後にｎ型多結晶シリコン膜８を堆積させパターニ
ングした後熱処理を施し、ｎ型多結晶シリコン８の不純
物を真性ベース領域６内に拡散させエミッタ領域９を形
成する［図２（ｂ）］。
ー１０ＫｅＶドーズ量２×１０13ｃｍ-2でイオン注入し
た後、適切な熱処理を施しボロンを活性化させて図２
（ａ）に示すように真性ベース領域６を形成する。また
このときの熱処理により多結晶シリコン膜３中から多結
晶シリコン５を通じてｎ型エピタキシャル層１内にボロ
ンを拡散させ、多結晶シリコン５との界面全面に外部ベ
ース領域１０を形成できるように酸化シリコン膜２の膜
厚を調整する。さらに絶縁膜７を堆積させた後、異方性
エッチングにより開口部側壁以外の絶縁膜７を除去す
る。最後にｎ型多結晶シリコン膜８を堆積させパターニ
ングした後熱処理を施し、ｎ型多結晶シリコン８の不純
物を真性ベース領域６内に拡散させエミッタ領域９を形
成する［図２（ｂ）］。
【００２２】本発明の第２の実施例として、第１の実施
例と同様にアンダーカット部を形成した後、多結晶シリ
コン５の代わりに７７０℃の温度でジシランを使用した
ＣＶＤ法で多結晶シリコンを成長する。その後第１の実
施例と同様にベース領域及びエミッタ領域を形成する。
その他の構造および製法工程は第１の実施例と同じであ
るので説明は省略する。
例と同様にアンダーカット部を形成した後、多結晶シリ
コン５の代わりに７７０℃の温度でジシランを使用した
ＣＶＤ法で多結晶シリコンを成長する。その後第１の実
施例と同様にベース領域及びエミッタ領域を形成する。
その他の構造および製法工程は第１の実施例と同じであ
るので説明は省略する。
【００２３】
【発明の効果】本発明によれば、外部ベース領域を形成
するためにボロンを拡散させる多結晶シリコンに従来の
平均粒径が０．２μｍ以下の多結晶シリコンに比べボロ
ンの拡散が遅い平均粒径が０．２μｍ以上の多結晶シリ
コンを使用することで外部ベース領域の拡がりを抑える
ことができ、ベース・エミッタ逆耐圧を低下させること
なく寄生容量を低減することができる。また第２の実施
例では、第１の実施例の多結晶シリコン５を多結晶シリ
コンにすることで粒界を無くし、よりボロンの拡散を抑
制することができる。従ってベース・エミッタ逆耐圧を
低下させることなくベースの寄生容量を低減させること
ができる。
するためにボロンを拡散させる多結晶シリコンに従来の
平均粒径が０．２μｍ以下の多結晶シリコンに比べボロ
ンの拡散が遅い平均粒径が０．２μｍ以上の多結晶シリ
コンを使用することで外部ベース領域の拡がりを抑える
ことができ、ベース・エミッタ逆耐圧を低下させること
なく寄生容量を低減することができる。また第２の実施
例では、第１の実施例の多結晶シリコン５を多結晶シリ
コンにすることで粒界を無くし、よりボロンの拡散を抑
制することができる。従ってベース・エミッタ逆耐圧を
低下させることなくベースの寄生容量を低減させること
ができる。
【図１】（ａ）、（ｂ）は本発明の一実施例の製造工程
順の断面図である。
順の断面図である。
【図２】（ａ）、（ｂ）は図１（ａ）、（ｂ）に続く本
発明の一実施例の製造工程順の断面図である。
発明の一実施例の製造工程順の断面図である。
【図３】（ａ）、（ｂ）は従来の半導体装置の一例の製
造工程順の断面図である。
造工程順の断面図である。
【図４】（ａ）、（ｂ）は図３（ａ）、（ｂ）に続く従
来の半導体装置の一例の製造工程順の断面図である。
来の半導体装置の一例の製造工程順の断面図である。
【図５】（ａ）、（ｂ）は従来の半導体装置の他の例の
製造工程順の断面図である。
製造工程順の断面図である。
【図６】（ａ）、（ｂ）は図５（ａ）、（ｂ）に続く従
来の半導体装置の他の例の製造工程順の断面図である。
来の半導体装置の他の例の製造工程順の断面図である。
【図７】従来の半導体装置のさらに他の例の断面図であ
る。
る。
１ ｎ型エピタキシャル層 ２ 酸化シリコン膜 ３ ｐ+ 多結晶シリコン膜 ４ 酸化シリコン膜 ５ 多結晶シリコン膜 ６ 真性ベース領域 ７ 酸化シリコン膜 ８ ｎ+ 型多結晶シリコン膜 ９ エミッタ領域 １０ 外部ベース領域 １１ 多結晶シリコン膜 １２ ｎ+ 型埋込層 １３ 酸化シリコン膜 １４ ｐ型シリコン基板 １５ ｐ+ 型埋込層 １６ ｎ+ 型多結晶シリコン膜 １７ 窒化シリコン膜 １８ 低濃度外部ベース領域 １９ 酸化シリコン膜
Claims (4)
- 【請求項１】 第１導電型の第１の半導体領域上に第１
の絶縁膜、第２導電型の第１の半導体膜及び第２の絶縁
膜を順に形成する工程と、前記第２の絶縁膜及び前記第
１の半導体膜の素子形成部に開口部を形成し前記第１の
絶縁膜を露出させる工程と、前記第１の絶縁膜の露出部
及び前記第１の半導体膜の下部をエッチングしアンダー
カット部を形成する工程と、前記アンダーカット部を埋
設する平均粒径が０．３μｍ以上の多結晶シリコン膜を
形成する工程と、前記開口部により露出された部分の前
記第１の半導体領域に第２導電型不純物を導入して第２
導電型の第２の半導体領域を形成する工程と、前記第１
の半導体膜から不純物を熱拡散させ前記第２の半導体領
域周辺に第２導電型の第３の半導体領域を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第２導電型の第１の半導体膜は平均
粒径が０．３μｍ以上の多結晶シリコンであることを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記平均粒径が０．３μｍ以上の多結晶
シリコン膜が非晶質シリコン膜を窒素雰囲気で熱処理を
施すことにより形成されることを特徴とする請求項１に
記載の半導体装置の製造方法。 - 【請求項４】 バイポーラトランジスタのエミッタ領
域、ベース領域、コレクタ領域及びベース電極とベース
領域を電気的に接続するための高濃度外部ベース領域が
形成された半導体基板と、ベース電極を形成するための
多結晶シリコン層とを有する半導体装置において、前記
多結晶シリコン層のうち少なくとも前記外部ベース領域
との接触部が平均粒径０．３μｍ以上の多結晶シリコン
であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15884395A JP2629162B2 (ja) | 1995-06-26 | 1995-06-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15884395A JP2629162B2 (ja) | 1995-06-26 | 1995-06-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098051A JPH098051A (ja) | 1997-01-10 |
| JP2629162B2 true JP2629162B2 (ja) | 1997-07-09 |
Family
ID=15680627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15884395A Expired - Lifetime JP2629162B2 (ja) | 1995-06-26 | 1995-06-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629162B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651384B (zh) * | 2012-05-16 | 2014-09-17 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
-
1995
- 1995-06-26 JP JP15884395A patent/JP2629162B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH098051A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186691B2 (ja) | 半導体装置及びその形成方法 | |
| JPH10189970A (ja) | 半導体素子の製造方法 | |
| KR940702647A (ko) | 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same) | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JP3489832B2 (ja) | セルフアラインｃｍｏｓプロセス | |
| US4841347A (en) | MOS VLSI device having shallow junctions and method of making same | |
| US5523245A (en) | Process for fabricating high-performance facet-free small-sized bipolar transistor | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| JP3127455B2 (ja) | 半導体装置の製法 | |
| US4714685A (en) | Method of fabricating self-aligned silicon-on-insulator like devices | |
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP2629162B2 (ja) | 半導体装置及びその製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPH05275437A (ja) | 半導体装置及びその製造方法 | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP2819724B2 (ja) | 半導体装置 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP2967596B2 (ja) | 半導体装置の製造方法 | |
| KR0155796B1 (ko) | 얇은 접합을 갖는 트랜지스터 및 그 제조방법 | |
| KR100258438B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| KR960013942B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| JP3351661B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970219 |