JP2626545B2 - 耐故障コンピュータシステム - Google Patents
耐故障コンピュータシステムInfo
- Publication number
- JP2626545B2 JP2626545B2 JP6088687A JP8868794A JP2626545B2 JP 2626545 B2 JP2626545 B2 JP 2626545B2 JP 6088687 A JP6088687 A JP 6088687A JP 8868794 A JP8868794 A JP 8868794A JP 2626545 B2 JP2626545 B2 JP 2626545B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- program
- download
- fault
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、第1,第2,・・・,
第n(n≧2)のプロセッサから構成され、第i(i=
1〜n−1)のプロセッサの障害時、(i+1)のプロ
セッサが第iのプロセッサの機能を継続し、第nのプロ
セッサの障害時、第1のプロセッサが第nのプロセッサ
の機能を継続する耐故障コンピュータシステムに関す
る。
第n(n≧2)のプロセッサから構成され、第i(i=
1〜n−1)のプロセッサの障害時、(i+1)のプロ
セッサが第iのプロセッサの機能を継続し、第nのプロ
セッサの障害時、第1のプロセッサが第nのプロセッサ
の機能を継続する耐故障コンピュータシステムに関す
る。
【0002】
【従来の技術】従来、この種の耐故障コンピューターシ
ステムは、たとえば昭和61年10月、マグロウヒルブ
ック株式会社発行の「フォールトトレラントシステム」
(J.グレイ他著、渡辺榮一訳)に示されている。この
従来技術による耐故障コンピュータシステムは、複数の
プロセッサにより構成され、各プロセッサが別々の機能
を持ち、1つのプロセッサ上でソフトウェアプログラム
あるいはハードウェアの故障が発生した時にも、他のプ
ロセッサが障害プロセッサの機能を継続し、システムを
停止させないために用いられている。また、各プロセッ
サの実行プログラムのバージョンアップを行なう方法と
して、ダウンロード端末から各プロセッサに対し実行プ
ログラムをダウンロードする方法が一般的にとられる。
ステムは、たとえば昭和61年10月、マグロウヒルブ
ック株式会社発行の「フォールトトレラントシステム」
(J.グレイ他著、渡辺榮一訳)に示されている。この
従来技術による耐故障コンピュータシステムは、複数の
プロセッサにより構成され、各プロセッサが別々の機能
を持ち、1つのプロセッサ上でソフトウェアプログラム
あるいはハードウェアの故障が発生した時にも、他のプ
ロセッサが障害プロセッサの機能を継続し、システムを
停止させないために用いられている。また、各プロセッ
サの実行プログラムのバージョンアップを行なう方法と
して、ダウンロード端末から各プロセッサに対し実行プ
ログラムをダウンロードする方法が一般的にとられる。
【0003】図3は、3つのプロセッサにより構成され
る従来の耐故障コンピュータシステムの一例を示すブロ
ック図である。プロセッサ2Aがプロセッサ1Aをプロ
テクトし、プロセッサ3Aがプロセッサ2Aをプロテク
トし、プロセッサ1Aがプロセッサ3Aをプロテクトす
る。プロセッサ1A中のメモリ11Aにはダウンロード
プログラム、予備プログラム、実行プログラムが格納さ
れる。プロセッサ障害検出回路12は、プロテクトすべ
きプロセッサ3Aから信号を入力し、プロセッサ3Aの
障害を検出した場合、CPU13Aに信号を出力する。
ダウンロードインタフェース部14は、ダウンロード端
末4からダウンロードプログラムを受信し、ダウンロー
ドプログラムをメモリ11Aのダウンロード領域に格納
する。また、ダウンロードインタフェース部14は、ダ
ウンロード完了を示す信号をCPU13Aに出力する。
CPU13Aは、メモリ11Aのダウンロード領域のプ
ログラムを実行プログラム領域にコピーし、以後実行プ
ログラムとしてその内容を実行する。また、CPU13
Aは、実行プログラムをCPUバスインタフェース部1
5、プロセッサバス5、CPUインタフェース部25を
介してプロセッサ2Aのメモリ21Aの予備プログラム
領域にコピーする。また、CPU13Aは、プロセッサ
2Aのプロセッサ障害検出回路22に定期的に信号を出
力する。プロセッサ2Aも同様にプロセッサ21Aとプ
ロセッサ障害検出回路22とCPU23Aとダウンロー
ドインタフェース部24とCPUバスインタフェース部
25で構成され、プロセッサ3Aも同様にプロセッサ3
1Aとプロセッサ障害検出回路32とCPU33Aとダ
ウンロードインタフェース部34とCPUバスインタフ
ェース部35で構成されている。
る従来の耐故障コンピュータシステムの一例を示すブロ
ック図である。プロセッサ2Aがプロセッサ1Aをプロ
テクトし、プロセッサ3Aがプロセッサ2Aをプロテク
トし、プロセッサ1Aがプロセッサ3Aをプロテクトす
る。プロセッサ1A中のメモリ11Aにはダウンロード
プログラム、予備プログラム、実行プログラムが格納さ
れる。プロセッサ障害検出回路12は、プロテクトすべ
きプロセッサ3Aから信号を入力し、プロセッサ3Aの
障害を検出した場合、CPU13Aに信号を出力する。
ダウンロードインタフェース部14は、ダウンロード端
末4からダウンロードプログラムを受信し、ダウンロー
ドプログラムをメモリ11Aのダウンロード領域に格納
する。また、ダウンロードインタフェース部14は、ダ
ウンロード完了を示す信号をCPU13Aに出力する。
CPU13Aは、メモリ11Aのダウンロード領域のプ
ログラムを実行プログラム領域にコピーし、以後実行プ
ログラムとしてその内容を実行する。また、CPU13
Aは、実行プログラムをCPUバスインタフェース部1
5、プロセッサバス5、CPUインタフェース部25を
介してプロセッサ2Aのメモリ21Aの予備プログラム
領域にコピーする。また、CPU13Aは、プロセッサ
2Aのプロセッサ障害検出回路22に定期的に信号を出
力する。プロセッサ2Aも同様にプロセッサ21Aとプ
ロセッサ障害検出回路22とCPU23Aとダウンロー
ドインタフェース部24とCPUバスインタフェース部
25で構成され、プロセッサ3Aも同様にプロセッサ3
1Aとプロセッサ障害検出回路32とCPU33Aとダ
ウンロードインタフェース部34とCPUバスインタフ
ェース部35で構成されている。
【0004】図4は、プロセッサ3A用のプログラムC
をダウンロードする動作と、プロセッサ3Aの障害時に
プロセッサ1Aがプロセッサ3Aをプロテクトする動作
を示すシーケンスチャートである。
をダウンロードする動作と、プロセッサ3Aの障害時に
プロセッサ1Aがプロセッサ3Aをプロテクトする動作
を示すシーケンスチャートである。
【0005】まず、プロセッサ3A用のプログラムCを
ダウンロードする動作を述べる。ダウンロード用端末4
がプロセッサ3A用のプログラムCをプロセッサ3Aに
ダウンロードする(ステップ13)。プロセッサ3Aの
ダウンロードインタフェース部34は、受信したプログ
ラムCをメモリ31Aのダウンロード領域に格納し、ダ
ウンロードを完了したことを示す信号CPU33Aに出
力する(ステップ14)。CPU33Aは、メモリ31
Aのダウンロード領域にあるプログラムCをメモリ31
Aの実行プログラム領域にコピーする(ステップ1
5)。次に、CPU33Aは、CPUバスインタフェー
ス部35、プロセッサバス5、CPUバスインタフェー
ス部15を介して、メモリ31Aの実行プログラム領域
にあるプログラムCをプロセッサ1Aのメモリ11Aの
予備プログラム領域にコピーする(ステップ16,1
7)。以後、CPU33Aは、メモリ31Aの実行プロ
グラム領域にあるプログラムCを実行する(ステップ1
8)。上記と同様の手順により、プロセッサ1A及びプ
ロセッサ2A用プログラムA,Bのダウンロードも行わ
れる。
ダウンロードする動作を述べる。ダウンロード用端末4
がプロセッサ3A用のプログラムCをプロセッサ3Aに
ダウンロードする(ステップ13)。プロセッサ3Aの
ダウンロードインタフェース部34は、受信したプログ
ラムCをメモリ31Aのダウンロード領域に格納し、ダ
ウンロードを完了したことを示す信号CPU33Aに出
力する(ステップ14)。CPU33Aは、メモリ31
Aのダウンロード領域にあるプログラムCをメモリ31
Aの実行プログラム領域にコピーする(ステップ1
5)。次に、CPU33Aは、CPUバスインタフェー
ス部35、プロセッサバス5、CPUバスインタフェー
ス部15を介して、メモリ31Aの実行プログラム領域
にあるプログラムCをプロセッサ1Aのメモリ11Aの
予備プログラム領域にコピーする(ステップ16,1
7)。以後、CPU33Aは、メモリ31Aの実行プロ
グラム領域にあるプログラムCを実行する(ステップ1
8)。上記と同様の手順により、プロセッサ1A及びプ
ロセッサ2A用プログラムA,Bのダウンロードも行わ
れる。
【0006】次に、プロセッサ3Aの障害時にプロセッ
サ1Aがプロセッサ3Aをプロテクトする動作を述べ
る。ここで、プロセッサ1Aは、上記と同様の手順によ
りプロセッサ1A用プログラムAをダウンロードされ、
CPU13Aがメモリ11Aの実行プログラム領域にあ
るプログラムAを実行しているものとする。プロセッサ
3Aに障害が無い場合、CPU33Aはプロセッサ1A
のプロセッサ障害検出回路12に対して定期的に信号を
送出している。プロセッサ3Aに障害が発生する(ステ
ップ19)と、CPU13Aから前記のプロセッサ1A
への信号送出が停止する(ステップ20)。プロセッサ
障害検出回路12が前記信号の入力断によりプロセッサ
3Aの障害を検出し、CPU13Aに信号を出力する。
このプロセッサ障害検出回路12は、一般の電子回路素
子を用いて種々の構成法を採用することができる。例え
ば、1991年3月、槙書店発行の「フォールトトレラ
ントシステムの設計と構成法」(当麻義弘他著)の15
9頁記載の「ウォッチドッグタイマ」である。この場
合、プロセッサ障害検出回路12は、タイマを定期的に
セットし、タイマが時間切れになる前に前記のCPU3
3Aからプロセッサ障害検出回路12への信号がタイマ
をリセットしなければプロセッサ3Aに障害が発生した
と判断する。CPU13Aは前記信号によりプロセッサ
3Aの障害発生を知ると、プログラムAの内容と平行し
てメモリ11A中の予備プログラム領域に格納されたプ
ログラムCを実行しプロセッサ3Aの機能を継続する
(ステップ21)。上記と同様の手順により、プロセッ
サ2Aがプロセッサ1Aをプロテクトし、プロセッサ3
Aがプロセッサ2Aをプロテクトする。
サ1Aがプロセッサ3Aをプロテクトする動作を述べ
る。ここで、プロセッサ1Aは、上記と同様の手順によ
りプロセッサ1A用プログラムAをダウンロードされ、
CPU13Aがメモリ11Aの実行プログラム領域にあ
るプログラムAを実行しているものとする。プロセッサ
3Aに障害が無い場合、CPU33Aはプロセッサ1A
のプロセッサ障害検出回路12に対して定期的に信号を
送出している。プロセッサ3Aに障害が発生する(ステ
ップ19)と、CPU13Aから前記のプロセッサ1A
への信号送出が停止する(ステップ20)。プロセッサ
障害検出回路12が前記信号の入力断によりプロセッサ
3Aの障害を検出し、CPU13Aに信号を出力する。
このプロセッサ障害検出回路12は、一般の電子回路素
子を用いて種々の構成法を採用することができる。例え
ば、1991年3月、槙書店発行の「フォールトトレラ
ントシステムの設計と構成法」(当麻義弘他著)の15
9頁記載の「ウォッチドッグタイマ」である。この場
合、プロセッサ障害検出回路12は、タイマを定期的に
セットし、タイマが時間切れになる前に前記のCPU3
3Aからプロセッサ障害検出回路12への信号がタイマ
をリセットしなければプロセッサ3Aに障害が発生した
と判断する。CPU13Aは前記信号によりプロセッサ
3Aの障害発生を知ると、プログラムAの内容と平行し
てメモリ11A中の予備プログラム領域に格納されたプ
ログラムCを実行しプロセッサ3Aの機能を継続する
(ステップ21)。上記と同様の手順により、プロセッ
サ2Aがプロセッサ1Aをプロテクトし、プロセッサ3
Aがプロセッサ2Aをプロテクトする。
【0007】
【発明が解決しようとする課題】上述した従来の耐故障
コンピュータシステムは、プロテクトすべきプロセッサ
に障害が発生した場合に障害プロセッサの機能を継続す
るための予備プログラムをメモリの予備プログラム領域
に格納し、プログラムのバージョンアップのためダウン
ロード端末から受信したダウンロードプログラムをメモ
リのダウンロード領域に格納していたので、メモリのプ
ログラム格納領域として実行プログラム領域、ダウンロ
ード領域、予備プログラム領域の3つの領域が必要とな
り、メモリサイズが大きく、コストが高くなるという欠
点があった。
コンピュータシステムは、プロテクトすべきプロセッサ
に障害が発生した場合に障害プロセッサの機能を継続す
るための予備プログラムをメモリの予備プログラム領域
に格納し、プログラムのバージョンアップのためダウン
ロード端末から受信したダウンロードプログラムをメモ
リのダウンロード領域に格納していたので、メモリのプ
ログラム格納領域として実行プログラム領域、ダウンロ
ード領域、予備プログラム領域の3つの領域が必要とな
り、メモリサイズが大きく、コストが高くなるという欠
点があった。
【0008】本発明の目的は、メモリサイズが小さい、
したがってコストが安くて済む耐故障コンピュータシス
テムを提供することにある。
したがってコストが安くて済む耐故障コンピュータシス
テムを提供することにある。
【0009】
【課題を解決するための手段】本発明の耐故障コンピュ
ータシステムは、第i(i=1〜n)のプロセッサは、
ダウンロード端末から第(i−1)の(ただし、i=1
の場合、第n)のプロセッサ用のプログラムを受信する
ダウンロードインタフェース手段と、ダウンロード領域
と実行プログラム領域を含むメモリと、第(i−1)の
(ただし、i=1の場合、第n)のプロセッサの障害を
検出するプロセッサ障害検出手段と、全てのプロセッサ
を接続するプロセッサバスと接続されてプロセッサ間の
データの送受信を行なうプロセッサバスインタフェース
手段と、前記ダウンロードインタフェース手段が前記ダ
ウンロード端末から受信したプログラムを前記ダウンロ
ード領域に格納し、該プログラムの格納が終了すると、
第(i−1)の(ただし、i=1の場合、第n)のプロ
セッサにその旨を通知し、該通知を第(i+1)の(た
だし、i=nの場合、第1の)プロセッサから受信する
と、第(i+1)の(ただし、i=nの場合、第1の)
プロセッサの前記ダウンロード領域に格納されているプ
ログラムを前記メモリの実行プログラム領域にコピー
し、以後該プログラムを実行し、第(i−1)の(ただ
し、i=1の場合、第n)のプロセッサの障害が前記プ
ロセッサ障害検出手段で検出されると、前記メモリのダ
ウンロード領域に格納されている第(i−1)の(ただ
し、i=1の場合、第n)のプロセッサのプログラムを
も実行するCPUを含む。
ータシステムは、第i(i=1〜n)のプロセッサは、
ダウンロード端末から第(i−1)の(ただし、i=1
の場合、第n)のプロセッサ用のプログラムを受信する
ダウンロードインタフェース手段と、ダウンロード領域
と実行プログラム領域を含むメモリと、第(i−1)の
(ただし、i=1の場合、第n)のプロセッサの障害を
検出するプロセッサ障害検出手段と、全てのプロセッサ
を接続するプロセッサバスと接続されてプロセッサ間の
データの送受信を行なうプロセッサバスインタフェース
手段と、前記ダウンロードインタフェース手段が前記ダ
ウンロード端末から受信したプログラムを前記ダウンロ
ード領域に格納し、該プログラムの格納が終了すると、
第(i−1)の(ただし、i=1の場合、第n)のプロ
セッサにその旨を通知し、該通知を第(i+1)の(た
だし、i=nの場合、第1の)プロセッサから受信する
と、第(i+1)の(ただし、i=nの場合、第1の)
プロセッサの前記ダウンロード領域に格納されているプ
ログラムを前記メモリの実行プログラム領域にコピー
し、以後該プログラムを実行し、第(i−1)の(ただ
し、i=1の場合、第n)のプロセッサの障害が前記プ
ロセッサ障害検出手段で検出されると、前記メモリのダ
ウンロード領域に格納されている第(i−1)の(ただ
し、i=1の場合、第n)のプロセッサのプログラムを
も実行するCPUを含む。
【0010】
【作用】本発明では、各プロセッサのメモリはダウンロ
ード領域と実行プログラム領域を含んでいる。
ード領域と実行プログラム領域を含んでいる。
【0011】各プロセッサの実行プログラムは、該プロ
セッサをプロテクトするプロセッサのダウンロード領域
に格納された後、該プロセッサの実行プログラム領域に
コピーされ、該プロセッサにより実行される。あるプロ
セッサに障害が発生すると、該プロセッサをプロテクト
するプロセッサのダウンロード領域には該プロセッサの
実行プログラムが既に格納されているので、該実行プロ
グラムも実行され、障害プロセッサの機能が継続され
る。
セッサをプロテクトするプロセッサのダウンロード領域
に格納された後、該プロセッサの実行プログラム領域に
コピーされ、該プロセッサにより実行される。あるプロ
セッサに障害が発生すると、該プロセッサをプロテクト
するプロセッサのダウンロード領域には該プロセッサの
実行プログラムが既に格納されているので、該実行プロ
グラムも実行され、障害プロセッサの機能が継続され
る。
【0012】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0013】図1は本発明の一実施例の耐故障コンピュ
ータシステムのブロック図である。
ータシステムのブロック図である。
【0014】本実施例は3つのプロセッサで構成された
耐故障コンピュータシステムで、図3の従来の耐故障コ
ンピュータシステムとはメモリ11A,21A,31A
の構成およびCPU13A,CPU23A,CPU33
Aの制御が異なっている。すなわち、メモリ11A,2
1A,31Aはいずれもダウンロードプログラム、実行
プログラムがそれぞれ格納されるダウンロード領域と実
行プログラム領域からなっている。
耐故障コンピュータシステムで、図3の従来の耐故障コ
ンピュータシステムとはメモリ11A,21A,31A
の構成およびCPU13A,CPU23A,CPU33
Aの制御が異なっている。すなわち、メモリ11A,2
1A,31Aはいずれもダウンロードプログラム、実行
プログラムがそれぞれ格納されるダウンロード領域と実
行プログラム領域からなっている。
【0015】図2は、プロセッサ1が実行プログラムを
メモリ11Aに格納し実行する動作と、プロセッサ3用
のプログラムをダウンロードする動作と、プロセッサ3
の障害時にプロセッサ1がプロセッサ3をプロテクトす
る動作を示すシーケンスチャートである。
メモリ11Aに格納し実行する動作と、プロセッサ3用
のプログラムをダウンロードする動作と、プロセッサ3
の障害時にプロセッサ1がプロセッサ3をプロテクトす
る動作を示すシーケンスチャートである。
【0016】まず、プロセッサ1が実行プログラムAを
メモリ11に格納し実行する動作を述べる。後述のプロ
セッサ3用の実行プログラムCのダウンロードと同様の
手順により、プロセッサ1用の実行プログラムAがプロ
セッサ2にダウンロードされると、プロセッサ2はプロ
セッサ1にダウンロードの完了を通知する。プロセッサ
1は、ダウンロードが完了したことを知る(ステップ
1)と、後述のプロセッサ3がプロセッサ1からプログ
ラムをコピーするのと同様の手順により、プログラムA
をプロセッサ2のメモリ21のダウンロード領域からメ
モリ11の実行プログラム領域にコピーし、以後プログ
ラムAを実行する(ステップ2,3)。上記と同様の手
順により、プロセッサ2及びプロセッサ3も実行プログ
ラムB,Cをメモリ21,31に格納し実行する。
メモリ11に格納し実行する動作を述べる。後述のプロ
セッサ3用の実行プログラムCのダウンロードと同様の
手順により、プロセッサ1用の実行プログラムAがプロ
セッサ2にダウンロードされると、プロセッサ2はプロ
セッサ1にダウンロードの完了を通知する。プロセッサ
1は、ダウンロードが完了したことを知る(ステップ
1)と、後述のプロセッサ3がプロセッサ1からプログ
ラムをコピーするのと同様の手順により、プログラムA
をプロセッサ2のメモリ21のダウンロード領域からメ
モリ11の実行プログラム領域にコピーし、以後プログ
ラムAを実行する(ステップ2,3)。上記と同様の手
順により、プロセッサ2及びプロセッサ3も実行プログ
ラムB,Cをメモリ21,31に格納し実行する。
【0017】次に、プロセッサ3用のプログラムCをダ
ウンロードする動作を述べる。ダウンロード用端末4が
プロセッサ3用のプログラムCをプロセッサ1にダウン
ロードする(ステップ4)。プロセッサ1中のダウンロ
ードインタフェース部14は、受信したプログラムCを
メモリ11のダウンロード領域に格納し、ダウンロード
が完了したことを示す信号をCPU13に出力する(ス
テップ5)。CPU13は、CPUインタフェース部1
5、プロセッサバス5、CPUインタフェース部35を
介して、プロセッサ3中のCPU33にダウンロードの
完了を通知する(ステップ6)。CPU33は、ダウン
ロードの完了を知ると(ステップ7)、CPUバスイン
タフェース部35、プロセッサバス5、CPUバスイン
タフェース部15を介してメモリ11のダウンロード領
域にあるプログラムeをメモリ31の実行プログラム領
域にコピーし、以後、プログラムCの内容を実行する
(ステップ8,9)。上記と同様の手順により、プロセ
ッサ1及びプロセッサ2用プログラムA、Bのダウンロ
ードも行われる。
ウンロードする動作を述べる。ダウンロード用端末4が
プロセッサ3用のプログラムCをプロセッサ1にダウン
ロードする(ステップ4)。プロセッサ1中のダウンロ
ードインタフェース部14は、受信したプログラムCを
メモリ11のダウンロード領域に格納し、ダウンロード
が完了したことを示す信号をCPU13に出力する(ス
テップ5)。CPU13は、CPUインタフェース部1
5、プロセッサバス5、CPUインタフェース部35を
介して、プロセッサ3中のCPU33にダウンロードの
完了を通知する(ステップ6)。CPU33は、ダウン
ロードの完了を知ると(ステップ7)、CPUバスイン
タフェース部35、プロセッサバス5、CPUバスイン
タフェース部15を介してメモリ11のダウンロード領
域にあるプログラムeをメモリ31の実行プログラム領
域にコピーし、以後、プログラムCの内容を実行する
(ステップ8,9)。上記と同様の手順により、プロセ
ッサ1及びプロセッサ2用プログラムA、Bのダウンロ
ードも行われる。
【0018】次に、プロセッサ3の障害時にプロセッサ
1がプロセッサ3をプロテクトする動作を述べる。プロ
セッサ3に障害が無い場合、CPU33はプロセッサ1
のプロセッサ障害検出回路12に対して定期的に信号を
送出している。プロセッサ3に障害が発生する(ステッ
プ10)と、CPU33から前記のプロセッサ1への信
号送出が停止する(ステップ11)。プロセッサ障害検
出回路12が前記信号の入力断によりプロセッサ3の障
害を検出し、CPU13に信号を出力する。このプロセ
ッサ障害検出回路12は、一般の電子回路素子を用いて
種々の構成法を採用することができる。例えば、199
1年3月、槙書店発行の「フォールトトレラントシステ
ムの設計と構成法」(当麻義弘他著)の159頁記載の
「ウォッチドッグタイマ」である。この場合、プロセッ
サ障害検出回路12は、タイマを定期的にセットし、タ
イマが時間切れになる前に前記のCPU33からプロセ
ッサ障害検出回路12への信号がタイマをリセットしな
ければプロセッサ3に障害が発生したと判断する。CP
U13は前記信号によりプロセッサ3の障害発生を知る
と、プログラムAの内容と平行してメモリ11中のダウ
ンロード領域に格納されたプログラムCを実行しプロセ
ッサ3の機能を継続する(ステップ12)。上記と同様
の手順により、プロセッサ2がプロセッサ1をプロテク
トし、プロセッサ3がプロセッサ2をプロテクトする。
1がプロセッサ3をプロテクトする動作を述べる。プロ
セッサ3に障害が無い場合、CPU33はプロセッサ1
のプロセッサ障害検出回路12に対して定期的に信号を
送出している。プロセッサ3に障害が発生する(ステッ
プ10)と、CPU33から前記のプロセッサ1への信
号送出が停止する(ステップ11)。プロセッサ障害検
出回路12が前記信号の入力断によりプロセッサ3の障
害を検出し、CPU13に信号を出力する。このプロセ
ッサ障害検出回路12は、一般の電子回路素子を用いて
種々の構成法を採用することができる。例えば、199
1年3月、槙書店発行の「フォールトトレラントシステ
ムの設計と構成法」(当麻義弘他著)の159頁記載の
「ウォッチドッグタイマ」である。この場合、プロセッ
サ障害検出回路12は、タイマを定期的にセットし、タ
イマが時間切れになる前に前記のCPU33からプロセ
ッサ障害検出回路12への信号がタイマをリセットしな
ければプロセッサ3に障害が発生したと判断する。CP
U13は前記信号によりプロセッサ3の障害発生を知る
と、プログラムAの内容と平行してメモリ11中のダウ
ンロード領域に格納されたプログラムCを実行しプロセ
ッサ3の機能を継続する(ステップ12)。上記と同様
の手順により、プロセッサ2がプロセッサ1をプロテク
トし、プロセッサ3がプロセッサ2をプロテクトする。
【0019】本実施例は、本発明を3つのプロセッサに
よる耐故障コンピュータシステムに適用した例である
が、本発明は、2以上の任意の数のプロセッサによる耐
故障コンピュータシステムの場合にも同様に適用可能で
ある。
よる耐故障コンピュータシステムに適用した例である
が、本発明は、2以上の任意の数のプロセッサによる耐
故障コンピュータシステムの場合にも同様に適用可能で
ある。
【0020】
【発明の効果】以上説明したように、本発明は、各プロ
セッサの実行プログラムを、該プロセッサをプロテクト
するプロセッサのダウンロード領域に格納した後、該プ
ロセッサの実行プログラム領域にコピーすることによ
り、実行プログラム領域とダウンロードプログラム領域
の2つの領域のみで従来と同じ機能を実現できるので、
プロセッサに必要なメモリのサイズを小さくすることが
でき、プロセッサのコストを安くできるという効果を有
する。
セッサの実行プログラムを、該プロセッサをプロテクト
するプロセッサのダウンロード領域に格納した後、該プ
ロセッサの実行プログラム領域にコピーすることによ
り、実行プログラム領域とダウンロードプログラム領域
の2つの領域のみで従来と同じ機能を実現できるので、
プロセッサに必要なメモリのサイズを小さくすることが
でき、プロセッサのコストを安くできるという効果を有
する。
【図1】本発明の一実施例の耐故障コンピュータシステ
ムのブロック図である。
ムのブロック図である。
【図2】図1の耐故障コンピュータシステムにおいて、
プロセッサ1が実行プログラムAをメモリ11に格納し
実行する動作と、プロセッサ3用の実行プログラムCを
ダウンロードする動作と、プロセッサ3の障害時にプロ
セッサ1がプロセッサ3をプロテクトする動作を示すシ
ーケンスチャートである。
プロセッサ1が実行プログラムAをメモリ11に格納し
実行する動作と、プロセッサ3用の実行プログラムCを
ダウンロードする動作と、プロセッサ3の障害時にプロ
セッサ1がプロセッサ3をプロテクトする動作を示すシ
ーケンスチャートである。
【図3】耐故障コンピュータシステムの従来例のブロッ
ク図である。
ク図である。
【図4】図3の耐故障コンピュータシステムにおいて、
プロセッサ3用のプログラムCをダウンロードする動作
と、プロセッサ3の障害時にプロセッサ1がプロセッサ
3をプロテクトする動作を示すシーケンスチャートであ
る。
プロセッサ3用のプログラムCをダウンロードする動作
と、プロセッサ3の障害時にプロセッサ1がプロセッサ
3をプロテクトする動作を示すシーケンスチャートであ
る。
1,2,3 プロセッサ 4 ダウンロード端末 5 プロセッサバス 11,21,31 メモリ 12,22,32 プロセッサ障害検出回路 13,23,33 CPU 14,24,34 ダウンロードインタフェース部 15,25,35 CPUバスインタフェース部
Claims (2)
- 【請求項1】 第1,第2,・・・,第n(n≧2)の
プロセッサから構成され、第i(i=1〜n−1)のプ
ロセッサの障害時、第(i+1)のプロセッサが第iの
プロセッサの機能を継続し、第nのプロセッサの障害
時、第1のプロセッサが第nのプロセッサの機能を継続
する耐故障コンピュータシステムであって、 第i(i=1〜n)のプロセッサは、ダウンロード端末
から第(i−1)の(ただし、i=1の場合、第n)の
プロセッサ用のプログラムを受信するダウンロードイン
タフェース手段と、ダウンロード領域と実行プログラム
領域を含むメモリと、第(i−1)の(ただし、i=1
の場合、第n)のプロセッサの障害を検出するプロセッ
サ障害検出手段と、全てのプロセッサを接続するプロセ
ッサバスと接続されてプロセッサ間のデータの送受信を
行なうプロセッサバスインタフェース手段と、前記ダウ
ンロードインタフェース手段が前記ダウンロード端末か
ら受信したプログラムを前記ダウンロード領域に格納
し、該プログラムの格納が終了すると、第(i−1)の
(ただし、i=1の場合、第n)のプロセッサにその旨
を通知し、該通知を第(i+1)の(ただし、i=nの
場合、第1の)プロセッサから受信すると、第(i+
1)の(ただし、i=nの場合、第1の)プロセッサの
前記ダウンロード領域に格納されているプログラムを前
記メモリの実行プログラム領域にコピーし、以後該プロ
グラムを実行し、第(i−1)の(ただし、i=1の場
合、第n)のプロセッサの障害が前記プロセッサ障害検
出手段で検出されると、前記メモリのダウンロード領域
に格納されている第(i−1)の(ただし、i=1の場
合、第n)のプロセッサのプログラムをも実行するCP
Uを含む耐故障コンピュータシステム。 - 【請求項2】 第i(i=1〜n)のプロセッサのCP
Uは、該プロセッサに障害が無い場合、第(i+1)の
(ただし、i=nの場合、第1の)プロセッサのプロセ
ッサ障害検出手段に定期的に信号を送出し、該プロセッ
サ障害検出手段は該信号の入力断により第iの(ただ
し、i=nの場合、第1の)プロセッサの障害を検出す
る、請求項1記載の耐故障コンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6088687A JP2626545B2 (ja) | 1994-04-26 | 1994-04-26 | 耐故障コンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6088687A JP2626545B2 (ja) | 1994-04-26 | 1994-04-26 | 耐故障コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07295847A JPH07295847A (ja) | 1995-11-10 |
JP2626545B2 true JP2626545B2 (ja) | 1997-07-02 |
Family
ID=13949757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6088687A Expired - Lifetime JP2626545B2 (ja) | 1994-04-26 | 1994-04-26 | 耐故障コンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2626545B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011065528A (ja) * | 2009-09-18 | 2011-03-31 | Toyota Motor Corp | マルチプロセッサシステム |
-
1994
- 1994-04-26 JP JP6088687A patent/JP2626545B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07295847A (ja) | 1995-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5621885A (en) | System and method for providing a fault tolerant computer program runtime support environment | |
US5440726A (en) | Progressive retry method and apparatus having reusable software modules for software failure recovery in multi-process message-passing applications | |
US5530802A (en) | Input sequence reordering method for software failure recovery | |
US7237140B2 (en) | Fault tolerant multi-node computing system for parallel-running a program under different environments | |
US5590277A (en) | Progressive retry method and apparatus for software failure recovery in multi-process message-passing applications | |
US5802267A (en) | Method for checkpointing in computer system under distributed processing environment | |
EP1116115B1 (en) | Protocol for replicated servers | |
US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
EP0687975B1 (en) | Method and system for downloading data to network nodes | |
CA2339783A1 (en) | Fault tolerant computer system | |
JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
US20030105988A1 (en) | Rolling software upgrades for fault tolerant systems | |
US6275930B1 (en) | Method, computer, and article of manufacturing for fault tolerant booting | |
KR101063720B1 (ko) | 피어 프로그램 가능 하드웨어 장치에 대한 자동화 펌웨어 복구 | |
CA2058933C (en) | Reset method when adaptor module is faulty and computer system executing same | |
JP2626545B2 (ja) | 耐故障コンピュータシステム | |
JP4269362B2 (ja) | コンピュータシステム | |
WO2023030013A1 (zh) | 一种数据处理方法及装置 | |
EP0655686B1 (en) | Retry control method and device for control processor | |
KR0152240B1 (ko) | 메모리 데이타 불일치 검출 및 복구 방법 | |
US7890798B1 (en) | Computer cluster with second-node instance of application having access to state snapshot of first-node instance of application | |
JPH07219796A (ja) | 情報処理装置 | |
AU669410B2 (en) | Error recovery mechanism for software visible registers in computer systems | |
JP2000163276A (ja) | ネットワークワイド予備方式 | |
JPH04252339A (ja) | 故障処理装置の切り離し処理方式 |