JP2624144B2 - Test board - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は集積回路（ＩＣ）テスト
に装着されるテストボードに係わり、特にＩＣ記憶装置
（以下、単にメモリと称す）の電気的測定に用いる被測
定用メモリが搭載されるソケットボードを改良したテス
トボードに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test board to be mounted on an integrated circuit (IC) test, and more particularly to a test board having a memory to be measured used for electrical measurement of an IC storage device (hereinafter simply referred to as a memory). The present invention relates to a test board having an improved socket board.

【０００２】[0002]

【従来の技術】この種の従来のテストボードは、例え
ば、ミナトエレクトロニクス会社製のメモリテスタ、モ
デル９６００に搭載されている。同製品の操作説明書で
は具体的には記載されていないが、このテストボードの
概略の構成の立面図を示した図６を参照すると、同図記
載のテストボードは、被測定用ＩＣをメモリテスタに供
給し、テスト結果に基づきそのＩＣを分類、収納するハ
ンドラーと結合するとともに、被測定用ＩＣの電気的特
性を測定するためにこのＩＣに接触し、ＩＣテスタとの
間の電気的インタフェイスを行なうハンドラコンタクタ
１と、このハンドラコンタクタ１用のソケットピン２
と、ハンドラコンタクタ１を実装するソケットボード３
と、被測定用ＩＣに供給する電源、タイミングジェネレ
ータ出力、パターンジェネレータ出力、および被測定用
ＩＣ出力を測定部に取り込むための入力部からなり、テ
ストボードを搭載し評価を行なうテストヘッド内のイン
タフェイス用入出力ピンが搭載されたピンカードとの電
気的接続をとるテストマザーボード７とを備える。2. Description of the Related Art A conventional test board of this type is mounted, for example, on a memory tester model 9600 manufactured by Minato Electronics Company. Although not specifically described in the operation manual of the product, referring to FIG. 6 which shows an elevation view of the schematic configuration of the test board, the test board described in FIG. The IC is supplied to a memory tester, and is connected to a handler that classifies and stores the IC based on the test result. A handler contactor 1 for performing an interface, and a socket pin 2 for the handler contactor 1
And a socket board 3 on which the handler contactor 1 is mounted.
And an input unit for taking in the power to be supplied to the IC to be measured, the output of the timing generator, the output of the pattern generator, and the output of the IC to be measured into the measuring unit. A test motherboard 7 for making electrical connection with a pin card on which face input / output pins are mounted.

【０００３】このテストマザーボート７とソケットボー
ド３とは、同軸線８で接続されている。また、ソケット
ボード３は通常は両面プリント基板が使用されており、
このプリント基板の接続ピン間を配線する導体パターン
配線（プリント基板配線）は、単に同軸線８の接続端と
ハンドラコンタクト１用のソケットピン２とを電気的に
接続する機能、すなわち、同軸線８の接続場所の提供と
いう機能のみをもってるにすぎなかった。このようなテ
ストボードでは、同じテストマザーボード７およびソケ
ットボード３を使用する場合、すなわち、同じＩＣテス
タおよび同じハンドラの組み合せで使用する場合でも、
測定するＩＣのパッケージが異なるために、入出力ピン
の配置場所が物理的に異なる場合、あるいはパッケージ
は同じでも電源あるいはグランドピンの割り付が異なる
場合等は、新たにテストボード全体を制作し直す必要が
あった。[0003] The test motherboard 7 and the socket board 3 are connected by a coaxial line 8. Also, the socket board 3 is usually a double-sided printed board,
The conductor pattern wiring (printed circuit board wiring) for wiring between the connection pins of the printed circuit board simply serves to electrically connect the connection end of the coaxial line 8 to the socket pin 2 for the handler contact 1, that is, the coaxial line 8 It only had the function of providing a connection place. In such a test board, even when using the same test motherboard 7 and socket board 3, that is, when using the same IC tester and the same handler in combination,
If the locations of input / output pins are physically different due to different IC packages to be measured, or if the power supply or ground pins are assigned differently even though the packages are the same, re-create the entire test board. Needed.

【０００４】このようなテストボードは、特に１回の試
験で２個以上の被測定用ＩＣを測定する最近の多数個並
列メモリテスタ用の場合、大きく、重く、そして高価に
なってしまうという欠点が有った。Such a test board is disadvantageous in that it is large, heavy and expensive, especially for a recent multi-parallel memory tester which measures two or more ICs under test in one test. There was.

【０００５】又、このような欠点を改善するため、テス
トマザーボード７部分とソケットボード３部分とを分離
可能な構造としたテストボードも従来技術として存在す
る。[0005] Further, in order to improve such a drawback, there is a conventional test board having a structure in which a test motherboard 7 and a socket board 3 can be separated.

【０００６】この従来のテストボードは、例えば、テス
トマザーボード７の上にコネクタ保持板１７を設け、テ
ストマザーボード７の同軸線８による配線はこのコネク
タ保持板１７までとする。そしてソケットボード３に
は、テストマザーボード７の上のコネクタ保持板１７に
装着されたコネクタ５と組み合わされるコネクタ４を装
備し、コネクタ４とハンドラコンタクタ用ソケットピン
２とは、対応するパッケージあるいはピン機能の割り付
けに応じたプリント基板配線により電気的に接続されて
いる。In this conventional test board, for example, a connector holding plate 17 is provided on a test motherboard 7, and the wiring of the test motherboard 7 by the coaxial line 8 extends to the connector holding plate 17. The socket board 3 is provided with a connector 4 to be combined with the connector 5 mounted on the connector holding plate 17 on the test motherboard 7. The connector 4 and the socket pins 2 for the handler contactor correspond to the corresponding package or pin function. Are electrically connected by a printed circuit board wiring according to the assignment.

【０００７】このようなテストボードは、ソケットボー
ド３およびコネクタ保持板１７の両ボードがコネクタ４
および５部分で分離可能なため、上述した従来例の欠点
への対応が可能となった。すなわち測定するＩＣのパッ
ケージが異なるために、ピンの配置場所が物理的に異な
る場合、あるいは、パッケージは同じでも電源およびグ
ランドピンの割り付けが異なる場合でも、対応するソケ
ットボード３のみを交換することによってそれぞれ対処
できる。しかしながら、ソケットボード３の構造は基本
的には上述した図６の例と同様であり、同軸線８の接続
場所がコネクタ保持板１７のコネクタ取付け場所に変わ
ったに過ぎない。[0007] In such a test board, both the socket board 3 and the connector holding plate 17 are connected to the connector 4.
And the five parts can be separated, so that it is possible to cope with the above-mentioned disadvantages of the conventional example. In other words, even if the pin locations are physically different due to different IC packages to be measured, or even if the package is the same but the power supply and ground pin assignments are different, only the corresponding socket board 3 is replaced. We can deal with each. However, the structure of the socket board 3 is basically the same as the example of FIG. 6 described above, and the connection place of the coaxial line 8 is merely changed to the place where the connector is attached to the connector holding plate 17.

【０００８】[0008]

【発明が解決しようとする課題】多数個並列メモリテス
タ用テストボードについて検討する。例えば、データ幅
が４ビット以内のメモリＩＣであれば６４個、すなわち
１テスト当たり３２個測定が可能なテスタの場合、デー
タ幅が８ビットのＩＣでは通常は半分の１６個が並列測
定数となる。このように並列測定数まで異なる場合、前
述した従来の構造のテストボードでは、テストマザーボ
ード部分を共用することが出来ない。すなわち、テスト
ボードの配線の種類は、データピン用の入出力配線、ア
ドレスとクロック用のドライバ配線、および電源とクラ
ンド用配線に分けられる。Consider a test board for a multi-parallel memory tester. For example, in the case of a memory IC having a data width of 4 bits or less, a tester capable of measuring 64 ICs, that is, 32 ICs per test. Become. When the number of parallel measurements differs as described above, the test motherboard portion cannot be shared with the test board having the conventional structure described above. That is, the types of wiring on the test board are divided into input / output wiring for data pins, driver wiring for addresses and clocks, and wiring for power supplies and grounds.

【０００９】一つのＩＣを測定するためには、これらの
配線を必要な数だけＩＣ（ＩＣソケット）まで接続して
やらなければならない。In order to measure one IC, it is necessary to connect a necessary number of these wirings to an IC (IC socket).

【００１０】ここで、データ幅４ビットのＩＣを３２個
測定する場合と、データ幅８ビットのＩＣを１６個測定
する場合とでは、上記配線種類のうち、必要な入出力配
線の総数は４×３２＝８×１６＝１２８本で同一である
が、ソケットボード上の有効なＩＣソケットの位置が異
なるために、テストマザーボード上のコネクタ部への配
線状態を変える必要がある。したがって、テストボード
は共用不可という課題が生じる。Here, in the case of measuring 32 ICs having a data width of 4 bits and the case of measuring 16 ICs having a data width of 8 bits, the total number of necessary input / output wirings among the above-mentioned wiring types is 4 × 32 = 8 × 16 = 128, which is the same, but since the valid IC socket positions on the socket board are different, it is necessary to change the wiring state to the connector on the test motherboard. Therefore, there is a problem that the test board cannot be shared.

【００１１】本発明の目的は、上述した従来の欠点に鑑
みなされたものであり、被測定用ＩＣのパッケージが異
なる場合、あるいはパッケージが同じでも入出力ピン機
能の割り付けが異なる場合、さらに並列測定数および測
定モードが異なるＩＣの間で、テストボードの主要部分
を共用化することが可能なテストボードを提供すること
にある。SUMMARY OF THE INVENTION An object of the present invention has been made in view of the above-mentioned drawbacks of the related art. When the package of the IC to be measured is different, or when the assignment of the input / output pin function is different even if the package is the same, the parallel measurement is performed. An object of the present invention is to provide a test board capable of sharing a main part of the test board between ICs having different numbers and measurement modes.

【００１２】[0012]

【課題を解決するための手段】本発明のテストボード
は、メモリテスタのテストヘッド内のピンカードに電気
的に接続されるマザーボードと、第１のコネクタ対が配
設された中継ボードと、一方の板面側に前記第１のコネ
クタ対と嵌合する第２のコネクタ対が配設され他方の板
面側には第１のハンドラコネクタが配設されたソケット
ボード複数個とを備え、前記ハンドラコネクタに被測定
用集積回路が搭載され、１つの前記テストヘッドで所定
の接続ピン数を有する前記被測定用集積回路を複数個並
行して測定する並列測定時に、これら複数個の前記被測
定用集積回路が前記所定の接続ピン数が異なる品種を含
むときは前記マザーボードと前記ソケットボードとを交
換して使用するテストボードにおいて、前記第１のハン
ドラコネクタの接続ピン群に対応する前記第２のコネク
タの接続ピン群が導体パターン配線手段によりそれぞれ
接続され、この導体パターン配線手段が適用された前記
ソケットボードには、前記被測定用集積回路が前記所定
の接続ピン数を有する品種のときは複数個搭載され、前
記接続ピン数が前記所定の接続ピン数よりも多い品種の
ときは前記複数個の半数が搭載され、前記接続ピン数が
前記所定接続ピン数よりも少ない品種のときは前記複数
個搭載されることにより、前記所定の接続ピン数が異な
る品種の場合でも前記ソケットボードを共用し、かつ前
記マザーボードを交換することなく前記並列測定ができ
るように構成されることを特徴とする。According to the present invention, there is provided a test board comprising: a motherboard electrically connected to a pin card in a test head of a memory tester; and a relay board provided with a first connector pair. A second connector pair fitted with the first connector pair is disposed on the plate surface side, and a plurality of socket boards on which the first handler connector is disposed on the other plate surface side; When a plurality of integrated circuits to be measured are mounted on the handler connector and a plurality of integrated circuits to be measured having a predetermined number of connection pins are measured in parallel by one test head, the plurality of integrated circuits to be measured are measured in parallel. The first handler connector is connected to a test board used by replacing the motherboard with the socket board when the integrated circuit for use includes a product having a different number of the predetermined connection pins. Connection pin group of the second connector corresponding to the emission unit are respectively connected by a conductor pattern wiring means, the said socket board the conductor pattern wiring means is applied, the measured integrated circuit of the predetermined In the case of a type having the number of connection pins, a plurality of the connection pins are mounted, and in the case of the type in which the number of the connection pins is larger than the predetermined number of the connection pins, a half of the plurality is mounted, and When the type is smaller than the number, the plurality is mounted, so that even when the type is different in the predetermined number of connection pins, the socket board is shared, and the parallel measurement can be performed without replacing the motherboard. It is characterized by being constituted.

【００１３】また、前記導体パターン配線手段は、前記
第１のハンドラコネクタおよびこの第１のハンドラコネ
クタに対応する前記第２のコネクタ対と、第２のハンド
ラコネクタおよびこの第２のハンドラコネクタに対応す
る第３のコネクタ対とが前記ソケットボード上に配置さ
れ、前記第１のハンドラコネクタは対応する前記第２の
コネクタ対よりも所定本数だけ多い前記接続ピンを有
し、この所定本数の前記接続ピンが、他方の前記第２の
ハンドラコネクタの前記接続ピンか、または第２のハン
ドラコネクタの前記接続ピンごとに対応している前記第
３のコネクタ対の前記接続ピンのどちらか一方の前記接
続ピンに、前記所定本数に応じて前記導体パターンによ
りそれぞれ接続されるように構成される。Further, the conductor pattern wiring means, the said second connector pair corresponding to the first handler connector and the first handler connector, the second Handorakoneku data Contact whistle second Handorakoneku And a third connector pair corresponding to the second connector pair is disposed on the socket board, and the first handler connector has a predetermined number of the connection pins larger than the corresponding second connector pair, and The connection pin of the other second handler connector or the second handle
For each of the connecting pins Dora connector on either of said connecting pins of said connecting pins of said third connector pairs correspond, is adapted to be connected respectively by the conductor pattern according to the predetermined number You.

【００１４】[0014]

【実施例】次に本発明について、図面を参照して説明す
る。実際のテストボードはハンドラと接続して使用する
ため、高低温測定用の断熱材、あるいはハンドラ測定部
との接続機構等とを備えるが、本発明の趣旨には影響し
ないので説明図中から省略してある。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. Since the actual test board is used in connection with the handler, the test board is provided with a heat insulating material for high / low temperature measurement or a connection mechanism with the handler measurement unit, but is omitted from the illustration because it does not affect the gist of the present invention. I have.

【００１５】図１は本発明の第１の実施例のテストボー
ド立面図である。図１を参照すると、テストマザーボー
ド７と中継ボード６は所要のインピーダンスおよび信号
伝播速度を有した同軸線８により接続されている。中継
ボード６には第１のコネクタ対（メス）５（５ａ，５
ｂ）が取付けられている。ソケットボード３には上面に
第１のハンドラコンタクタ１用ソケットピン２が、下面
には中継ボード６上の第１のコネクタ対（メス）５（５
ａ，５ｂ）と嵌合する第２のコネクタ対（オス）４（４
ａ，４ｂ）が取付けられている。上述した中継ボード６
とテストマザーボード７は被測定用ＩＣが異ってもその
まま使用する共通部である。FIG. 1 is an elevation view of a test board according to a first embodiment of the present invention. Referring to FIG. 1, a test motherboard 7 and a relay board 6 are connected by a coaxial line 8 having required impedance and signal propagation speed. The relay board 6 has a first connector pair (female) 5 (5a, 5
b) is attached. On top of the socket board 3
The socket pin 2 for the first handler contactor 1 has a first connector pair (female) 5 (5 ) on the relay board 6 on the lower surface.
a, 5b) and a second connector pair (male) 4 (4 )
a, 4b) are attached. Relay board 6 described above
The test motherboard 7 is a common unit that is used as it is even if the IC to be measured is different.

【００１６】図２は図１Ａ部の詳細図である。図２を参
照すると、テストマザーボード７からの同軸線８は中継
ボード６に配線されるが、その芯線１３は中継ボード６
下面のプリント基板配線（信号）１５上に、そのグラン
ド配線１４は中継ボード６下面のプリント基板配線（信
号）１６上にそれぞれ半田付けされる。中継ボード６に
は第１のコネクタ対（メス）５（５０ａ，５０ｂ）が実
装され、その第１のコネクタ対（メス）ピン５０（５０
ａ，５０ｂ）は、プリント基板配線（電気信号用）１５
により同軸線８の芯線１３と電気的に接続される。FIG. 2 is a detailed view of FIG. 1A. Referring to FIG. 2, the coaxial line 8 from the test motherboard 7 is wired to the relay board 6, and the core wire 13 is connected to the relay board 6.
The ground wiring 14 is soldered on the printed circuit board wiring (signal) 16 on the lower surface of the relay board 6, respectively. The relay board 6 first connector pair (female) 5 (50a, 50b) are mounted, the first connector pair (female) pin 50 (50
a, 50b) is a printed circuit board wiring (electric signal) 15
Is electrically connected to the core wire 13 of the coaxial wire 8.

【００１７】ソケットボード３は、プリント基板配線に
所要のインピーダンスを持たせるため、ストリップ、あ
るいはマイロストリップライン構造となっている。本例
では信号用に表裏２層、内層に電源及びグランド用各２
層ずつ計６層基板となっている。The socket board 3 has a strip or mylo strip line structure in order to provide a printed board wiring with a required impedance. In this example, two layers for front and back are used for signals, and two layers for power and ground are used for inner layers.
Each layer has a total of six layers.

【００１８】ソケットボード３には、第１のハンドラコ
ネクタ１用ソケットピン２（２ａ，２ｂ）が実装され、
第１のハンドラコネクタ１が取付けられるようになって
いる。更に中継ボード６上の第１のコネクタ対（メス）
５（５ａ，５ｂ）と嵌合する第２のコネクタ対（オス）
４（４ａ，４ｂ）も実装されている。The socket board 3 has a first handler
Ne Kuta 1 socket pin 2 (2a, 2b) are mounted,
The first of Handorako ne Kuta 1 is adapted to be mounted. Further, a first connector pair (female) on the relay board 6
5 Second connector pair (male) fitted with (5a, 5b )
4 (4a, 4b) is also implemented.

【００１９】第１のハンドラコネクタ１用ソケットピン
２（２ａおよび２ｂで対になっている）と第１のコネク
タ対（オス）５（５ａ，５ｂ）のピン５０（５０ａおよ
び５０ｂで対になっている）は、プリント基板配線（表
層、信号用）９により電気的に接続される。この図２の
例では向って左側手前の第１のハンドラコネクタ１用ソ
ケットピン２ａが、プリント基板配線（表層、信号用）
９ａによりコネクタ（オス）ピン４０ａに、同様に向っ
て右側手前のハンドラコネクタ用ソケットピン２ｂが、
プリント基板配線（表層、信号用）９ｂによりコネクタ
（オス）ピン４０ｂに接続されている。The first Handorako ne Kuta 1 socket pin 2 (are paired with 2a and 2b) and the first connector <br/> data pairs (male) 5 (5a, 5b) pin 50 (50a And 50b) are electrically connected by a printed circuit board wiring (surface layer, for signal) 9. First Handorako ne Kuta 1 socket pin 2a of the left front towards In the example of FIG. 2, the printed board wiring (surface layer, signal)
The male connector pins 40a by 9a, right before the Handorako Ne Kuta socket pin 2b toward similarly found
It is connected to a connector (male) pin 40b by a printed circuit board wiring (surface layer, signal) 9b.

【００２０】第２のコネクタ対（オス）４（４ａおよび
４ｂ）と第１のコネクタ対（メス）５（５ａおよび５
ｂ）が嵌合することで、第１のハンドラコネクタ１の各
ピンと同軸線８等が電気的に接続される。 The second connector pair (male) 4 (4a and 4b) and the first connector pair (female) 5 (5a and 5a)
b) By fits, such as the first Handorako ne each pin coaxial line Kuta 1 8 are electrically connected.

【００２１】この例では図示していないが、その他のピ
ン、例えば電源およびグランド用のピンも、プリント配
線（内層、グランド用）１０およびプリント配線（内
層、電源用）１１と第２のコネクタ対（オス）４（４ａ
および４ｂ）および第１のコネクタ対（メス）５（５ａ
および５ｂ）とにより、中継ボード６のグランドあるい
は電源用配線（図示せず）と接続される。Although not shown in this example, other pins, for example, pins for power supply and ground are also provided with a printed wiring (inner layer, ground) 10 and a printed wiring (inner layer, power supply) 11 and a second connector pair. (Male) 4 (4a
And 4b) and the first connector pair (female) 5 (5a
And 5b) are connected to the ground of the relay board 6 or the power supply wiring (not shown).

【００２２】また、図３は図１におけるソケットボード
３の平面図である。図２を参照すると、このソケットボ
ード３は、１枚で中継ボード６の４個のＩＣ中の２個の
ＩＣ分の第１のコネクタ対（メス）５（５ａ，５ｂ）と
接続されるようになっている。これら共通部（４ビット
メモリ４個分）とソケットボード３を用いて８ビットメ
モリ（２０ピン）を測定する場合を説明する。FIG. 3 is a plan view of the socket board 3 in FIG. Referring to FIG. 2, this socket board 3 is connected to a first connector pair (female) 5 (5a, 5b) for two ICs out of four ICs of the relay board 6 by one sheet. It has become. A case where an 8-bit memory (20 pins) is measured using these common parts (for four 4-bit memories) and the socket board 3 will be described.

【００２３】この場合、被測定用ＩＣが２０ピンである
ため、２０本のハンドラコネクタ１用ソケットピン２
（２ａ，２ｂ）が、図３に示すソケットボード３の左側
半分の部分の中央部に配設されている。被測定用ＩＣの
ピン２０本のうち、データピンは第１のハンドラコネク
タ１用ソケットピン２の各々の横に付してある番号で表
すと、ピン１，２，６，７，１４，１５，１９および２
０の８箇所とする。このうちピン６，７，１４，および
１５の４箇所は、同じ左半分の部分の外側に配設されて
いるコネクタ（オス）４０のピン４，５，１２，および
１３番とプリント基板配線（表層、信号用）９ａにより
それぞれ接続される。残りのピン１，２，１９，および
２０の４箇所は、右半分の部分のコネクタ（オス）４０
の同じくピン４，５，１２，および１３番とプリント基
板配線（表層、信号用）９ｂにより接続される。[0023] In this case, since IC under test is 20 pin, the twenty Handorako ne Kuta 1 socket pin 2
(2a, 2b), are disposed in a central portion of the left half of the socket board 3 shown in FIG. Among the pins 20 present in the IC under test, the data pins are expressed in numbers are given next to the first of each Handorako Ne click <br/> motor 1 socket pin 2, pin 1, 2, 6 , 7, 14, 15, 19 and 2
It is assumed to be 8 places of 0. Of these, four locations of pins 6, 7, 14, and 15 correspond to pins 4, 5, 12, and 13 of connector (male) 40 disposed outside the same left half and the printed circuit board wiring ( (Surface layer, for signal) 9a. The remaining four pins 1, 2, 19 and 20 are connected to the right half connector (male) 40.
Are connected to pins 4, 5, 12, and 13 by printed circuit board wiring (surface layer, for signal) 9b.

【００２４】この右半分の部分のコネクタ（オス）４０
は、本来は別の４ビットメモリ用のものであるが、８ビ
ットメモリ測定時には入出力ピンの配線が足りなくなる
ためにこれを使用する。すなわち４ビットメモリ２個分
のコネクタ（オス）４０を、８ビットメモリ１個のピン
１，２，１９，および２０に割り当てることにより、共
通部はそのままで８ビットメモリの測定が可能となる。The connector (male) 40 in the right half portion
Is originally for another 4-bit memory, but is used because the wiring of the input / output pins becomes insufficient when measuring the 8-bit memory. That is, by allocating the connectors (male) 40 for two 4-bit memories to the pins 1, 2, 19, and 20 of one 8-bit memory, the measurement of the 8-bit memory can be performed without changing the common part.

【００２５】次に、第２の実施例のテストボードの立面
図を示した図４を参照すると、中継ボード６以下のテス
トマザーボードまでの部分は、第１の実施例に用いたも
のと全く同一であり、この共通部は４個のＩＣが測定可
能な配線状態となっている。Next, referring to FIG. 4 which shows an elevation view of the test board of the second embodiment, the portion from the relay board 6 to the test motherboard is completely the same as that used in the first embodiment. The common part is in a wiring state in which four ICs can be measured.

【００２６】この場合に搭載されるＩＣも１６ピンであ
り、そのうちのデータピンは４本の４ビットメモリＩＣ
を実装する場合の例である。The IC mounted in this case also has 16 pins, of which the data pins are four 4-bit memory ICs.
This is an example of implementing.

【００２７】この例では、ソケットボード３は図５に示
すように、１個の被測定用ＩＣ用に１６本の第１のハン
ドラコネクタ１用ソケットピン２が実装されている。す
なわち本例は１６ピンＩＣ用テストボードであるが、パ
ッケージが異なる場合、あるいは同じパッケージでの電
源およびグランドピンの位置が異なる場合には、信号ピ
ン７と電源ピン８とが、コネクタ４０の信号ピン７と電
源ピン８とにそれぞれ交差して接続することによりピン
の入れ換えを行なっている。したがって、ソケットボー
ド３のみを新たに用意し交換することで対応可能とな
る。In this example, the socket board 3 is shown in FIG.
In Suyo, first sixteen Han <br/> Draco ne Kuta 1 socket pin 2 is implemented for a single IC under test. That is, although the present example is a test board for a 16-pin IC, when the package is different, or when the positions of the power and ground pins in the same package are different, the signal pin 7 and the power pin 8 are connected to the signal of the connector 40. The pins are interchanged by connecting the pins 7 and the power supply pins 8 crossing each other. Therefore, it is possible to cope by newly preparing and replacing only the socket board 3.

【００２８】接続ピン数が所定の接続ピン数よりも少な
い品種の時は、ソケットボード３上で、第１のハンドラ
コネクタ用ソケットピン２は、被測定ＩＣの測定ピン数
分だけ配設し、ソケットピン２のそれぞれのコネクトピ
ンに対し、第２のコネクタ対４（４ａ，４ｂ）に対応し
たコネクタ４０を被測定ＩＣのピン数分だけ導体パター
ン配線すればよい。図５に示すソケットボードの必要ピ
ン数のみ使用することにより、接続ピン数が同等の場合
と同様な複数個が測定可能となる。 The number of connection pins is smaller than a predetermined number of connection pins.
The first handler on the socket board 3
The connector socket pin 2 is the number of measurement pins of the IC to be measured.
And connect pins of each socket pin 2
Corresponding to the second connector pair 4 (4a, 4b).
Connector 40 by the number of pins of the IC to be measured.
Wiring. The necessary pins of the socket board shown in FIG.
When the number of connection pins is the same by using only the number of pins
Can be measured.

【００２９】[0029]

【発明の効果】以上説明したように、本発明のテストボ
ードは、テストボードを、パッケージのピン数が異なる
場合あるいはピン数が同じでピン機能が異なる場合にも
対応できるソケットボードと、これらいずれの場合にも
そのまま使用する共通部分と分離可能な構造にし、さら
に、ソケットボード１枚で、中継ボード上の４個のＩＣ
のうち２個のＩＣ分のコネクタと接続されるようにソケ
ットボードのプリント基板配線を工夫することにより、
この２個のＩＣ分のコネクタのうち１個は、パッケージ
あるいはピン機能の割り付けの異なるＩＣ用に割り当
て、不足する入出力ピンは残りの１個のコネクタのピン
を利用するようにした。したがって、ソケットボードが
共用でき、かつ共通部分はそのままで、パッケージある
いはピン機能の割り付けの異なるＩＣの並列測定ができ
るようにした。As described above, according to the test board of the present invention, the test board is a socket board which can cope with the case where the number of pins of the package is different or the case where the number of pins is the same and the pin functions are different. In the case of the above, a structure that can be separated from the common part used as it is, and furthermore, four ICs on the relay board with one socket board
By devising the printed circuit board wiring of the socket board so that it is connected to the connectors for two ICs,
One of the connectors for the two ICs is assigned to an IC having a different package or pin function assignment, and the missing input / output pins use the pins of the remaining one connector. Therefore, it is possible to perform parallel measurement of ICs having different assignments of package or pin function while sharing the socket board and keeping the common part as it is.

【００３０】その結果、まず第１に、異品種への対応時
において、テストボード価格の大半を占める共通部をそ
のまま使えるので、共用できるソケットボードを所要の
品種に対応して用意しておき、共用できない品種のとき
にソケットボードのみ交換すればよい。そのため複数品
種のテストボードを用意するときのコスト低減ができ
る。第２に、特に最近の３２個並列測定メモリ用のテス
トボードのように、大きく重いテストボードを交換する
ときに、共通部はそのままテストヘッドに実装された状
態でよいから、異品種対応時のテストボード交換の作業
工数の低減ができる。第３に、複数品種対応ができるの
でその分テストボードが少なくてすみテストボードの保
管場所が節約できる。As a result, first of all, when dealing with different types, the common part occupying most of the test board price can be used as it is, so that a socket board that can be shared is prepared for the required type. It is only necessary to replace the socket board when the type cannot be shared. Therefore, the cost for preparing a plurality of types of test boards can be reduced. Second, especially when replacing a large and heavy test board, such as a recent test board for 32 parallel measurement memories, the common part may be mounted on the test head as it is. The work man-hour for test board replacement can be reduced. Third, since a plurality of types can be handled, the number of test boards is reduced accordingly, and the storage space for test boards can be saved.

【００３１】さらに、本発明のソケットボードは、ハン
ドラコンタクタ用ソケットピンと中継ボード用のコネク
タとの間のプリント基板配線がストリップあるいはマイ
クロストリップライン構造となっているので、次のよう
な効果も得られる。Further, in the socket board of the present invention, since the printed circuit board wiring between the socket pins for the handler contactor and the connector for the relay board has a strip or microstrip line structure, the following effects can be obtained. .

【００３２】すなわち、信号用プリント基板配線に所要
のインピーダンスをもたせることにより、異品種対応で
長くなりがちなプリント基板配線のインピーダンス特性
を向上させるとともに、同軸線で配線されている部分と
のインピーダンスのミスマッチングを妨げ、この部分で
の信号の反射を抑えるので、信号劣化を防ぐことが出来
る。また、電源およびグランドも内層化して強化出来る
ので、ノイズ等に強いテストボードにすることが出来
る。さらにまた、多層化することで、異なるピン機能割
り付けへの対応、すなわちソケットボード上でのプリン
ト配線による接続ピンの入換え等を実施する時に、各配
線を出来るだけ等長にするという条件下でのパターン設
計が行いやすい。このため、信号のスキューを小さくす
ることが出来、隣接するＩＣ用の測定信号を利用したビ
ット数の異なるメモリＩＣへの対応も可能となる。That is, by giving the required impedance to the signal printed circuit board wiring, the impedance characteristics of the printed circuit board wiring, which tends to be long for different types, are improved, and the impedance of the printed circuit board wiring with the portion wired by the coaxial line is improved. Mismatching is prevented and signal reflection at this portion is suppressed, so that signal degradation can be prevented. In addition, since the power supply and the ground can be strengthened by forming them in an inner layer, a test board that is resistant to noise and the like can be provided. Furthermore, by forming a multilayer structure, it is possible to deal with different pin function assignments, that is, when exchanging connection pins by printed wiring on a socket board, etc., under the condition that each wiring is made as long as possible. Pattern design is easy. For this reason, the skew of the signal can be reduced, and it is possible to cope with a memory IC having a different number of bits using a measurement signal for an adjacent IC.

【００３３】すなわち、従来の分離式テストボードでは
不可能だった並列測定数が異なる製品群においても、ソ
ケットボードの共用、あるいは交換のみで並列測定対応
が可能となる。That is, even in a product group having a different number of parallel measurements, which is impossible with the conventional separation type test board, the parallel measurement can be performed only by sharing or replacing the socket board.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施例のテストボード立面図で
ある。FIG. 1 is an elevation view of a test board according to a first embodiment of the present invention.

【図２】図１のＡ部詳細図である。FIG. 2 is a detailed view of a portion A in FIG.

【図３】図１のソケットボードの平面図である。FIG. 3 is a plan view of the socket board of FIG. 1;

【図４】本発明の第２の実施例のテストボードの立面図
である。FIG. 4 is an elevation view of a test board according to a second embodiment of the present invention.

【図５】図４のソケットボードの平面図である。FIG. 5 is a plan view of the socket board of FIG. 4;

【図６】従来のテストボードの立面図である。FIG. 6 is an elevation view of a conventional test board.

【図７】図６のＢ部詳細図である。FIG. 7 is a detailed view of a portion B in FIG. 6;

【図８】図７のＢ部ソケットボードの平面図（裏面）で
ある。FIG. 8 is a plan view (back side) of the B section socket board of FIG. 7;

【図９】従来の他のテストボード（分離式）の立面図で
ある。FIG. 9 is an elevation view of another conventional test board (separable type).

【符号の説明】[Explanation of symbols]

１ ハンドラコネクタ ２ ハンドラコネクタ用ソケットピン ３ ソケットボード４ ，４ａ，４ｂ 第２のコネクタ対（オス） ４０ａ，４０ｂ コネクタ（オス）ピン５ ，５ａ，５ｂ 第１のコネクタ対（メス） ５０ａ，５０ｂ コネクタ（メス）ピン ６ 中継ボード ７ 同軸線 ８ テストマザーボード ９ａ，９ｂ プリント基板配線（表層、信号用） １０ プリト基板配線（内層、グランド用） １１ プリント基板配線（内層、電源用） １２ 半田 １３ 同軸芯線 １４ 同軸グランド １５ プリント基板配線（信号） １６ プリント基板配線（グランド）DESCRIPTION OF SYMBOLS 1 Handler connector 2 Handler connector socket pin 3 Socket board 4 , 4a, 4b Second connector pair (male) 40a, 40b Connector (male) pin 5 , 5a, 5b First connector pair (female) 50a, 50b connector (Female) pin 6 relay board 7 coaxial line 8 test motherboard 9a, 9b printed circuit board wiring (surface layer, for signal) 10 printed circuit board wiring (inner layer, for ground) 11 printed circuit board wiring (inner layer, for power supply) 12 solder 13 coaxial core wire 14 Coaxial ground 15 Printed circuit board wiring (signal) 16 Printed circuit board wiring (ground)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 メモリテスタのテストヘッド内のピンカ
ードに電気的に接続されるマザーボードと、第１のコネ
クタ対が配設された中継ボードと、一方の板面側に前記
第１のコネクタ対と嵌合する第２のコネクタ対が配設さ
れ他方の板面側には第１のハンドラコネクタが配設され
たソケットボード複数個とを備え、前記ハンドラコネク
タに被測定用集積回路が搭載され、１つの前記テストヘ
ッドで所定の接続ピン数を有する前記被測定用集積回路
を複数個並行して測定する並列測定時に、これら複数個
の前記被測定用集積回路が前記所定の接続ピン数が異な
る品種を含むときは前記マザーボードと前記ソケットボ
ードとを交換して使用するテストボードにおいて、前記
第１のハンドラコネクタの接続ピン群に対応する前記第
２のコネクタの接続ピン群が導体パターン配線手段によ
りそれぞれ接続され、この導体パターン配線手段が適用
された前記ソケットボードには、前記被測定用集積回路
が前記所定の接続ピン数を有する品種のときは複数個搭
載され、前記接続ピン数が前記所定の接続ピン数よりも
多い品種のときは前記複数個の半数が搭載され、前記接
続ピン数が前記所定接続ピン数よりも少ない品種のとき
は前記複数個搭載されることにより、前記所定の接続ピ
ン数が異なる品種の場合でも前記ソケットボードを共用
し、かつ前記マザーボードを交換することなく前記並列
測定ができるように構成されることを特徴とするテスト
ボード。1. A motherboard electrically connected to a pin card in a test head of a memory tester, a relay board on which a first connector pair is provided, and the first connector pair on one plate surface side. A plurality of socket boards provided with a first handler connector provided on the other plate surface side, and an integrated circuit to be measured is mounted on the handler connector. In a parallel measurement in which a plurality of integrated circuits under test having a predetermined number of connection pins are measured in parallel by one test head, the plurality of integrated circuits under test have the predetermined number of connection pins. When a different type is included, the test board used by replacing the motherboard and the socket board is used to connect the second connector corresponding to the connection pin group of the first handler connector. Pin groups are respectively connected by a conductor pattern wiring means, this said socket board conductor pattern wiring means is applied, a plurality mounted when breeds the measured integrated circuit has a number of said predetermined connection pins When the number of the connection pins is larger than the predetermined number of connection pins, a plurality of half of the plurality are mounted, and when the number of the connection pins is smaller than the predetermined number of connection pins, the plurality is mounted. Accordingly, the test board is configured to share the socket board even when the types of the predetermined number of connection pins are different, and to perform the parallel measurement without replacing the motherboard. 【請求項２】 前記導体パターン配線手段は、前記第１
のハンドラコネクタおよびこの第１のハンドラコネクタ
に対応する前記第２のコネクタ対と、第２のハンドラコ
ネクタおよびこの第２のハンドラコネクタに対応する第
３のコネクタ対とが前記ソケットボード上に配置され、
前記第１のハンドラコネクタは対応する前記第２のコネ
クタ対よりも所定本数だけ多い前記接続ピンを有し、こ
の所定本数の前記接続ピンが、他方の前記第２のハンド
ラコネクタの前記接続ピンか、または第２のハンドラコ
ネクタの前記接続ピンごとに対応している前記第３のコ
ネクタ対の前記接続ピンのどちらか一方の前記接続ピン
に、前記所定本数に応じて前記導体パターンによりそれ
ぞれ接続されるように構成されることを特徴とする請求
項１記載のテストボード。2. The method according to claim 1, wherein the conductor pattern wiring unit is configured to:
And the second connector pair corresponding to the handler connector and the first handler connector, a third connector pair corresponding to the second Handorakoneku data of the second Handorako <br/> next-data Contact whistle is Placed on the socket board,
The first handler connector has a greater number of connection pins by a predetermined number than the corresponding second connector pair, and the predetermined number of the connection pins is the same as the connection pins of the other second handler connector . Or the second hand handler
Said one of said connecting pins either the connection pin of the third connector pairs correspond to each connection pin of the connector, configured to be connected by the conductor pattern according to the predetermined number The test board according to claim 1, wherein: