JP2623012B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2623012B2 JP2623012B2 JP1270615A JP27061589A JP2623012B2 JP 2623012 B2 JP2623012 B2 JP 2623012B2 JP 1270615 A JP1270615 A JP 1270615A JP 27061589 A JP27061589 A JP 27061589A JP 2623012 B2 JP2623012 B2 JP 2623012B2
- Authority
- JP
- Japan
- Prior art keywords
- double
- video signal
- liquid crystal
- scanning
- speed line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は液晶テレビや液晶プロジェクタに適用される
液晶表示装置に関する。The present invention relates to a liquid crystal display device applied to a liquid crystal television or a liquid crystal projector.
（ロ） 従来の技術 現行のNTSC方式の規格では１フィールドあたりの走査
線数は262.5本であり、そのうち有効走査線数は240本程
度である。(B) Conventional technology According to the current NTSC standard, the number of scanning lines per field is 262.5 lines, of which the effective number of scanning lines is about 240 lines.
このため、現在実用化されている液晶テレビも走査線
220〜240本が一般的である。For this reason, liquid crystal televisions currently in practical use are
220-240 are common.
しかし、液晶テレビにおいても高精細、大画面化が進
み走査線数440〜480本のフルライン型のものが望まれて
きた。However, high definition and large screens have been developed for liquid crystal televisions, and a full line type with 440 to 480 scanning lines has been desired.
上述の様なフルライン型の液晶パネルを駆動する方法
としては、通常のインターレース走査とEDTV（Ｅxtende
d Ｄefinition TV）と称される高精細TV等に用いられる
倍速線順次走査（ノンインターレース走査）とが考えら
れる。As a method for driving a full-line type liquid crystal panel such as described above, normal interlaced scanning and EDTV (E xtende
d D efinition TV) and High Definition TV, etc. speed line sequential scanning is used to called (non-interlaced scanning) and are considered.
従来、倍速線順次走査を行う場合、シフトレジスタよ
りなる垂直ドライバを液晶パネルの片側に配置して走査
速度を通常の２倍にすると共に水平ドライバのクロック
も２倍にすれば良い。Conventionally, when performing double-speed line sequential scanning, a vertical driver composed of a shift register may be arranged on one side of the liquid crystal panel to double the scanning speed and double the clock of the horizontal driver.
一方、インターレース走査を行なう場合、垂直ドライ
バを片側に配置したものではシフトレジスタの動作を１
ラインおきの飛び越しシフト動作としなければならない
ため、ラッチ回路等が必要となる。このため、インター
レース走査を行なう場合は、走査線電極をパネルの左右
に１本おきに引出し２個の垂直ドライバで駆動する方が
望ましい。On the other hand, when interlaced scanning is performed, the operation of the shift register is reduced by one when the vertical driver is arranged on one side.
Since the jump shift operation must be performed every other line, a latch circuit or the like is required. Therefore, in the case of performing interlaced scanning, it is preferable that the scanning line electrodes are drawn alternately on the left and right sides of the panel and driven by two vertical drivers.
（ハ） 発明が解決しようとする課題 上述の如く、倍速線順次走査とインターレース走査と
では望まれるドライバ構成が異なるため、従来、両者を
同一の液晶モジュール（液晶パネル及びドライバ）で実
現したものはなかった。(C) Problems to be Solved by the Invention As described above, since a desired driver configuration is different between the double-speed line sequential scanning and the interlaced scanning, conventionally, both realized by the same liquid crystal module (liquid crystal panel and driver). Did not.
（ニ） 課題を解決するための手段 本発明はマトリクス型の液晶表示パネルと、 この液晶表示パネルの各奇数行に接続された第１垂直
ドライバと、 前記液晶表示パネルの各偶数行に接続された第２垂直
ドライバと、 前記液晶表示パネルの各列に接続され映像信号または
倍速線順次映像信号が印加される水平ドライバと、 原映像信号を入力して、前記映像信号と前記倍速線順
次映像信号とを出力する倍速線順次走査化回路と、 インターレース走査用信号の前記映像信号と、また
は、前記インターレース走査用信号に比べて２倍の周波
数の倍速線順次走査用信号と前記倍速線順次映像信号
と、の組み合わせで切換信号により切り換えるスイッチ
とを備える。(D) Means for Solving the Problems The present invention provides a matrix type liquid crystal display panel, a first vertical driver connected to each odd-numbered row of the liquid crystal display panel, and a first vertical driver connected to each even-numbered row of the liquid crystal display panel. A second vertical driver, a horizontal driver connected to each column of the liquid crystal display panel to which a video signal or a double-speed line-sequential video signal is applied, and inputting an original video signal, and inputting the video signal and the double-speed line-sequential video. A double-speed line-sequential scanning circuit for outputting a signal, a video signal of an interlace scanning signal, or a double-speed line-sequential scanning signal having a frequency twice as high as the interlace scanning signal and the double-speed line-sequential image. And a switch that switches by a switching signal in combination with the signal.
（ホ） 作用 本発明は前記第１及び第２垂直ドライバをフィールド
毎に交互に通常速度で動作させると共に、通常の映像信
号を通常速度で動作する前記水平ドライバに印加するこ
とによりインターレース走査を行ない、前記第１及び第
２垂直ドライバを１ライン毎に前記通常速度の２倍の速
度で動作させると共に、前記倍速変換手段により通常速
度の２倍にされた映像信号を前記通常速度の２倍で動作
する前記水平ドライバに印加することにより倍速線順次
走査を行なう。(E) Operation The present invention performs interlaced scanning by operating the first and second vertical drivers alternately at the normal speed for each field and applying a normal video signal to the horizontal driver operating at the normal speed. Operating the first and second vertical drivers at twice the normal speed for each line, and converting the video signal doubled at the normal speed by the double speed conversion means at twice the normal speed. Double-speed line-sequential scanning is performed by applying the voltage to the operating horizontal driver.
（ヘ） 実 施 例 以下、図面に従い本発明の一実施例を説明する。第１
図は本実施例装置のブロック図を示し、図中、（１）は
フルライン（480本）の液晶表示パネルであり、各行は
左右に交互に引出され、各列は上下に交互に引出されて
いる。（２）（３）は夫々、奇数行及び偶数行の走査電
極が接続される第１、第２垂直ドライバ、（４）（５）
は奇数列及び偶数列の信号電極が接続される第１、第２
水平ドライバ、（６）は水平同期信号（Hp）及び垂直同
期信号（Vp）に基づき各種制御信号を発生する同期制御
回路、（７）はこの同期制御回路からの第１、第２スタ
ートパルス及び第１、第２クロックパルスを夫々、前
記、第１、第２垂直ドライバ及び第１、第２水平ドライ
バに、インターレース走査時と倍速線順次走査時との切
換信号により切換えて出力する第１スイッチ、（８）は
映像信号を動きに応じて、ライン相関及びフレーム相関
を利用して線順次走査化する倍速線順次走査化回路であ
り、ラインメモリ（80）、フィールドメモリ（81）、混
合回路（82）及び時間圧縮回路（83）で構成される。こ
の回路自身公知であり、例えば「テレビ技術'89年２月
号」P19〜P23に記載されているので詳述は省略する。
（９）は、この倍速線順次走査化回路（８）からの映像
信号と倍速線順次映像信号との２つの出力を前記切換信
号により切換えて、第１、第２水平ドライバ（４）
（５）に供給する第２スイッチである。(F) Embodiment An embodiment of the present invention will be described below with reference to the drawings. First
The figure shows a block diagram of the apparatus of the present embodiment. In the figure, (1) is a liquid crystal display panel of full lines (480 lines), each row is alternately drawn left and right, and each column is alternately drawn up and down. ing. (2) and (3) are first and second vertical drivers to which odd-numbered and even-numbered rows of scanning electrodes are connected, respectively, and (4) and (5).
Are the first and second connected to the signal electrodes of the odd and even columns.
A horizontal driver, (6) a synchronization control circuit for generating various control signals based on the horizontal synchronization signal (Hp) and the vertical synchronization signal (Vp), and (7) first and second start pulses from the synchronization control circuit. A first switch for switching and outputting first and second clock pulses to the first and second vertical drivers and the first and second horizontal drivers, respectively, by a switching signal for interlaced scanning and double-speed line sequential scanning. , (8) are double-speed line-sequential scanning circuits for performing line-sequential scanning of a video signal using line correlation and frame correlation in accordance with movement, and include a line memory (80), a field memory (81), and a mixing circuit. (82) and a time compression circuit (83). This circuit is known per se, and is described in, for example, "Television Technology, February, 1989", pp. 19 to 23, and will not be described in detail.
(9) The first and second horizontal drivers (4) switch between two outputs of the video signal from the double-speed line sequential scanning circuit (8) and the double-speed line sequential video signal by the switching signal.
This is the second switch supplied to (5).
第２図は、１水平走査期間における上記の回路に供給
される駆動波形図を示し、また、第３図は２垂直走査期
間における上記の回路に供給される駆動波形図を示す。FIG. 2 shows a driving waveform diagram supplied to the above-described circuit during one horizontal scanning period, and FIG. 3 shows a driving waveform diagram supplied to the above-described circuit during two vertical scanning periods.
第２図において、各駆動波形図は１水平走査期間（1
H）程度の期間の本発明の信号の様子を示している。In FIG. 2, each driving waveform diagram corresponds to one horizontal scanning period (1
H) shows the state of the signal of the present invention during a period of about H).
例えば、NTSC信号では、1Hは約63μｓであり、また、
1Hに液晶表示パネルの１行に配列される水平画素数以上
の映像信号を含む約53μｓの水平有効表示期間が存在す
る。For example, in the NTSC signal, 1H is about 63 μs, and
In 1H, there is a horizontal effective display period of about 53 μs including video signals of the number of horizontal pixels or more arranged in one row of the liquid crystal display panel.
第２図に従って解説すると、第２図の倍速線順次映像
信号は、インターレース映像信号を基準として、インタ
ーレース映像信号の1Hに液晶表示パネルの２行分の映像
信号が圧縮されており、そのため、1Hに２つの水平同期
信号を含んでいる。倍速線順次映像信号は第１図に示し
たようにラインメモリとフィードメモリとを用いる場
合、原映像信号に対して少なくとも１フレーム分遅延す
るのが通常である。Explaining according to FIG. 2, the double-speed line-sequential video signal in FIG. 2 is obtained by compressing two rows of video signals of the liquid crystal display panel into 1H of the interlaced video signal on the basis of the interlaced video signal. Contains two horizontal synchronizing signals. In the case of using a line memory and a feed memory as shown in FIG. 1, a double-speed line sequential video signal is usually delayed by at least one frame from an original video signal.
ここで、本発明の垂直ドライバは液晶パネルの奇数行
と偶数行に分けて接続され、インターレース走査時にフ
ィールド毎に交互に動作する。Here, the vertical driver of the present invention is separately connected to odd-numbered rows and even-numbered rows of the liquid crystal panel, and operates alternately for each field during interlaced scanning.
本発明では、映像信号と倍速線順次映像信号との２種
類の映像信号を第２スイッチにより切り換えて水平ドラ
イバに入力しているので、以降に第２図に図示されてい
る水平ドライバに同期制御回路から印加されるパルスの
タイミングついて説明する。In the present invention, two types of video signals, a video signal and a double-speed line-sequential video signal, are switched by the second switch and input to the horizontal driver, so that the synchronous control is performed by the horizontal driver shown in FIG. The timing of the pulse applied from the circuit will be described.
第１に、インターレース走査時に用いられる第１スタ
ートパルスST1は第２図に示されるように1Hの１個のパ
ルス、一方、倍速線順次走査時に用いられる第１スター
トパルスST1′はインターレース映像信号を基準とし
て、ST12倍の周波数の、1Hに２個のパルスをそれぞれ有
している。First, as shown in FIG. 2, a first start pulse ST1 used in interlaced scanning is one pulse of 1H, while a first start pulse ST1 'used in double-speed line sequential scanning is an interlaced video signal. As a reference, there are two pulses at 1H, each having a frequency of ST12 times.
第２に、インターレース走査時に用いられる第１クロ
ックパルスCP1は第２図に示される如く、第１スタート
パルスST1以降でかつ水平有効表示期間内に液晶表示パ
ネルの１行に含まれる列数のパルスを有している。同様
に倍速線順次走査時に用いられる第１クロックパルスル
CP1′は、第１スタートパルスST1′以降でかつ倍速線順
次映像信号の水平有効表示期間内に図示される如く、液
晶表示パネルの１行に含まれる列数のパルスを有してい
る。Second, as shown in FIG. 2, the first clock pulse CP1 used at the time of interlaced scanning is a pulse of the number of columns included in one row of the liquid crystal display panel after the first start pulse ST1 and within the horizontal effective display period. have. Similarly, the first clock pulse used in double-speed line sequential scanning.
CP1 'has pulses of the number of columns included in one row of the liquid crystal display panel as shown in the drawing after the first start pulse ST1' and within the horizontal effective display period of the double-speed line sequential video signal.
次に、第３図において、各駆動波形図は２垂直走査期
間（2V）程度の期間の本発明の信号の様子を示してい
る。Next, in FIG. 3, each drive waveform diagram shows the state of the signal of the present invention during a period of about two vertical scanning periods (2 V).
例として、NTSC信号では、1Vは約16msであり、通常フ
ィールドと呼ばれ、2Vはフレームと称されている。第３
図で言えばVPの周期が1Vである。従って、第３図は液晶
パネルの行数が480本の場合、第２図を少なくとも480
個、凝縮した図となっている。As an example, in an NTSC signal, 1V is about 16 ms, usually called a field, and 2V is called a frame. Third
In the figure, the cycle of VP is 1V. Therefore, FIG. 3 shows that if the number of rows of the liquid crystal panel is 480, FIG.
This is a condensed figure.
第３図に示すように、垂直同期信号VPは、2Vに２個の
パルスを有している。As shown in FIG. 3, the vertical synchronization signal VP has two pulses at 2V.
本発明では、インターレース走査用信号と倍速線順次
走査用信号との２種類の同期制御信号を第１スイッチに
より切り換えて垂直ドライバ及び水平ドライバに入力し
ているので、以降に第３図に図示されている垂直ドライ
バに同期制御回路から印加されるパルスのタイミグにつ
いて説明する。In the present invention, two types of synchronization control signals, an interlace scanning signal and a double-speed line sequential scanning signal, are switched by the first switch and input to the vertical driver and the horizontal driver. The timing of the pulse applied from the synchronization control circuit to the vertical driver will be described.
最初に、インターレース走査時に液晶表示パネルの左
右の垂直ドライバに印加されるスタートパルスST20、ST
21は、第３図の上部に示されるように互いに1Vずれると
共に、それぞれ、2Vに１個のパルスを有している。First, start pulses ST20 and ST20 applied to the left and right vertical drivers of the liquid crystal display panel during interlace scanning.
21 have 1 V offset from each other as shown at the top of FIG. 3 and each have one pulse at 2 V.
第二に、倍速線順次走査時のスタートパルスST20′、
ST21′は、第３図の下部に示されるように映像信号を基
準として、互いにH/2ずれると共に、それぞれ、2Vに２
個のパルスを有している。Second, a start pulse ST20 ′ at the time of double-speed line sequential scanning,
ST21 'is shifted by H / 2 with respect to the video signal as shown in the lower part of FIG.
Pulses.
第三に、インターレース走査及び倍速線順次走査共用
のクロックパルスCP20、CP21は、映像信号を基準とし
て、互いにH/2ずれると共に、それぞれ、2Vに少なくと
も液晶表示パネルの行数、即ち480個のパルスを含む。Third, the clock pulses CP20 and CP21 for both interlaced scanning and double-speed line-sequential scanning are shifted from each other by H / 2 with respect to the video signal, and at least the number of rows of the liquid crystal display panel to 2 V, that is, 480 pulses including.
このような同期制御信号を第１垂直ドライバ及び第２
垂直ドライバへ入力すると、第３図に示されるように、
各垂直ドライバから、インターレース走査時は、フィー
ルド毎に動作する垂直ドライバが変わる、パルス幅1Hで
パルス間隔1Hのシフトパルスが、また、倍速線順次走査
時は、液晶表示パネルの全行を１フィールド内で順次選
択する、パルス幅1Hでパルス間隔H/2シフトパルスが、
液晶パネルに出力される。Such a synchronization control signal is transmitted to the first vertical driver and the second vertical driver.
When input to the vertical driver, as shown in FIG.
When interlaced scanning, the vertical driver that operates for each field changes from one vertical driver to another. A shift pulse with a pulse width of 1H and a pulse interval of 1H is used. The pulse width is 1H and the pulse interval is H / 2 shift pulse.
Output to the liquid crystal panel.
次に第２図及び第３図の水平及び垂直ドライバの駆動
波形図に従い上述の回路の動作を説明する。Next, the operation of the above-described circuit will be described with reference to the driving waveform diagrams of the horizontal and vertical drivers of FIGS. 2 and 3.
まず、通常のインターレース走査時は、第１及び第２
スイッチ（７）（９）の接点は上側に位置しており、第
２スイッチ（９）はインターレース映像信号を選択して
第１、第２水平ドライバ（４）（５）へ供給する。First, during normal interlaced scanning, the first and second
The contacts of the switches (7) and (9) are located on the upper side, and the second switch (9) selects the interlaced video signal and supplies it to the first and second horizontal drivers (4) and (5).
また、第１スイッチ（７）は同期制御回路（６）出力
として第１スタートパルス（ST1）、第１クロックパル
ス（CP1）を選択し通常速度で水平ドライバ（４）
（５）を駆動する。The first switch (7) selects the first start pulse (ST1) and the first clock pulse (CP1) as the output of the synchronization control circuit (6), and sets the horizontal driver (4) at the normal speed.
(5) is driven.
更に、第１スイッチ（７）により選択した第２スター
トパルス（ST20）（ST21）及び第２クロックパルス（CP
20）（CP21）が夫々、第１、第２垂直ドライバ（２）
（３）に供給される。従って、第１垂直ドライバ（２）
は奇数フィールド時、シフトパルス（G1）（G3）…（G4
79）を出力し、第２垂直ドライバ（３）は偶数フィール
ド時、シフトパルス（G2）（G4）…（G480）を出力する
ためフルラインインターレース走査を実現する。Further, a second start pulse (ST20) (ST21) and a second clock pulse (CP) selected by the first switch (7) are used.
20) (CP21) is the first and second vertical driver (2)
It is supplied to (3). Therefore, the first vertical driver (2)
Is the shift pulse (G1) (G3)… (G4
79), and the second vertical driver (3) realizes full line interlaced scanning in order to output shift pulses (G2) (G4)... (G480) in the even field.
次に、倍速線順次走査時は、第２スイッチ（９）は倍
速線順次走査化回路（８）出力を選択して第１、第２水
平ドライバ（４）（５）へ供給する。Next, at the time of double speed line sequential scanning, the second switch (9) selects the output of the double speed line sequential scanning circuit (8) and supplies it to the first and second horizontal drivers (4) and (5).
また、第１スイッチ（７）は第１スタートパルス（ST
1′）、第１クロックパルス（CP1′）を選択し、倍速で
第１、第２水平ドライバ（４）（５）を駆動する。The first switch (7) is connected to the first start pulse (ST
1 '), the first clock pulse (CP1') is selected, and the first and second horizontal drivers (4) and (5) are driven at double speed.
更に、第１、第２垂直ドライバ（２）（３）には第１
スイッチ（７）により選択した第２スタートパルス（ST
20′）（ST21′）が供給される。従って、第１垂直ドラ
イバ（２）出力（G1）（G3）…と第２垂直ドライバ
（３）出力（G2）（４）…は交互に現われ、結果として
各行が順次1/2H（Ｈは水平走査期間）毎に選択される。
ここで、各シフトパルス（G1）（G2）…のパルス幅は1H
期間であるのに対して、各水平ドライバからは1/2H毎に
新しい信号が液晶パネルに供給されるため、前半の1/2H
に書込まれた信号は引続く後半の1/2Hに書込まれる信号
により書換えられることになり、この後半の1/2Hに書込
まれた信号が１フィールド保持されることになる。即
ち、信号の書込みには1/2Hで良いのであるが、あえてパ
ルス幅を1Hとすることにより垂直ドライバに与える第２
クロックパルス（CP20）（CP21）を変更することなく駆
動できるのである。Furthermore, the first and second vertical drivers (2) and (3) have the first
The second start pulse (ST) selected by the switch (7)
20 ') (ST21'). Accordingly, the first vertical driver (2) output (G1) (G3)... And the second vertical driver (3) output (G2) (4)... Appear alternately, and as a result, each row is sequentially 1 / 2H (H is horizontal). (Scanning period).
Here, the pulse width of each shift pulse (G1) (G2) ... is 1H
In the period, a new signal is supplied to the liquid crystal panel every 1 / 2H from each horizontal driver.
Will be rewritten by the subsequent signal written to the latter half of H, and the signal written to the latter half of H will be held for one field. That is, 1 / 2H may be sufficient for writing a signal, but the second pulse given to the vertical driver by setting the pulse width to 1H.
It can be driven without changing the clock pulses (CP20) (CP21).
この様にして高画質の倍速線順次走査を実現する。 In this way, high-quality double-speed line sequential scanning is realized.
（ト） 発明の効果 上述の如く同一のフルライン型の液晶モジュールを用
いて、インターレース走査及び倍速線順次走査を実現で
きるため、簡単な切換えによりEDTV等の高画質TV方式に
対応できる。(G) Effects of the Invention As described above, interlace scanning and double-speed line sequential scanning can be realized by using the same full-line type liquid crystal module. Therefore, it is possible to cope with a high image quality TV system such as EDTV by simple switching.
また、両走査を行なうに際して、各ドライバのシフト
レジスタは単純なシフト動作だけで済むため、安価に回
路が実現できる。Further, when performing both scans, the shift register of each driver only needs to perform a simple shift operation, so that a circuit can be realized at low cost.
図面はいずれも本発明の一実施例に関し、第１図は本実
施例装置の回路ブロック図、第２図は水平ドライバの駆
動波形図、第３図は垂直ドライバの駆動波形図である。 （１）……液晶表示パネル、（２）（３）……第１、第
２垂直ドライバ、（４）（５）……第１、第２水平ドラ
イバ、（６）……同期制御回路、（７）（９）……第
１、第２スイッチ、（８）……倍速線順次走査化回路。Each of the drawings relates to an embodiment of the present invention. FIG. 1 is a circuit block diagram of the device of this embodiment, FIG. 2 is a driving waveform diagram of a horizontal driver, and FIG. 3 is a driving waveform diagram of a vertical driver. (1) Liquid crystal display panel (2) (3) First and second vertical drivers (4) (5) First and second horizontal drivers (6) Synchronous control circuit (7) (9)... First and second switches, (8).
Claims (1)
ライバと、 前記液晶表示パネルの各偶数行に接続された第２垂直ド
ライバと、 前記液晶表示パネルの各列に接続され映像信号または倍
速線順次映像信号が印加される水平ドライバと、 原映像信号を入力して、前記映像信号と前記倍速線順次
映像信号とを出力する倍速線順次走査化回路と、 インターレース走査用信号と前記映像信号と、または、
前記インターレース走査用信号に比べて２倍の周波数の
倍速線順次走査用信号と前記倍速線順次映像信号と、の
組み合わせで切換信号により切り換えるスイッチとを備
え、 前記第１または第２垂直ドライバのどちらか一方だけを
フィールド毎に交互に動作させると共に、前記映像信号
を前記水平ドライバに印加することによりインターレー
ス走査を行ない、 前記第１及び第２垂直ドライバを全フィールドで動作さ
せて、前記倍速線順次映像信号を前記水平ドライバに印
加することにより倍速線順次走査を行なうことを特徴と
する液晶表示装置。1. A liquid crystal display panel of a matrix type, a first vertical driver connected to each odd-numbered row of the liquid crystal display panel, a second vertical driver connected to each even-numbered row of the liquid crystal display panel, A horizontal driver connected to each column of the liquid crystal display panel and to which a video signal or a double-speed line-sequential video signal is applied; a double-speed line-sequential inputting an original video signal and outputting the video signal and the double-speed line-sequential video signal A scanning circuit, an interlace scanning signal and the video signal, or
A switch for switching by a switching signal in combination with a double-speed line sequential scanning signal having a frequency twice as high as the interlace scanning signal and the double-speed line sequential video signal, wherein either the first or the second vertical driver is provided. Only one of them is operated alternately for each field, and the video signal is applied to the horizontal driver to perform interlaced scanning. The first and second vertical drivers are operated in all fields, and the double-speed line sequential operation is performed. A liquid crystal display device which performs double-speed line-sequential scanning by applying a video signal to the horizontal driver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270615A JP2623012B2 (en) | 1989-10-18 | 1989-10-18 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270615A JP2623012B2 (en) | 1989-10-18 | 1989-10-18 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03132274A JPH03132274A (en) | 1991-06-05 |
| JP2623012B2 true JP2623012B2 (en) | 1997-06-25 |
Family
ID=17488556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1270615A Expired - Fee Related JP2623012B2 (en) | 1989-10-18 | 1989-10-18 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623012B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3750731B2 (en) * | 2001-03-02 | 2006-03-01 | セイコーエプソン株式会社 | Display panel drive circuit and image display device |
| KR100945581B1 (en) | 2003-06-23 | 2010-03-08 | 삼성전자주식회사 | Liquid crystal display and driving method thereof |
| JP2005017988A (en) * | 2003-06-30 | 2005-01-20 | Sony Corp | Flat display device |
| JP2006064964A (en) * | 2004-08-26 | 2006-03-09 | Toshiba Matsushita Display Technology Co Ltd | Flat display apparatus and driving method for the same |
| JP2006330263A (en) * | 2005-05-25 | 2006-12-07 | Toshiba Matsushita Display Technology Co Ltd | Flat-panel display device and driving method for flat-panel display device |
| JP4714004B2 (en) | 2004-11-26 | 2011-06-29 | 三星モバイルディスプレイ株式會社 | Driving circuit for both progressive scanning and interlaced scanning |
| KR101388588B1 (en) * | 2007-03-14 | 2014-04-23 | 삼성디스플레이 주식회사 | Liquid crystal display apparatus |
-
1989
- 1989-10-18 JP JP1270615A patent/JP2623012B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03132274A (en) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0949602B1 (en) | Image display device and driver circuit with resolution adjustment | |
| JP3133216B2 (en) | Liquid crystal display device and driving method thereof | |
| KR100339898B1 (en) | Image display apparatus | |
| JP3243932B2 (en) | Active matrix display device | |
| JPH08123367A (en) | Device and method for processing image signal | |
| JPH088674B2 (en) | Display device | |
| JPH0652938B2 (en) | Liquid crystal display | |
| JPH057719B2 (en) | ||
| JP2623012B2 (en) | Liquid crystal display | |
| JP2003140624A (en) | Active matrix type liquid crystal display device | |
| JPH0488770A (en) | Drive method for display device | |
| JP3635587B2 (en) | Image display device | |
| JPH05260418A (en) | Liquid crystal display device | |
| JP2664780B2 (en) | Liquid crystal display | |
| JPH09325738A (en) | Liquid crystal display device and its driving method | |
| JP3101331B2 (en) | Driving method of liquid crystal display device | |
| JPH08234165A (en) | Liquid crystal display device | |
| JPH07168542A (en) | Liquid crystal display device | |
| JP2657139B2 (en) | Driving method of liquid crystal display device | |
| JPH0573001A (en) | Driving method for liquid crystal display device | |
| JPH09154086A (en) | Display device | |
| JPH07121098B2 (en) | Liquid crystal matrix panel driving method | |
| JPH0836374A (en) | Display device | |
| JPH09247587A (en) | Matrix type display device | |
| JPH07261713A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |