JP2621989B2 - フェージング自動等化器 - Google Patents
フェージング自動等化器Info
- Publication number
- JP2621989B2 JP2621989B2 JP20525289A JP20525289A JP2621989B2 JP 2621989 B2 JP2621989 B2 JP 2621989B2 JP 20525289 A JP20525289 A JP 20525289A JP 20525289 A JP20525289 A JP 20525289A JP 2621989 B2 JP2621989 B2 JP 2621989B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- equalizer
- delay
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、無線伝搬路で発生する選択性フェージン
グを等化した受信信号の周波数特性を平坦化するフェー
ジング自動等化器に関するものである。
グを等化した受信信号の周波数特性を平坦化するフェー
ジング自動等化器に関するものである。
第６図は従来のフェージング自動等化器を示す回路図
である。図において、１は受信信号の入力端子、2aは可
変共振回路で構成された等化部で、可変抵抗素子３、共
振器４および可変容量素子５から成っている。また、６
は等化部2aの出力信号のうち特定の３つの周波数成分
f1,f2,f3をそれぞれ通過させる帯域通過フィルタ（検出
部）、７は帯域通過フィルタ６が出力した信号をそれぞ
れ検波して３つのレベル信号を出力する検波器（検出
部）、８はレベル信号にもとづいて可変抵抗素子３を制
御するＲ制御信号31および可変容量素子５を制御するＣ
制御信号51を出力する制御部、13は出力端子である。
である。図において、１は受信信号の入力端子、2aは可
変共振回路で構成された等化部で、可変抵抗素子３、共
振器４および可変容量素子５から成っている。また、６
は等化部2aの出力信号のうち特定の３つの周波数成分
f1,f2,f3をそれぞれ通過させる帯域通過フィルタ（検出
部）、７は帯域通過フィルタ６が出力した信号をそれぞ
れ検波して３つのレベル信号を出力する検波器（検出
部）、８はレベル信号にもとづいて可変抵抗素子３を制
御するＲ制御信号31および可変容量素子５を制御するＣ
制御信号51を出力する制御部、13は出力端子である。
次に動作について説明する。選択性フェージングによ
る伝搬路ひずみを受けた受信信号は、帯域阻止波回路
の特性が重畳された周波数特性を有している。周波数特
性にひずみを持つこのような信号は、可変共振回路によ
って等化することができる。第６図に示したフェージン
グ自動等化器は、このような考え方のもとに構成された
もので、可変共振回路が有する帯域通過波特性の中心
周波数および尖鋭度を自動制御し、ひずみを受けた受信
信号の帯域阻止波特性を補正して周波数特性を平坦化
するものである。まず、受信信号は入力端子１に入力す
る。出力端子13側に設けられた帯域通過フィルタ６は、
等化部2aの出力信号に含まれている周波数成分のうち特
定の３周波分を抽出する。つまり、受信信号の周波数特
性のひずみを３周波を用いて監視する。帯域通過フィル
タ６が抽出した周波数成分は、それぞれが検波器７を通
過してそれらの振幅レベルがレベル信号として出力され
る。次に、制御部８は、３つのレベル信号を導入して、
３周波のレベルの大小関係から可変共振回路の中心周波
数および尖鋭度を決定する。そして、制御部８は中心周
波数および尖鋭度が、決定した値になるように、可変抵
抗素子３に対してＲ制御信号31を、また、可変容量素子
５に対してＣ制御信号51を出力する。可変抵抗素子３は
Ｒ制御信号31に応じて抵抗値を変えて、可変共振回路の
尖鋭度を変化させ、可変容量素子５はＣ制御信号51に応
じて容量値を変えて、可変共振回路の中心周波数を変化
させる。
る伝搬路ひずみを受けた受信信号は、帯域阻止波回路
の特性が重畳された周波数特性を有している。周波数特
性にひずみを持つこのような信号は、可変共振回路によ
って等化することができる。第６図に示したフェージン
グ自動等化器は、このような考え方のもとに構成された
もので、可変共振回路が有する帯域通過波特性の中心
周波数および尖鋭度を自動制御し、ひずみを受けた受信
信号の帯域阻止波特性を補正して周波数特性を平坦化
するものである。まず、受信信号は入力端子１に入力す
る。出力端子13側に設けられた帯域通過フィルタ６は、
等化部2aの出力信号に含まれている周波数成分のうち特
定の３周波分を抽出する。つまり、受信信号の周波数特
性のひずみを３周波を用いて監視する。帯域通過フィル
タ６が抽出した周波数成分は、それぞれが検波器７を通
過してそれらの振幅レベルがレベル信号として出力され
る。次に、制御部８は、３つのレベル信号を導入して、
３周波のレベルの大小関係から可変共振回路の中心周波
数および尖鋭度を決定する。そして、制御部８は中心周
波数および尖鋭度が、決定した値になるように、可変抵
抗素子３に対してＲ制御信号31を、また、可変容量素子
５に対してＣ制御信号51を出力する。可変抵抗素子３は
Ｒ制御信号31に応じて抵抗値を変えて、可変共振回路の
尖鋭度を変化させ、可変容量素子５はＣ制御信号51に応
じて容量値を変えて、可変共振回路の中心周波数を変化
させる。
ここで、選択性フェージングについて簡単に説明す
る。一般には選択性フェージングは２波干渉フェージン
グで表現することができる。
る。一般には選択性フェージングは２波干渉フェージン
グで表現することができる。
直接波を、 多重反射波を、 とすると、合成波は、 となる。ここで、τは直接波と多重反射波との伝搬遅延
時間差であり、ρは直接波と多重反射波との振幅比（R/
D）である。
時間差であり、ρは直接波と多重反射波との振幅比（R/
D）である。
従って、伝搬路の振幅特性Ａ（ω）、遅延特性Ｄ
（ω）は、 となる。（４），（５）式中のパラメータは時間的に変
動するが、ρが１に近づいた場合には特定の周波数成分
が著しく減衰して選択性フェージングが発生する。ρを
パラメータとした振幅特性、遅延特性は、第７図および
第８図に示すようになることが知られている。ρ＜１の
場合は最小位相推移形フェージングといい、遅延特性は
負になる。また、ρ＞１の場合は非最小位相推移形フェ
ージングといい、遅延特性は正になり、最小位相推移形
フェージングとは逆の特性となる。共振回路の遅延特性
は正の値となるので、可変共振回路を用いた等化部2a
は、最小位相推移形フェージングについては有効に等化
できる。
（ω）は、 となる。（４），（５）式中のパラメータは時間的に変
動するが、ρが１に近づいた場合には特定の周波数成分
が著しく減衰して選択性フェージングが発生する。ρを
パラメータとした振幅特性、遅延特性は、第７図および
第８図に示すようになることが知られている。ρ＜１の
場合は最小位相推移形フェージングといい、遅延特性は
負になる。また、ρ＞１の場合は非最小位相推移形フェ
ージングといい、遅延特性は正になり、最小位相推移形
フェージングとは逆の特性となる。共振回路の遅延特性
は正の値となるので、可変共振回路を用いた等化部2a
は、最小位相推移形フェージングについては有効に等化
できる。
なお、以上に述べたフェージング自動等化器に関して
は、「選択性フェージング用振幅等化器」（電子通信学
会論文誌'82/1,Vol.1,J65−B,No.1）に類似の記載があ
る。
は、「選択性フェージング用振幅等化器」（電子通信学
会論文誌'82/1,Vol.1,J65−B,No.1）に類似の記載があ
る。
従来のフェージング自動等化器は以上のように構成さ
れているので、ρ＜１の最小位相推定形フェージングに
ついては振幅特性および遅延特性を等化できる、ρ＞１
の非最小位相推移形フェージングについては振幅特性は
等化できても、遅延特性は等化できないという課題があ
った。
れているので、ρ＜１の最小位相推定形フェージングに
ついては振幅特性および遅延特性を等化できる、ρ＞１
の非最小位相推移形フェージングについては振幅特性は
等化できても、遅延特性は等化できないという課題があ
った。
この発明は上記のような課題を解消するためになされ
たもので、非最小位相推移形フェージングについても、
振幅特性および遅延特性を等化できるフェージング自動
等化器を得ることを目的とする。
たもので、非最小位相推移形フェージングについても、
振幅特性および遅延特性を等化できるフェージング自動
等化器を得ることを目的とする。
この発明に係るフェージング自動等化器は、等化部
と、この等化部の出力信号をもとにひずみに応じた検出
信号を出力する検出部と、この検出部が出力した検出信
号にもとづいて制御信号を作成し、等化部に与える制御
部とから成る構成において、等化部を、入力信号をＮ系
統（Ｎは正の整数）に分岐させる分岐回路、Ｎ系統の信
号をそれぞれ入力する減算器、これら減算器の出力信号
を制御部が作成した遅延信号で指定された値だけそれぞ
れ遅延させる遅延量調整器、これら遅延量調整器の出力
信号を制御部が作成した振幅調整信号で指定された値の
増幅度でそれぞれ増幅した後に対応する前記減算器に帰
還する振幅調整器、これら振幅調整器の出力信号を前記
遅延信号で指定された値を2i倍（Ｎ系統のそれぞれに第
０系統，第１系統，…のように系統番号を付した場合の
系統番号がｉである。）した値だけ遅延させる第２の遅
延量調整器、これら第２の遅延量調整器の出力信号を前
記振幅調整信号で指定された値の2i乗の増幅度で増幅す
る第２の振幅調整器、およびこれら第２の振幅調整器の
出力信号を加算する合成器を含んで構成したものであ
る。
と、この等化部の出力信号をもとにひずみに応じた検出
信号を出力する検出部と、この検出部が出力した検出信
号にもとづいて制御信号を作成し、等化部に与える制御
部とから成る構成において、等化部を、入力信号をＮ系
統（Ｎは正の整数）に分岐させる分岐回路、Ｎ系統の信
号をそれぞれ入力する減算器、これら減算器の出力信号
を制御部が作成した遅延信号で指定された値だけそれぞ
れ遅延させる遅延量調整器、これら遅延量調整器の出力
信号を制御部が作成した振幅調整信号で指定された値の
増幅度でそれぞれ増幅した後に対応する前記減算器に帰
還する振幅調整器、これら振幅調整器の出力信号を前記
遅延信号で指定された値を2i倍（Ｎ系統のそれぞれに第
０系統，第１系統，…のように系統番号を付した場合の
系統番号がｉである。）した値だけ遅延させる第２の遅
延量調整器、これら第２の遅延量調整器の出力信号を前
記振幅調整信号で指定された値の2i乗の増幅度で増幅す
る第２の振幅調整器、およびこれら第２の振幅調整器の
出力信号を加算する合成器を含んで構成したものであ
る。
この発明における等化器は、制御部が出力した遅延信
号および振幅調整信号を使用して、多重反射波の影響を
除去しうる特性を有する伝達関数を持つように構成され
るので、その出力信号は振幅、遅延量ともに周波数特性
が平坦化される。
号および振幅調整信号を使用して、多重反射波の影響を
除去しうる特性を有する伝達関数を持つように構成され
るので、その出力信号は振幅、遅延量ともに周波数特性
が平坦化される。
以下、この発明の一実施例を図について説明する。第
１図において、２は等化部、８は制御部であり、９は検
出部を構成する検波器７が出力した３つのレベル信号を
ディジタル値に変換するA/Dコンバータ（A/D）、10はA/
D9の出力値をもとに遅延信号および振幅調整信号に相当
するディジタル値を作成するプロセッサ（CPU）、11は
遅延信号に相当するディジタル値をアナログ信号に変換
するD/Aコンバータ（D/A）、12は振幅調整信号に相当す
るディジタル値をアナログ信号に変換するD/Aコンバー
タ（D/A）である。
１図において、２は等化部、８は制御部であり、９は検
出部を構成する検波器７が出力した３つのレベル信号を
ディジタル値に変換するA/Dコンバータ（A/D）、10はA/
D9の出力値をもとに遅延信号および振幅調整信号に相当
するディジタル値を作成するプロセッサ（CPU）、11は
遅延信号に相当するディジタル値をアナログ信号に変換
するD/Aコンバータ（D/A）、12は振幅調整信号に相当す
るディジタル値をアナログ信号に変換するD/Aコンバー
タ（D/A）である。
また、第２図は等化部２の構成を詳細に示したもので
ある。図において、15は受信信号をＮ系統に分岐させる
Ｎ分配器（分岐回路）、160〜16nはそれぞれ入力した受
信信号と帰還信号との差を出力する減算器、170〜17nは
遅延信号で指定された値（遅延量）だけ、入力した信号
を遅延させる遅延量調節器、180〜18nは振幅調整信号で
指定された値（振幅調整量）を増幅度として遅延量調整
器170〜17nの出力を増幅し、増幅後の信号を帰還信号と
する振幅調整器、190〜19nは帰還信号と同一の信号を入
力して、遅延量の2i倍分の遅延を与える第２の遅延量調
整器である。ここで、ｉは０〜ｎの値をとり、（ｎ＋
１）個設けられた第２の遅延量調整器190〜19nにおい
て、それぞれ異なる値が採用される。また、200〜20nは
第２の遅延量調整器190〜19nから出力された信号を振幅
調整量の2i乗の増幅度で増幅する第２の振幅調整器であ
る。ここで、ｉは０〜ｎの値をとり、接続されている第
２の遅延量調整器190〜19nで採用された値と同一の値で
ある。そして、21は各第２の振幅調整器200〜20nが出力
した値を加算する合成器、22は等化部２の出力端子であ
る。
ある。図において、15は受信信号をＮ系統に分岐させる
Ｎ分配器（分岐回路）、160〜16nはそれぞれ入力した受
信信号と帰還信号との差を出力する減算器、170〜17nは
遅延信号で指定された値（遅延量）だけ、入力した信号
を遅延させる遅延量調節器、180〜18nは振幅調整信号で
指定された値（振幅調整量）を増幅度として遅延量調整
器170〜17nの出力を増幅し、増幅後の信号を帰還信号と
する振幅調整器、190〜19nは帰還信号と同一の信号を入
力して、遅延量の2i倍分の遅延を与える第２の遅延量調
整器である。ここで、ｉは０〜ｎの値をとり、（ｎ＋
１）個設けられた第２の遅延量調整器190〜19nにおい
て、それぞれ異なる値が採用される。また、200〜20nは
第２の遅延量調整器190〜19nから出力された信号を振幅
調整量の2i乗の増幅度で増幅する第２の振幅調整器であ
る。ここで、ｉは０〜ｎの値をとり、接続されている第
２の遅延量調整器190〜19nで採用された値と同一の値で
ある。そして、21は各第２の振幅調整器200〜20nが出力
した値を加算する合成器、22は等化部２の出力端子であ
る。
次に動作について説明する。
まず、動作原理の概略を説明する。等化部２の出力信
号を直接波と等しくなれば等化できたことになる。直接
波および合成波は、既述の（１）式および（３）式で表
現されるので、等化部２の伝達関数をＨ（ω）とする
と、 となればよい。従って、 となればよい。（７）式を展開すると、 を得る。合成波を入力した場合の回路応答は、 ここで、 また、（９）式は第ｎ項まででとどめている。（10）
式の第１項および第２項の一部は合成波（受信信号）そ
のものを表しているので、（10）式は、第２図に示した
減算器160〜16n、遅延量調整器170〜17nおよび振幅調整
器180〜18nで実現できる。そして、（９）式の第１項は
第２図に示した第１系統（減算器160、遅延量調整器17
0、振幅調整器180、第２の遅延量調整器190および第２
の振幅調整器200から成る系統）で実現できる。同様に
第ｌ項は第ｌ系統（ｌ＝1,…,n＋１）で実現できる。従
って、第１系統〜第（ｎ＋１）系統の出力値の総和は、
（９）式の結果すなわち（６）式の右辺を表しているこ
とになり、合成器21の出力信号は直接波が再生されるも
のになる。
号を直接波と等しくなれば等化できたことになる。直接
波および合成波は、既述の（１）式および（３）式で表
現されるので、等化部２の伝達関数をＨ（ω）とする
と、 となればよい。従って、 となればよい。（７）式を展開すると、 を得る。合成波を入力した場合の回路応答は、 ここで、 また、（９）式は第ｎ項まででとどめている。（10）
式の第１項および第２項の一部は合成波（受信信号）そ
のものを表しているので、（10）式は、第２図に示した
減算器160〜16n、遅延量調整器170〜17nおよび振幅調整
器180〜18nで実現できる。そして、（９）式の第１項は
第２図に示した第１系統（減算器160、遅延量調整器17
0、振幅調整器180、第２の遅延量調整器190および第２
の振幅調整器200から成る系統）で実現できる。同様に
第ｌ項は第ｌ系統（ｌ＝1,…,n＋１）で実現できる。従
って、第１系統〜第（ｎ＋１）系統の出力値の総和は、
（９）式の結果すなわち（６）式の右辺を表しているこ
とになり、合成器21の出力信号は直接波が再生されるも
のになる。
制御部８が等化部２に与える遅延量および振幅調整量
が（９）式のおよび（10）式に現れるτおよびρに一致
すれば、遅延特性と振幅特性とが共に等化されたことに
なる。そこで、次に制御部８の動作について、第３図お
よび第４図に示したフローチャートを参照して説明す
る。検波器７からは、伝送帯域の中心周波数f2、下部周
波数f1および上部周波数f3における検波信号（レベル信
号）V1,V2,V3が出力されている。これらの値はA/D9でデ
ィジタル値に変換され、CPU10に入力する（ステップST
1）。まず、遅延信号を作成する動作の一例を説明す
る。CPU10はディジタル値に変換されたレベル信号V1,
V2,V3から（V1−V2）−（V3−V2）の演算を行ってＶを
得る（ステップST2）。そして、この演算結果に所定の
値Ａを乗じたものを遅延量制御電圧Ｖτとして、D/A11
に出力する（ステップST3）。D/A11は遅延量制御電圧Ｖ
τをアナログ値にして等化部２に与える。遅延量制御電
圧Ｖτがアナログ変換されたものは、等化部２に与える
遅延量である。なお、ステップST3で用いた値Ａは、実
験等により最適の値が決定される。
が（９）式のおよび（10）式に現れるτおよびρに一致
すれば、遅延特性と振幅特性とが共に等化されたことに
なる。そこで、次に制御部８の動作について、第３図お
よび第４図に示したフローチャートを参照して説明す
る。検波器７からは、伝送帯域の中心周波数f2、下部周
波数f1および上部周波数f3における検波信号（レベル信
号）V1,V2,V3が出力されている。これらの値はA/D9でデ
ィジタル値に変換され、CPU10に入力する（ステップST
1）。まず、遅延信号を作成する動作の一例を説明す
る。CPU10はディジタル値に変換されたレベル信号V1,
V2,V3から（V1−V2）−（V3−V2）の演算を行ってＶを
得る（ステップST2）。そして、この演算結果に所定の
値Ａを乗じたものを遅延量制御電圧Ｖτとして、D/A11
に出力する（ステップST3）。D/A11は遅延量制御電圧Ｖ
τをアナログ値にして等化部２に与える。遅延量制御電
圧Ｖτがアナログ変換されたものは、等化部２に与える
遅延量である。なお、ステップST3で用いた値Ａは、実
験等により最適の値が決定される。
次に、振幅調整信号を作成する動作の一例を説明す
る。まず、CPU10は振幅制御電圧Ｖρとして初期値Ｖρ
０を出力し（ステップST11）、次いでレベル信号V1,V2,
V3を入力する（ステップS12）。そして、（V1−V2）＋
（V3−V2）の演算を行い、結果をＶ（０）とする（ステ
ップST13）。次に振幅制御電圧ＶρをΔＶρだけ増加さ
せて出力する（ステップST14）。すると、レベル信号
V1,V2,V3はΔＶρの変化に応じて変化するので、新たな
レベル信号V1,V2,V3を入力する（ステップST15）。そし
て、（V1−V2）＋（V3−V2）の演算を行い、結果をＶ
（１）とする（ステップST16）。先に求めたＶ（０）と
ステップST16で求めたＶ（１）との差をとってΔｖとす
る。Δｖ＝０となれば振幅制御電圧Ｖρは変化させず
（ステップST18）、Δｖ＞０ならば、振幅制御電圧Ｖρ
をΔＶρ減少させる（ステップST20）。また、Δｖ＜０
ならばΔＶρ増加させる（ステップST21）。そして、Ｖ
（１）の値をＶ（０）として、ステップST15の処理へも
どる。以上のようにしてCPU10から出力された増幅制御
電圧Ｖρは、D/A12でアナログ値に変換された後、振幅
量として等化部２に与えられる。そして、Δｖ＝０とな
る振幅量が最終的な振幅量となっている。なお、初期値
Ｖρ０および振幅制御電圧Ｖρを調整していく値ΔＶρ
は、実験等で決定される。以上の説明において、検出部
は３周波を入力する構成としたが、入力する周波数成分
はこれより多数であってもよい。
る。まず、CPU10は振幅制御電圧Ｖρとして初期値Ｖρ
０を出力し（ステップST11）、次いでレベル信号V1,V2,
V3を入力する（ステップS12）。そして、（V1−V2）＋
（V3−V2）の演算を行い、結果をＶ（０）とする（ステ
ップST13）。次に振幅制御電圧ＶρをΔＶρだけ増加さ
せて出力する（ステップST14）。すると、レベル信号
V1,V2,V3はΔＶρの変化に応じて変化するので、新たな
レベル信号V1,V2,V3を入力する（ステップST15）。そし
て、（V1−V2）＋（V3−V2）の演算を行い、結果をＶ
（１）とする（ステップST16）。先に求めたＶ（０）と
ステップST16で求めたＶ（１）との差をとってΔｖとす
る。Δｖ＝０となれば振幅制御電圧Ｖρは変化させず
（ステップST18）、Δｖ＞０ならば、振幅制御電圧Ｖρ
をΔＶρ減少させる（ステップST20）。また、Δｖ＜０
ならばΔＶρ増加させる（ステップST21）。そして、Ｖ
（１）の値をＶ（０）として、ステップST15の処理へも
どる。以上のようにしてCPU10から出力された増幅制御
電圧Ｖρは、D/A12でアナログ値に変換された後、振幅
量として等化部２に与えられる。そして、Δｖ＝０とな
る振幅量が最終的な振幅量となっている。なお、初期値
Ｖρ０および振幅制御電圧Ｖρを調整していく値ΔＶρ
は、実験等で決定される。以上の説明において、検出部
は３周波を入力する構成としたが、入力する周波数成分
はこれより多数であってもよい。
なお、上記実施例では等化部２の出力側に帯域通過フ
ィルタ６と検波器７とを設けたものを示したが、これら
に換えて、復調部22で復調したディジタル信号を導入す
る符号誤り率監視部23を設けてもよい。このように構成
したものを第５図に示す。第５図において、24はCPU10
の入出力部（I/O）、25は復調信号の出力端子である。
このように構成した場合には、まず、符号誤り率監視部
23は、復調信号のエラーチェックを行って誤り率をI/O2
4を介してCPU10に出力する。CPU10は入力した誤り率に
応じて適当に遅延量と振幅量とを上下に振って等化部２
に与える。そして、再度、符号誤り率監視部23から誤り
率を入力して、誤り率が低下する方向に遅延量と振幅量
とを調整する。
ィルタ６と検波器７とを設けたものを示したが、これら
に換えて、復調部22で復調したディジタル信号を導入す
る符号誤り率監視部23を設けてもよい。このように構成
したものを第５図に示す。第５図において、24はCPU10
の入出力部（I/O）、25は復調信号の出力端子である。
このように構成した場合には、まず、符号誤り率監視部
23は、復調信号のエラーチェックを行って誤り率をI/O2
4を介してCPU10に出力する。CPU10は入力した誤り率に
応じて適当に遅延量と振幅量とを上下に振って等化部２
に与える。そして、再度、符号誤り率監視部23から誤り
率を入力して、誤り率が低下する方向に遅延量と振幅量
とを調整する。
また、上記各実施例では等化部２の出力信号をもと
に、この出力信号の特定の周波数成分を検波して作成し
たレベル信号V1,V2,V3や、出力信号を復調したものから
算出した誤り率を入力してプロセッサ回路で遅延量およ
び振幅量を決定するものを例示したが、遅延量および振
幅量を出力できるものであれば、他の構成であってもよ
く、上記各実施例と同様の効果を奏する。
に、この出力信号の特定の周波数成分を検波して作成し
たレベル信号V1,V2,V3や、出力信号を復調したものから
算出した誤り率を入力してプロセッサ回路で遅延量およ
び振幅量を決定するものを例示したが、遅延量および振
幅量を出力できるものであれば、他の構成であってもよ
く、上記各実施例と同様の効果を奏する。
以上のように、この発明によれば、フェージング自動
等化器を、減算器、遅延量調整器および振幅調整器によ
る等化部を設け、遅延量と振幅量とを等化部に入力して
等化するように構成したので、ρ＞１の非最小位相推移
形フェージングについても遅延特性と振幅特性とを等化
ができるものが得られる効果がある。
等化器を、減算器、遅延量調整器および振幅調整器によ
る等化部を設け、遅延量と振幅量とを等化部に入力して
等化するように構成したので、ρ＞１の非最小位相推移
形フェージングについても遅延特性と振幅特性とを等化
ができるものが得られる効果がある。
第１図はこの発明の一実施例によるフェージング自動等
化器を示すブロック図、第２図は等化部の構成を示すブ
ロック図、第３図および第４図は制御部の動作の一例を
示すフローチャート、第５図はこの発明の他の実施例に
よるフェージング自動等化器を示すブロック図、第６図
は従来のフェージング自動等化器を示すブロック図、第
７図は振幅−周波数特性を示す特性図、第８図は遅延−
周波数特性を示す特性図である。 ２は等化部、６は帯域通過フィルタ（検出部）、７は検
波器（検出部）、８は制御部、15はＮ分配器（分岐回
路）、160〜16nは減算器、170〜17nは遅延量調整器、18
0〜18nは振幅調整器、190〜19nは第２の遅延量調整器、
200〜20nは第２の振幅調整器、21は合成器。 なお、図中、同一符号は同一、又は相当部分を示す。
化器を示すブロック図、第２図は等化部の構成を示すブ
ロック図、第３図および第４図は制御部の動作の一例を
示すフローチャート、第５図はこの発明の他の実施例に
よるフェージング自動等化器を示すブロック図、第６図
は従来のフェージング自動等化器を示すブロック図、第
７図は振幅−周波数特性を示す特性図、第８図は遅延−
周波数特性を示す特性図である。 ２は等化部、６は帯域通過フィルタ（検出部）、７は検
波器（検出部）、８は制御部、15はＮ分配器（分岐回
路）、160〜16nは減算器、170〜17nは遅延量調整器、18
0〜18nは振幅調整器、190〜19nは第２の遅延量調整器、
200〜20nは第２の振幅調整器、21は合成器。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】入力信号の周波数特性のひずみを等化する
等化部と、前記等化部の出力信号を入力して、前記入力
信号のひずみに応じた検出信号を出力する検出部と、前
記検出部が出力した前記検出信号にもとづいて、前記検
出信号で表示される前記入力信号のひずみが最小となる
制御信号を前記等化部に与える制御部とを備えたフェー
ジング自動等化器において、前記等化部は、前記入力信
号を複数の信号に分岐させる分岐回路と、前記複数の信
号をそれぞれ入力する減算器と、これら減算器の出力信
号を前記制御信号である遅延信号で指定された量だけそ
れぞれ遅延させる遅延量調整器と、これら遅延量調整器
の出力信号を前記制御信号である振幅調整信号で指定さ
れた量の増幅度でそれぞれ増幅した後に対応する前記減
算器に帰還する振幅調整器と、これら振幅調整器の出力
信号を前記遅延信号で指定された量に零から連続する偶
数であってそれぞれ異なる偶数を乗じた量だけ遅延させ
る第２の遅延量調整器と、これら第２の遅延量調整器の
出力信号に前記振幅調整信号で指定された量を前記偶数
の回数だけ自乗した量の増幅度でそれぞれ増幅する第２
の振幅調整器と、これら第２の振幅調整器の出力信号を
加算する合成器とを有することを特徴とするフェージン
グ自動等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20525289A JP2621989B2 (ja) | 1989-08-08 | 1989-08-08 | フェージング自動等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20525289A JP2621989B2 (ja) | 1989-08-08 | 1989-08-08 | フェージング自動等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0369216A JPH0369216A (ja) | 1991-03-25 |
| JP2621989B2 true JP2621989B2 (ja) | 1997-06-18 |
Family
ID=16503910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20525289A Expired - Lifetime JP2621989B2 (ja) | 1989-08-08 | 1989-08-08 | フェージング自動等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621989B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11220429A (ja) | 1997-11-13 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 適応等化装置 |
| US7330068B2 (en) * | 2002-04-16 | 2008-02-12 | Bose Corporation | Adjusting coefficients of a filter |
-
1989
- 1989-08-08 JP JP20525289A patent/JP2621989B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0369216A (ja) | 1991-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0526573B1 (en) | Clock recovery circuit without jitter peaking | |
| US4258340A (en) | Amplitude equalizer | |
| JP3822163B2 (ja) | Ａｇｃシステム | |
| US5303264A (en) | Adaptive equalizer using recursive least-squares algorithm and method therefor | |
| JP2621989B2 (ja) | フェージング自動等化器 | |
| JPS63164638A (ja) | ダイバーシティ結合器 | |
| US4559635A (en) | Auto-adaptive amplitude-equalizing arrangement for digital radio links | |
| JPH1013316A (ja) | フェージング等化装置 | |
| JP2570126B2 (ja) | 復調装置 | |
| JP3311773B2 (ja) | ４相ｐｓｋ復調器 | |
| JP2518520B2 (ja) | 復調方法及び復調器 | |
| US4791638A (en) | Signal processsing circuit for a telephone set | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP2000252898A (ja) | ダイバーシティ受信機 | |
| JPS60254841A (ja) | フエ−ジング等化方式 | |
| JPS61112437A (ja) | 自動等化方式 | |
| JPH0278310A (ja) | Ａｇｃシステム | |
| JPS59112714A (ja) | 自動波形等化装置 | |
| JPH06204765A (ja) | 電力合成装置 | |
| JPH11186946A (ja) | ダイバーシチ受信機およびこれら受信機に使用するａｇｃ回路 | |
| JPH01154613A (ja) | 自動利得制御増幅回路 | |
| JPH06204901A (ja) | Ｆｍ受信装置 | |
| JP2646858B2 (ja) | 交差偏波干渉補償器 | |
| JPS60142630A (ja) | 伝搬歪補償装置 | |
| JPS6335137B2 (ja) |