JP2612571B2 - Electron-emitting device - Google Patents
Electron-emitting deviceInfo
- Publication number
- JP2612571B2 JP2612571B2 JP7360187A JP7360187A JP2612571B2 JP 2612571 B2 JP2612571 B2 JP 2612571B2 JP 7360187 A JP7360187 A JP 7360187A JP 7360187 A JP7360187 A JP 7360187A JP 2612571 B2 JP2612571 B2 JP 2612571B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitting device
- sio
- deposited
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子放出素子に係り、特に堆積される面上に
設けられた尖頭部を有する電極と、該堆積される面上で
且つ該尖頭部の近傍に設けられた引き出し電極とを有す
る電子放出素子に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, and more particularly, to an electrode having a pointed tip provided on a surface to be deposited, The present invention relates to an electron-emitting device having an extraction electrode provided near a pointed head.
［従来技術］ 従来、電子放出源としては熱陰極型電子放出素子が多
く用いられていたが、熱電極を利用した電子放出は加熱
によるエネルギーロスが大きく、予備加熱が必要等の問
題点を有していた。[Prior art] Conventionally, hot cathode type electron-emitting devices have been widely used as an electron-emitting source. However, electron emission using a hot electrode has a problem that energy loss due to heating is large and preheating is required. Was.
これらの問題点を解決すべく、冷陰極型の電子放出素
子がいくつか提案されており、その中に局部的に高電界
を発生させ、電界放出により電子放出を行わせる電界効
果型の電子放出素子がある。In order to solve these problems, several cold-cathode-type electron-emitting devices have been proposed, and a field-effect-type electron emission device that locally generates a high electric field and emits electrons by field emission. There are elements.
第14図は上記の電界効果型の電子放出素子の一例を示
す概略的部分断面図である。FIG. 14 is a schematic partial sectional view showing an example of the above-mentioned field-effect type electron-emitting device.
第14図に示すように、Si等の基体23上にMo（モリブデ
ン）等の円錐形状の電極26を設け、この電極26を中心と
して開口部が設けられたSiO2等の絶縁層24が形成され、
この上に前記円錐形状の尖頭部の近傍にその端部が形成
された引き出し電極25を設ける。As shown in FIG. 14, a conical electrode 26 made of Mo (molybdenum) or the like is provided on a substrate 23 made of Si or the like, and an insulating layer 24 made of SiO 2 or the like having an opening provided around the electrode 26 is formed. And
An extraction electrode 25 having an end formed near the conical point is provided thereon.
このような構造の電子放出素子において、基体23と引
き出し電極25との間に電圧を印加すると、電界強度の強
い尖頭部から電子が放出される。In the electron-emitting device having such a structure, when a voltage is applied between the base 23 and the extraction electrode 25, electrons are emitted from the peak having a strong electric field intensity.
［発明が解決しようとする問題点］ しかしながら、上記の電界効果型の電子放出素子は、
一般に印加電圧が100V以上必要であり、IC化することが
困難であり、低電圧化が望まれていた。[Problems to be solved by the invention] However, the above-mentioned field-effect type electron-emitting device has
Generally, an applied voltage of 100 V or more is required, making it difficult to implement an IC, and a lower voltage has been desired.
本発明の目的は、上記従来の問題点に鑑み、低電圧化
が可能であり、さらに電子放出効率を改善可能な、電子
放出素子を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an electron-emitting device capable of reducing the voltage and improving the electron-emitting efficiency in view of the above-mentioned conventional problems.
［問題点を解決するための手段］ 本発明による電子放出素子は、基体の表面上に設けら
れた尖頭部を有する電極と、該堆積面上で且つ該尖頭部
の近傍に設けられた引き出し電極とを有する電子放出素
子において、 前記尖頭部が、半導体結晶と低仕事関数材料とから成
り、前記半導体結晶が、前記基体の表面上に、該基体の
表面よりも核形成密度が十分大きく、且つ単一の核だけ
が成長する程度に十分微細な異種材料を設け、この異種
材料上に成長した単一の核を中心に単結晶を成長させる
ことによって形成されたことを特徴とする。[Means for Solving the Problems] An electron-emitting device according to the present invention is provided with an electrode having a pointed head provided on the surface of a base, and provided on the deposition surface and in the vicinity of the pointed head. In the electron-emitting device having an extraction electrode, the pointed portion is made of a semiconductor crystal and a low work function material, and the semiconductor crystal has a nucleation density sufficient on the surface of the substrate compared to the surface of the substrate. It is characterized by being formed by providing a dissimilar material that is large and fine enough to allow only a single nucleus to grow, and growing a single crystal around the single nucleus grown on the dissimilar material. .
［作用］ 本発明は、電極の尖頭部を、少なくとも、核成長によ
り作られた半導体結晶と低仕事関数材料とから構成する
ことにより、低電圧を図り、且つ電子放出効率を向上さ
せるものである。[Function] The present invention is intended to achieve a low voltage and improve electron emission efficiency by forming at least the tip of the electrode from a semiconductor crystal formed by nuclear growth and a low work function material. is there.
半導体結晶としては、ｐ型半導体結晶及び／又はｎ型
半導体結晶を用いることができる。以下、ｐ型半導体結
晶と低仕事関数材料とを用いて電子を放出させる場合に
ついて、説明を行う。As the semiconductor crystal, a p-type semiconductor crystal and / or an n-type semiconductor crystal can be used. Hereinafter, a case where electrons are emitted using a p-type semiconductor crystal and a low work function material will be described.
まず、本発明の電子放出動作の原理について説明す
る。First, the principle of the electron emission operation of the present invention will be described.
第４図は、金属−半導体接合のエネルギバンド図であ
る。FIG. 4 is an energy band diagram of a metal-semiconductor junction.
第５図は、本発明における半導体表面のエネルギバン
ド図である。FIG. 5 is an energy band diagram of the semiconductor surface in the present invention.
第４図に示すように真空準位Evacがｐ型半導体の伝導
帯Ecより低いエネルギ準位にあるようなNEA状態を達成
するためには、仕事関数φｍを低下させるような材料を
半導体表面に形成する必要がある。このような低仕事関
数材料としては、アルカリ金属が代表的なものであり、
特にCsやCs−Ｏ等が使用されている。半導体表面の仕事
関数φｍが低い状態、更にNEA状態であれば、ｐ型半導
体に注入された電子は容易に放出され、大きな電子放出
効率を有する電子放出素子を得ることができる。As shown in FIG. 4, in order to achieve the NEA state in which the vacuum level Evac is at an energy level lower than the conduction band Ec of the p-type semiconductor, a material that reduces the work function φm is applied to the semiconductor surface. Need to be formed. Alkali metal is a typical example of such a low work function material,
Particularly, Cs and Cs-O are used. When the work function φm of the semiconductor surface is low and the NEA state, the electrons injected into the p-type semiconductor are easily emitted, and an electron-emitting device having high electron emission efficiency can be obtained.
さらに前記のｐ型半導体および低仕事関数材料との接
合を逆バイアスすることによって、第５図に示すよう
に、真空準位Evacをｐ型半導体の伝導帯Ecより低いエネ
ルギ準位とする。その結果として、従来より大きなエネ
ルギ差ΔＥを容易に得ることができ、仕事関数φｍが比
較的大きく、化学的に安定した低仕事関数材料を使用し
て、平衡状態では真空準位Evacがｐ型半導体の伝導帯Ec
より高いエネルギ準位である場合であっても、容易にNE
A状態を得ることができる。Further, by reverse-biasing the junction between the p-type semiconductor and the low work function material, the vacuum level Evac is set to an energy level lower than the conduction band Ec of the p-type semiconductor, as shown in FIG. As a result, an energy difference ΔE larger than before can be easily obtained, a work function φm is relatively large, and a chemically stable low work function material is used. Semiconductor conduction band Ec
Even at higher energy levels, NE
A state can be obtained.
本発明はこのような、電子放出構成を電界効果型の電
子放出素子と類似の構成に用いることにより、低電圧化
を図るとともに、電子放出効率の向上を図らんとするも
のである。The present invention is intended to reduce the voltage and improve the electron emission efficiency by using such an electron emission configuration in a configuration similar to a field-effect type electron emission element.
なお、ｎ型半導体結晶と低仕事関数材料とを用いて電
子放出素子を形成することも可能であり、その例として
は、例えば、Philips J.Res.39,59−60,1984に示されて
いる。Note that it is also possible to form an electron-emitting device using an n-type semiconductor crystal and a low work function material, for example, as shown in Philips J. Res. 39, 59-60, 1984. I have.
また、本発明において、堆積される面に、この堆積さ
れる面の材料より核形成密度が十分大きく、且つ単一の
核だけが成長する程度に十分小さな異種材料を形成し、
この異種材料に成長した単一の核を中心として単結晶を
成長させる結晶成長方法を用いて、尖頭部を有する電極
を形成すれば次のような作用が生ずる。Further, in the present invention, a heterogeneous material having a nucleation density sufficiently higher than that of the material on the surface to be deposited and small enough to grow only a single nucleus is formed on the surface to be deposited,
When an electrode having a pointed head is formed by using a crystal growth method for growing a single crystal centered on a single nucleus grown on a dissimilar material, the following operation occurs.
（１）核形成面となる異種材料のみ単一の核が形成さ
れ、非核形成面となる堆積される面には核が形成されな
いので単結晶のみを形成することができる。また、単結
晶特有のファセットを電子放出部の尖頭部として用いる
ことができる。(1) A single nucleus is formed only on the dissimilar material serving as a nucleation surface, and no nucleus is formed on a deposition surface serving as a non-nucleation surface, so that only a single crystal can be formed. In addition, a facet unique to a single crystal can be used as a peak of the electron-emitting portion.
（２）尖頭部を有する電極の形状が、堆積される面，異
種材料面，電極の材質，堆積条件等の製造条件で決定さ
れ、所望の大きさの電極を形成することができ、またそ
の大きさのバラツキを抑えることができる。(2) The shape of the electrode having a pointed tip is determined by the manufacturing conditions such as the surface to be deposited, the surface of a different material, the material of the electrode, the deposition conditions, etc., and an electrode of a desired size can be formed. Variations in the size can be suppressed.
（３）尖頭部を有する電極の位置が異種材料面の位置精
度で決められるので、所望の位置に高精度に作製するこ
とができる。(3) Since the position of the electrode having the pointed head is determined by the positional accuracy of the dissimilar material surface, it can be manufactured at a desired position with high accuracy.
（４）従来、単結晶の成長が困難であった非晶質の絶縁
材料面にも単結晶を成長させることが容易となる。(4) It becomes easy to grow a single crystal even on an amorphous insulating material surface where it was conventionally difficult to grow a single crystal.
（５）通常の半導体製造プロセスで製造することができ
るので、簡易な工程で高集積化を行なうことができる。(5) Since the semiconductor device can be manufactured by an ordinary semiconductor manufacturing process, high integration can be performed by simple steps.
［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明す
る。なお、以下の実施例については、 第１図は本発明の電子放出素子の一実施例を説明する
ための概略的部分断面図である。[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic partial sectional view for explaining one embodiment of the electron-emitting device of the present invention.
第２図は本実施例の動作説明図である。 FIG. 2 is a diagram for explaining the operation of this embodiment.
同図に示すように、堆積される面を構成する非晶質絶
縁材料であるSiO2等の酸化基体１に、Si3N4等の異種材
料たる核形成ベース２を形成する。これらの核形成ベー
ス２に形成された単一の核を中心として、ｎ型不純物を
加えながら、Si等の単結晶を成長させ、ｎ型半導体領域
９を形成する。さらに、このｎ型半導体領域９上にｐ型
不純物を加えながら、ｐ型半導体領域10を形成する。ｐ
型半導体領域10は単結晶特有のファセットを有し、この
上に、CsSi等の低仕事関数材料領域11を約100Å程度に
形成することによって電子放出部となる尖頭部を有する
電極13を形成する。低仕事関数材料としては、φｍが約
2.5eV以下の材料が望ましく、たとえば、Li,Na,K,Rb,S
r,Cs,Ba,Eu,Yb,Fr等を用いることができる。また、低仕
事関数材料領域11の安定化を考慮すれば、上記のCsSiや
RbSi等のアルカリ金属シリサイドを使用してもよい。な
お、単結晶の製造方法については、後述する。As shown in FIG. 1, a nucleation base 2 which is a heterogeneous material such as Si 3 N 4 is formed on an oxide substrate 1 such as SiO 2 which is an amorphous insulating material constituting a surface to be deposited. A single crystal such as Si is grown around the single nucleus formed on the nucleation base 2 while adding an n-type impurity to form an n-type semiconductor region 9. Further, a p-type semiconductor region 10 is formed on the n-type semiconductor region 9 while adding a p-type impurity. p
The type semiconductor region 10 has a facet peculiar to a single crystal, and a low work function material region 11 such as CsSi is formed to about 100 ° on this to form an electrode 13 having a pointed head serving as an electron emitting portion. I do. For low work function materials, φm is about
Desirably, a material of 2.5 eV or less, for example, Li, Na, K, Rb, S
r, Cs, Ba, Eu, Yb, Fr and the like can be used. Also, considering the stabilization of the low work function material region 11, the above CsSi and
An alkali metal silicide such as RbSi may be used. The method for producing a single crystal will be described later.
形成された電極13のｎ型半導体領域９は酸化基体１上
に設けられた導電層３と接続され、この導電層３上には
形成された電極13を中心として開口部が設けられたSiO2
等の絶縁層４が形成される。さらにこの絶縁層４に、ｐ
型半導体領域10と接続される導電層５が形成され、その
上に絶縁層６が形成される。この絶縁層６上には、低仕
事関数材料領域９と接続される導電領域８を形成する。
この導電領域８以外の絶縁層６上に絶縁層７を形成し、
さらに引き出し電極12を形成する。The n-type semiconductor region 9 of the formed electrode 13 is connected to the conductive layer 3 provided on the oxidized base 1, and the conductive layer 3 is provided with an SiO 2 having an opening centered on the formed electrode 13.
Is formed. Further, the insulating layer 4 has p
A conductive layer 5 connected to the mold semiconductor region 10 is formed, and an insulating layer 6 is formed thereon. A conductive region 8 connected to the low work function material region 9 is formed on the insulating layer 6.
Forming an insulating layer on the insulating layer other than the conductive region;
Further, a lead electrode 12 is formed.
このような構成を有する素子に、第２図に示すよう
に、ｎ型半導体領域９とｐ型半導体領域10との間にｐ型
半導体領域10を高電位とする電圧V2を印加し、ｐ型半導
体領域10と低仕事関数材料領域11との間に逆バイアス電
圧V1を印加し、さらにｐ型半導体領域10と引き出し電極
12との間に引き出し電極12を高電位とする電圧V3印加す
ることで、低仕事関数材料領域11の表面から電子を放出
することができる。この動作を次に説明する。The device having such a configuration, as shown in FIG. 2, the voltage V 2 to the high potential p-type semiconductor region 10 between the n-type semiconductor region 9 and the p-type semiconductor region 10 is applied, p type semiconductor region 10 by applying a reverse bias voltages V 1 between the low work function material region 11, the electrode lead-out further the p-type semiconductor region 10
By voltage V 3 applied to the high potential lead-out electrode 12 between 12 may emit electrons from the surface of the low work function material region 11. This operation will be described below.
第３図（Ａ）は、本実施例の平衡状態の時のエネルギ
バンド図、第３図（Ｂ）は、本実施例の動作時のエネル
ギーバンドである。FIG. 3A is an energy band diagram of the present embodiment in an equilibrium state, and FIG. 3B is an energy band of the present embodiment during operation.
第２図に示すように、PN接合に順方向バイアス電圧
V2、ｐ型半導体領域10および低仕事関数材料領域11間に
逆方向バイアス電圧V1が印加されると、第３図（Ｂ）に
示すようにエネルギーバンドが変化し、既に述べたよう
にｐ型半導体領域10の伝導帯EcよりΔＥだけ低い準位に
真空準位EvacがくるNEA状態となる。このために、ｎ型
半導体領域９からｐ型半導体領域10へ注入された電子
は、低仕事関数材料領域11の表面から放出され、ΔＥが
従来より大きいために大きな電子放出効率が得られる。As shown in FIG. 2, a forward bias voltage is applied to the PN junction.
When reverse bias voltage V 1 is applied between V 2, p-type semiconductor region 10 and the low work function material region 11, the energy band changes as shown in FIG. 3 (B), as already mentioned The vacuum state Evac is at a level lower by ΔE than the conduction band Ec of the p-type semiconductor region 10, and the state becomes the NEA state. For this reason, electrons injected from the n-type semiconductor region 9 into the p-type semiconductor region 10 are emitted from the surface of the low work function material region 11, and a large electron emission efficiency is obtained because ΔE is larger than before.
また、逆バイアスによってΔＥを増大させるために、
金属材料として従来のように仕事関数の小さいCsやCs−
Ｏ等に限定されることなく、上述したようなアルカリ金
属やアルカリ土類金属等の広い範囲の材料を選択するこ
とが可能となり、より安定した材料を用いることができ
る。Also, in order to increase ΔE by the reverse bias,
As a metal material, Cs and Cs-
Without being limited to O and the like, it is possible to select a wide range of materials such as alkali metals and alkaline earth metals as described above, and more stable materials can be used.
さらに、本実施例では更に引き出し電極12に正電圧が
印加されているために、ショットキ効果による仕事関数
の低下が生じ、更に大きな電子放出量を得ることができ
る。Further, in this embodiment, since a positive voltage is further applied to the extraction electrode 12, the work function is reduced by the Schottky effect, and a larger electron emission amount can be obtained.
なお、上記実施例において、ｐ型半導体領域及びｎ型
半導体領域を単結晶成長方法すなわち、堆積される面
に、この堆積される面の材料より核形成密度が十分大き
く、且つ単一の核だけが成長する程度に十分小さな異種
材料を形成し、この異種材料に成長した単一の核を中心
として結晶を成長させる結晶成長方法を用いて形成すれ
ば、次のような利点を有する。In the above embodiment, the p-type semiconductor region and the n-type semiconductor region are formed by a single crystal growth method, that is, the nucleation density is sufficiently larger than the material of the surface to be deposited, and only a single nucleus is formed. The following advantages can be obtained by forming a heterogeneous material small enough to grow a crystal and using a crystal growth method of growing a crystal around a single nucleus grown on the heterogeneous material.
（１）尖頭を有する電極の形状が、堆積される面，異種
材料面，電極の材質、堆積条件等の製造条件で決定さ
れ、所望の大きさの電極を形成することができ、またそ
の大きさのバラツキを抑えることができる。(1) The shape of an electrode having a peak is determined by manufacturing conditions such as a surface to be deposited, a surface of a different kind of material, a material of the electrode, and deposition conditions, and an electrode of a desired size can be formed. Variations in size can be suppressed.
（２）尖頭を有する電極の位置が異種材料面の位置精度
で決められるので、所望の位置に高精度に作製すること
ができ、複数の電子放出口を有する電子放出部をファイ
ンピッチで作製することができる。(2) Since the position of the electrode having a point is determined by the positional accuracy of the dissimilar material surface, it can be manufactured at a desired position with high accuracy, and the electron emitting portion having a plurality of electron emitting ports is manufactured at a fine pitch. can do.
（３）ｐ型半導体領域は単結晶特有の尖頭部が形成さ
れ、電子放出部の形状が均一且つシャープに形成される
ので、特別な針状加工が不要であり、電界強度を均一且
つ強いものとし、動作開始電圧の範囲のバラツキを抑
え、また導電性を改善できるので、電子放出効率を向上
させることができる。(3) In the p-type semiconductor region, a peak unique to a single crystal is formed, and the shape of the electron-emitting portion is formed uniformly and sharply. Therefore, no special needle-like processing is required, and the electric field intensity is uniform and strong. In this case, variations in the range of the operation start voltage can be suppressed, and the conductivity can be improved, so that the electron emission efficiency can be improved.
（４）従来、単結晶の成長が困難であった非晶質の絶縁
材料面にも単結晶を成長させることが容易となり、高耐
圧な電子放出素子を提供することができる。(4) It is easy to grow a single crystal on an amorphous insulating material surface where it has conventionally been difficult to grow a single crystal, so that a high breakdown voltage electron-emitting device can be provided.
（５）通常の半導体製造プロセスで製造することができ
るので、簡易な工程で高集積化を行なうことができる。(5) Since the semiconductor device can be manufactured by an ordinary semiconductor manufacturing process, high integration can be performed by simple steps.
以下、堆積される面に単結晶を成長させる単結晶成長
法について詳述する。Hereinafter, a single crystal growth method for growing a single crystal on a surface to be deposited will be described in detail.
まず、堆積される面上に選択的に堆積膜を形成する選
択堆積法について述べる。選択堆積法とは、表面エネル
ギー、付着係数、脱離係数、表面拡散速度等という薄膜
形成過程での核形成を左右する因子の材料間での差を利
用して、基板上に選択的に薄膜を形成する方法である。First, a selective deposition method for selectively forming a deposition film on a surface to be deposited will be described. Selective deposition is a method of selectively depositing a thin film on a substrate using the difference between materials, such as surface energy, adhesion coefficient, desorption coefficient, and surface diffusion rate, which influence nucleation during the thin film formation process. It is a method of forming.
第６図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。6 (A) and 6 (B) are explanatory diagrams of the selective deposition method.
まず、同図（Ａ）に示すように、基板14上に、基板14
と上記因子の異なる材料から成る薄膜15を所望部分に形
成する。そして、適当な堆積条件によって適当な材料か
ら成る薄膜の堆積を行うと、同図（Ｂ）に示すように、
薄膜16は薄膜15上にのみ成長し、基板14上には成長しな
いという現象を生じさせることができる。この現象を利
用することで、自己整合的に成形された薄膜16を成長さ
せることができ、従来のようなレジストを用いたリソグ
ラフィ工程の省略が可能となる。First, as shown in FIG.
And a thin film 15 made of a material having a different factor from the above factors is formed at a desired portion. Then, when a thin film made of an appropriate material is deposited under appropriate deposition conditions, as shown in FIG.
The phenomenon that the thin film 16 grows only on the thin film 15 but not on the substrate 14 can be caused. By utilizing this phenomenon, the thin film 16 formed in a self-aligned manner can be grown, and a conventional lithography process using a resist can be omitted.
このような選択形成法による堆積を行うことができる
材料としては、たとえば基板14としてSiO2、薄膜15とし
てSi、GaAs、窒化シリコン、そして堆積させる薄膜16と
してSi、Ｗ、GaAs、InP等がある。Materials that can be deposited by such a selective formation method include, for example, SiO 2 as the substrate 14, Si, GaAs, silicon nitride as the thin film 15, and Si, W, GaAs, InP as the thin film 16 to be deposited. .
第７図は、SiO2の堆積される面と窒化シリコンの堆積
される面との核形成密度の経時変化を示すグラフであ
る。FIG. 7 is a graph showing the change over time in the nucleation density between the surface on which SiO 2 is deposited and the surface on which silicon nitride is deposited.
同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度は103cm-2以下で飽和し、20分後でも
その値はほとんど変化しない。As the graph shows, shortly after the start of deposition, SiO 2
The nucleation density above is saturated below 10 3 cm -2 , and its value hardly changes after 20 minutes.
それに対して窒化シリコン（Si3N4）上では、〜４×1
05cm-2で一旦飽和し、それから10分ほど変化しないが、
それ以降は急激に増大する。なお、この測定例では、Si
Cl4ガスをH2ガスで希釈し、圧力175Torr、温度1000℃の
条件下でCVD法により堆積した場合を示している。他にS
iH4、SiH2Cl2、SiHCl3、SiF4等を反応ガスとして用い
て、圧力、温度等を調整することで同様の作用を得るこ
とができる。また、真空蒸着でも可能である。On the other hand, on silicon nitride (Si 3 N 4 ),
Once saturated at 0 5 cm -2 , then it does not change for about 10 minutes,
After that, it increases rapidly. In this measurement example, Si
This shows a case in which Cl 4 gas is diluted with H 2 gas and deposited by the CVD method under the conditions of a pressure of 175 Torr and a temperature of 1000 ° C. S
A similar effect can be obtained by adjusting pressure, temperature, etc. using iH 4 , SiH 2 Cl 2 , SiHCl 3 , SiF 4 or the like as a reaction gas. Also, vacuum deposition is possible.
この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。In this case, nucleation on SiO 2 is not a problem, but by adding HCl gas to the reaction gas, nucleation on SiO 2 is further suppressed, and deposition of Si on SiO 2 is completely eliminated. Can be
このような現象は、SiO2および窒化シリコンの材料表
面のSiに対する吸着係数、脱離係数、表面拡散形成等の
差によるところが大きいが、Si原子自身によってSiO2が
反応し、蒸気圧が高い一酸化シリコンが生成されること
でSiO2自身がエッチングされ、窒化シリコン上ではこの
ようなエッチング現象は生じないということも選択堆積
を生じさせる原因となっていると考えられる（T.Yoneha
ra,S.Yoshioka,S.Miyazawa Journal of Applied Physic
s 53,6839,1982）。This phenomenon is largely due to differences in the adsorption coefficient, desorption coefficient, surface diffusion formation, etc. of Si on the material surface of SiO 2 and silicon nitride.However, the SiO 2 reacts by the Si atoms themselves and the vapor pressure is high. The generation of silicon oxide etches SiO 2 itself, and the fact that such an etching phenomenon does not occur on silicon nitride is also considered to be a cause of selective deposition (T. Yoneha).
ra, S.Yoshioka, S.Miyazawa Journal of Applied Physic
s 53,6839,1982).
このように堆積される面の材料としてSiO2および窒化
シリコンを選択し、堆積材料としてシリコンを選択すれ
ば、同グラフに示すように十分に大きな核形成密度差を
得ることができる。なお、ここでは堆積される面の材料
としてSiO2が望ましいが、これに限らずSiOxであっても
核形成密度差を得ることができる。If SiO 2 and silicon nitride are selected as the material of the surface to be deposited as described above and silicon is selected as the deposition material, a sufficiently large difference in nucleation density can be obtained as shown in the graph. Note that, here, SiO 2 is desirable as the material of the surface to be deposited.
勿論、これらの材料に限定されるものではなく、核形
成密度の差が同グラフで示すように核の密度で102倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。Of course, the invention is not limited to these materials, it is sufficient if 10 2 times or more in a density of nuclei as shown by the difference the graph of nucleation density, also deposited by a material exemplified later film Can be formed selectively.
この核形成密度差を得る他の方法としては、SiO2上に
局所的にSiやＮ等をイオン注入して過剰にSiやＮ等を有
する領域を形成してもよい。As another method of obtaining the difference in nucleation density, a region having excessive Si, N, or the like may be formed by locally implanting ions of Si, N, or the like on SiO 2 .
このような選択堆積法を利用し、堆積される面の材料
より核形成密度の十分大きい異種材料を単一の核だけが
成長するように十分微細に形成することによって、その
微細な異種材料の存在する箇所だけに単結晶を選択的に
成長させることができる。Utilizing such a selective deposition method, a heterogeneous material having a nucleation density sufficiently higher than that of the surface to be deposited is formed fine enough so that only a single nucleus grows. The single crystal can be selectively grown only at the existing position.
なお、単結晶の選択的成長は、堆積される面表面の電
子状態、特にダングリングボンドの状態によって決定さ
れるために、核形成密度の低い材料（たとえばSiO2）は
バルク材料である必要はなく、任意の材料や基板等の表
面のみに形成されて上記堆積される面を成していればよ
い。Since the selective growth of a single crystal is determined by the electronic state of the surface to be deposited, particularly the state of dangling bonds, a material having a low nucleation density (for example, SiO 2 ) does not need to be a bulk material. Instead, it may be formed only on the surface of an arbitrary material, a substrate, or the like to form the surface on which the above-described deposition is performed.
第８図（Ａ）〜（Ｃ）は、単結晶形成方法の一例を示
す形成工程図であり、第９図（Ａ）および（Ｂ）は、第
８図（Ａ）および（Ｃ）における基板の斜視図である。8 (A) to 8 (C) are formation process diagrams showing an example of a method for forming a single crystal, and FIGS. 9 (A) and 9 (B) show the substrate in FIGS. 8 (A) and 8 (C). It is a perspective view of.
まず、第８図（Ａ）および第９図（Ａ）に示すよう
に、基板17上に、選択堆積を可能にする核形成密度の小
さい薄膜18を形成し、その上に核形成密度の大きい核形
成面材料を薄く堆積させ、リソグラフィ等によってパタ
ーニングすることで異種材料19を十分微細に形成する。
ただし、基板17の大きさ、結晶構造および組成は任意の
ものでよく、機能素子が形成された基板であってもよ
い。また、異種材料19とは、上述したように、SiやＮ等
を薄膜18にイオン注入して形成される過剰にSiやＮ等を
有する変質領域も含めるものとする。First, as shown in FIGS. 8 (A) and 9 (A), a thin film 18 having a low nucleation density is formed on a substrate 17 to enable selective deposition. The nucleation surface material is deposited thinly and patterned by lithography or the like to form the dissimilar material 19 sufficiently fine.
However, the size, crystal structure, and composition of the substrate 17 may be arbitrary, and may be a substrate on which a functional element is formed. In addition, as described above, the dissimilar material 19 includes an altered region having excessive Si, N, or the like formed by ion-implanting Si, N, or the like into the thin film 18.
次に、適当な堆積条件によって異種材料19だけに薄膜
材料の単一の核が形成される。すなわち、異種材料19
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料19の大きさは、材料の種類によ
って異なるが、数ミクロン以下であればよい。更に、核
は単結晶構造を保ちながら成長し、第８図（Ｂ）に示す
ように島状の単結晶粒20となる。島状の単結晶粒20が形
成されるためには、すでに述べたように、薄膜18上で全
く核形成が起こらないように条件を決めることが必要で
ある。Next, a single nucleus of thin film material is formed only in the dissimilar material 19 by appropriate deposition conditions. That is, different materials 19
Must be formed fine enough to form only a single nucleus. The size of the dissimilar material 19 depends on the type of the material, but may be several microns or less. Further, the nucleus grows while maintaining the single crystal structure, and becomes an island-like single crystal grain 20 as shown in FIG. 8 (B). In order to form the island-shaped single crystal grains 20, it is necessary to determine conditions so that nucleation does not occur at all on the thin film 18, as described above.
島状の単結晶粒20は単結晶構造を保ちながら異種材料
19を中心して更に成長し、同図（Ｃ）に示すように略円
錐形の尖頭部を有する回転体の単結晶21となる。The island-shaped single crystal grains 20 are made of different materials while maintaining the single crystal structure.
Further growing around the center 19, a single crystal 21 of a rotating body having a substantially conical point is obtained as shown in FIG.
このように堆積される面の材料である薄膜18が基板17
上に形成されているために、支持体となる基板17は任意
の材料を使用することができ、更に基板17に機能素子等
が形成されたものであっても、その上に容易に単結晶を
形成することができる。The thin film 18, which is the material of the surface thus deposited, is
Since it is formed on the substrate 17, any material can be used for the substrate 17 serving as a support, and even if a functional element or the like is formed on the substrate 17, a single crystal can be easily formed on the substrate 17. Can be formed.
なお、上記実施例では、堆積される面の材料を薄膜18
で形成したが、選択堆積を可能にする核形成密度の小さ
い材料から成る基板をそのまま用いて、単結晶を同様に
形成してもよい。In the above embodiment, the material of the surface to be deposited is the thin film 18.
However, a single crystal may be similarly formed using a substrate made of a material having a low nucleation density that enables selective deposition.
第10図（Ａ）〜（Ｃ）は、単結晶形成方法の他の例を
示す形成工程図である。10 (A) to 10 (C) are formation process diagrams showing another example of the single crystal formation method.
同図に示すように、選択堆積を可能にする核形成密度
の小さい材料からなる基板22上に、異種材料19を十分微
小に形成することで、第８図に示した例と同様にして単
結晶を形成することができる。As shown in the figure, a dissimilar material 19 is formed sufficiently small on a substrate 22 made of a material having a low nucleation density that enables selective deposition. Crystals can be formed.
（具体例） 次に、上記例における単結晶層の具体的形成方法を説
明する。(Specific Example) Next, a specific method for forming the single crystal layer in the above example will be described.
SiO2を薄膜18の堆積される面の材料とする。勿論、石
英基板を用いてもよいし、金属、半導体、磁性体、圧電
体、絶縁体等の任意の基板上に、スパッタ法、CVD法、
真空蒸着法等を用いて基板表面にSiO2層を形成してもよ
い。また、堆積される面の材料としてはSiO2が望ましい
が、SiOxとしてｘの値を変化させたものでもよい。SiO 2 is used as the material of the surface on which the thin film 18 is deposited. Of course, a quartz substrate may be used, or a metal, a semiconductor, a magnetic material, a piezoelectric material, an insulator, etc.
An SiO 2 layer may be formed on the substrate surface by using a vacuum evaporation method or the like. Further, as a material of the surface to be deposited, SiO 2 is preferable, but SiO x may have a different value of x.
こうして形成されたSiO2層18上に減圧気相成長法によ
って窒化シリコン層（ここではSi3N4層）又は多結晶シ
リコン層を異種材料として堆積させ、通常のリソグラフ
ィ技術又はＸ線、電子線若しくはイオン線を用いたリソ
グラフィ技術で窒化シリコン層又は多結晶シリコン層を
パターニングし、数ミクロン以下、望ましくは〜１μｍ
以下の微小な異種材料19を形成する。A silicon nitride layer (here, a Si 3 N 4 layer) or a polycrystalline silicon layer is deposited as a dissimilar material on the SiO 2 layer 18 thus formed by a low pressure vapor phase epitaxy method, using a usual lithography technique or X-ray or electron beam. Alternatively, a silicon nitride layer or a polycrystalline silicon layer is patterned by a lithography technique using an ion beam, and is patterned to several microns or less, preferably to about 1 μm.
The following minute heterogeneous material 19 is formed.
続いて、HClとH2と、SiH2Cl2、SiCl4、SiHCl3、SiF4
若しくはSiH4との混合ガスを用いて上記基板17上にSiを
選択的に成長させる。その際の基板温度は700〜1100
℃、圧力は約100Torrである。Subsequently, HCl and H 2 , SiH 2 Cl 2 , SiCl 4 , SiHCl 3 , SiF 4
Alternatively, Si is selectively grown on the substrate 17 by using a mixed gas with SiH 4 . The substrate temperature at that time is 700-1100
C, pressure is about 100 Torr.
数十分程度の時間で、SiO2上の窒化シリコン又は多結
晶シリコンの微細な異種材料19を中心として、単結晶の
Siの粒20が成長し、最適の成長条件とすることで、その
大きさは上記の異種材料程度の大きさから数十μｍ程度
あるいはそれ以上の単結晶21が形成される。Several tens minutes to time, around the fine heterogeneous material 19 of silicon or polycrystalline silicon nitride on the SiO 2, the single crystal
By growing the Si grains 20 under optimal growth conditions, a single crystal 21 having a size from the size of the above-mentioned dissimilar materials to about several tens μm or more is formed.
（窒化シリコンの組成） これまで述べてきたような堆積される面の材料と異種
材料との十分な核形成密度差を得るには、Si3N4に限定
されるものではなく、窒化シリコンの組成を変化させた
ものでもよい。(Silicon nitride composition) In order to obtain a sufficient difference in nucleation density between the material on the surface to be deposited and the dissimilar material as described above, it is not limited to Si 3 N 4 , but silicon nitride. The composition may be changed.
RFプラズマ中でSiH4ガスとNH3ガスとを分解させて低
温で窒化シリコン膜を形成するプラズマCVD法では、SiH
4ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとＮの組成比を大幅に変化させる
ことができる。In a plasma CVD method in which a SiN 4 gas and an NH 3 gas are decomposed in an RF plasma to form a silicon nitride film at a low temperature, SiH 4 is used.
By changing the flow ratio of the 4 gas and the NH 3 gas, the composition ratio of Si and N of the silicon nitride film to be deposited can be changed greatly.
第11図は、SiH4とNH3の流量比と形成された窒化シリ
コン膜中のSiおよびＮの組成比との関係を示したグラフ
である。FIG. 11 is a graph showing the relationship between the flow ratio of SiH 4 and NH 3 and the composition ratio of Si and N in the formed silicon nitride film.
この時の堆積条件は、RF出力175W、基板温度380℃で
あり、SiH4ガス流量を300cc/minに固定し、NH3ガスの流
量を変化させた。同グラフに示すようにNH3/SiH4のガス
流量比を４〜10へ変化させると、窒化シリコン膜中のSi
/N比は1.1〜0.58に変化することがオージェ電子分光法
によって明らかとなった。The deposition conditions at this time were an RF output of 175 W and a substrate temperature of 380 ° C., and the flow rate of NH 3 gas was changed while the flow rate of SiH 4 gas was fixed at 300 cc / min. As shown in the graph, when the gas flow ratio of NH 3 / SiH 4 was changed from 4 to 10, Si in the silicon nitride film was changed.
Auger electron spectroscopy revealed that the / N ratio varied from 1.1 to 0.58.
また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入
し、0.3Torrの減圧下、温度約800℃の条件で形成した窒
化シリコン膜の組成は、ほぼ化学量論比であるSi3N4（S
i/N＝0.75）に近いものであった。In addition, the composition of a silicon nitride film formed under a reduced pressure of 0.3 Torr and a temperature of about 800 ° C. by introducing a SiH 2 Cl 2 gas and an NH 3 gas by a reduced pressure CVD method is almost stoichiometric. 3 N 4 (S
i / N = 0.75).
また、SiをアンモニアあるいはN2中で約1200℃で熱処
理すること（熱窒化法）で形成される窒化シリコン膜
は、その形成方法が熱平衡下で行われるために、更に化
学量論比に近い組成を得ることができる。In addition, a silicon nitride film formed by heat-treating Si at about 1200 ° C. in ammonia or N 2 (thermal nitriding method) has a closer stoichiometric ratio because the forming method is performed under thermal equilibrium. A composition can be obtained.
以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がSiO2より高い堆積される面の材料として用
いて上記Siの核を成長させると、その組成比により核形
成密度に差が生じる。When nucleation density of the silicon nitride formed by various methods Si is grown nuclei of the Si used as the material of the surface to be higher deposition than SiO 2 as described above, the difference in nucleation density by the composition ratio Occurs.
第12図は、Si/N組成比と核形成密度との関係を示すグ
ラフである。同グラフに示すように、窒化シリコン膜の
組成を変化させることで、その上に成長するSiの核形成
密度は大幅に変化する。この時の核形成条件は、SiCl4
ガスを175Torrに減圧し、1000℃でH2と反応させてSiを
生成させる。FIG. 12 is a graph showing the relationship between the Si / N composition ratio and the nucleation density. As shown in the graph, by changing the composition of the silicon nitride film, the nucleation density of Si grown thereon changes significantly. The nucleation conditions at this time were SiCl 4
The gas is depressurized to 175 Torr and reacted with H 2 at 1000 ° C. to generate Si.
このように窒化シリコンの組成によって核形成密度が
変化する現象は、単一の核を成長させる程度に十分微細
に形成される異種材料としての窒化シリコンの大きさに
影響を与える。すなわち、核形成密度が大きい組成を有
する窒化シリコンは、非常に微細に形成しない限り、単
一の核を形成することができない。Such a phenomenon that the nucleation density changes depending on the composition of silicon nitride affects the size of silicon nitride as a dissimilar material formed sufficiently finely to grow a single nucleus. That is, silicon nitride having a composition with a high nucleation density cannot form a single nucleus unless formed very finely.
したがって、核形成密度と、単一の核が選択できる最
適な窒化シリコンの大きさとを選択する必要がある。た
とえば〜105cm-2の核形成密度を得る堆積条件では、窒
化シリコンの大きさは約４μｍ以下であれば単一の核を
選択できる。Therefore, it is necessary to select the nucleation density and the optimal silicon nitride size from which a single nucleus can be selected. For example, under the deposition conditions to obtain a nucleation density of about 10 5 cm −2, a single nucleus can be selected if the size of silicon nitride is about 4 μm or less.
（イオン注入による異種材料の形成） Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積される面の材料であるSiO2の表面に局
所的にSi,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入し
てSiO2の堆積される面に変質領域を形成し、この変質領
域を核形成密度の高い堆積される面の材料としても良
い。(Formation of different types of materials by ion implantation) as a method for realizing nucleation density difference to Si, topically to SiO 2 surface is a material of the surface to be low deposition of nucleation density Si, N, P, B, F, Ar, He, C, As, Ga, Ge, etc. are ion-implanted to form an altered region on the surface on which SiO 2 is deposited, and this altered region is formed on the surface of the deposited surface with a high nucleation density. It is good.
例えば、SiO2表面をレジストで多い、所望の箇所を露
光、現像、溶解させてSiO2表面を部分的に表出させる。For example, often the SiO 2 surface with a resist, exposing the desired portions, development, dissolved the SiO 2 surface partially to expose it.
続いて、SiF4ガスをソースガスとして用い、Siイオン
を10keVで１×1016〜１×1018cm-2の密度でSiO2表面に
打込む。これによる投影飛程は114Åであり、SiO2表面
ではSi濃度が〜1022cm-3に達する。SiO2はもともと非晶
質であるために、Siイオンを注入した領域も非晶質であ
る。Subsequently, using SiF 4 gas as a source gas, Si ions are implanted into the SiO 2 surface at 10 keV at a density of 1 × 10 16 to 1 × 10 18 cm −2 . As a result, the projection range is 114 °, and the Si concentration on the SiO 2 surface reaches 1010 22 cm −3 . Since SiO 2 is originally amorphous, the region into which Si ions are implanted is also amorphous.
なお、変質領域を形成するには、レジストをマスクと
してイオン注入を行うこともできるが、集束イオンビー
ム技術を用いて、レジストマスクを使用せずに絞られた
SiイオンをSiO2表面に注入してもよい。In order to form the altered region, ion implantation can be performed using a resist as a mask, but the focused ion beam technique was used to narrow down the area without using a resist mask.
Si ions may be implanted into the SiO 2 surface.
こうしてイオン注入を行った後、レジストを剥離する
ことで、SiO2面にSiが過剰な変質領域が形成される。こ
のような変質領域が形成された堆積される面となるSiO2
面にSiを気相成長させる。After ion implantation in this manner, the resist is peeled off to form a deteriorated region in which Si is excessive on the SiO 2 surface. SiO 2 which is the surface to be deposited on which such altered regions are formed
Vapor-grow Si on the surface.
第13図は、Siイオンの注入量と核形成密度との関係を
示すグラフである。FIG. 13 is a graph showing the relationship between the implantation amount of Si ions and the nucleation density.
同グラフに示すように、Si+注入量が多い程、核形成
密度が増大することがわかる。As shown in the graph, it can be seen that the nucleation density increases as the Si + implantation amount increases.
したがって、変質領域を十分微細に形成することで、
この変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。Therefore, by forming the altered region sufficiently fine,
Using this altered region as a dissimilar material, a single nucleus of Si can be grown, and a single crystal can be grown as described above.
なお、変質領域を単一の核が成長する程度に十分微細
に形成することは、レジストのパターニングや、集束イ
オンビームのビームを絞ることによって容易に達成され
る。It is to be noted that the formation of the altered region sufficiently fine enough to grow a single nucleus can be easily achieved by patterning a resist or narrowing a focused ion beam.
（CVD以外のSi堆積方法） Siの選択核形成によって単結晶を成長させるには、CV
D法だけではなく、Siを真空中（＜10-6Torr）で電子銃
により蒸発させ、加熱した基板に堆積させる方法も用い
られる。特に、超高真空中（＜10-9Torr）で蒸着を行う
MBE（Molecular Beam Epitaxy）法では、基板温度900℃
以上でSiビームとSiO2が反応を始め、SiO2上でのSiの核
形成は皆無になることが知られている（T.Yonehara,S,Y
oshioka and S.Miyazawa Journal of Applied Physics
53,10,p6839,1983）。(Si deposition methods other than CVD) In order to grow single crystals by selective nucleation of Si, CV
In addition to the D method, a method in which Si is evaporated by an electron gun in a vacuum (<10 −6 Torr) and deposited on a heated substrate is also used. In particular, deposition is performed in ultra-high vacuum (<10 -9 Torr)
In MBE (Molecular Beam Epitaxy) method, substrate temperature is 900 ℃
It is known that the Si beam and SiO 2 begin to react as described above, and there is no Si nucleation on SiO 2 (T.Yonehara, S, Y
oshioka and S. Miyazawa Journal of Applied Physics
53, 10, p6839, 1983).
この現象を利用してSiO2上に点在させた微小な窒化シ
リコンに完全な選択性をもってSiの単一の核を形成し、
そこに単結晶Siを成長させることができた。この時の堆
積条件は、真空度10-8Torr以下、Siビーム強度9.7×10
14atoms/cm2・sec、基板温度900℃〜1000℃であった。Utilizing this phenomenon, a single nucleus of Si is formed with perfect selectivity in minute silicon nitride scattered on SiO 2 ,
Single crystal Si could be grown there. The deposition conditions at this time were as follows: vacuum degree 10 −8 Torr or less, Si beam intensity 9.7 × 10
14 atoms / cm 2 · sec, and the substrate temperature was 900 ° C. to 1000 ° C.
この場合、SiO2＋Si→2SiO↑という反応により、SiO
という蒸気圧の著しく高い反応生成物が形成され、この
蒸発によるSiO2自身のSiによるエッチングが生起してい
る。In this case, the reaction of SiO 2 + Si → 2SiO ↑
Thus, a reaction product having a remarkably high vapor pressure is formed, and the SiO 2 itself is etched by Si due to the evaporation.
これに対して、窒化シリコン上では上記エッチング現
象は起こらず、核形成、そして堆積が生じている。On the other hand, the above etching phenomenon does not occur on silicon nitride, and nucleation and deposition occur.
したがって、核形成密度の高い堆積される面の材料と
しては、窒化シリコン以外に、タンタル酸化物（Ta
2O5）、窒化シリコン酸化物（SiON）等を使用しても同
様の効果を得ることができる。すなわち、これらの材料
を微小形成して上記異種材料とすることで、同様に単結
晶を成長させることができる。Therefore, as the material of the surface to be deposited with a high nucleation density, tantalum oxide (Ta
The same effect can be obtained by using 2 O 5 ), silicon nitride oxide (SiON) or the like. That is, a single crystal can be similarly grown by minutely forming these materials to be the above-mentioned different materials.
（タングステン単結晶の成長） Si以外の材料としてタングステンの場合を例示する。(Growth of Tungsten Single Crystal) A case where tungsten is used as a material other than Si will be exemplified.
タングステンは、SiO2上では核形成を起こさず、Si、
WSi2、PtSi、Al等の上では多結晶膜となって堆積するこ
とが知られている。しかし、本発明による結晶成長方法
によれば、単結晶を容易に成長させることができる。Tungsten, without causing nucleation on SiO 2, Si,
It is known that a polycrystalline film is deposited on WSi 2 , PtSi, Al or the like. However, according to the crystal growth method of the present invention, a single crystal can be easily grown.
まず、SiO2を主成分とするガラス、石英、熱酸化膜等
の上に、Si、WSi2、PtSi、又はAlを真空蒸着で堆積さ
せ、フォトリソグラフィによって数μｍ以下の大きさに
パターニングする。First, Si, WSi 2 , PtSi, or Al is deposited by vacuum deposition on glass, quartz, a thermal oxide film, or the like containing SiO 2 as a main component, and patterned by photolithography to a size of several μm or less.
続いて、250〜500℃に加熱された反応炉内に設置し、
WF6ガスおよび水素ガスの混合ガスを圧力約0.1〜10Torr
の減圧下で、各々75cc/minおよび10cc/minの流量で流
す。Subsequently, it is installed in a reactor heated to 250 to 500 ° C,
WF 6 gas and hydrogen gas mixed gas at a pressure of about 0.1 to 10 Torr
At a flow rate of 75 cc / min and 10 cc / min, respectively.
これによって、WF6＋3H2→Ｗ＋6HFという反応式で表
現されるようにタングステンが生成する。この時、タン
グステンとSiO2との反応性は極めて低く、強固な結合が
生じないために、核形成は起こらず、したがって堆積は
生じない。Thereby, tungsten is generated as represented by the reaction formula of WF 6 + 3H 2 → W + 6HF. At this time, since the reactivity between tungsten and SiO 2 is extremely low and no strong bond is generated, nucleation does not occur and thus no deposition occurs.
これに対して、Si、WSi2、PtSi、Al上にはタングステ
ンの核が形成されるが、微細に形成されているために、
タングステンの単一の核のみが形成される。そして、こ
の単一の核が成長を続け、SiO2上にも横方向に単結晶の
まま成長する。これは、SiO2上にはタングステンの核成
長が起こらないために、単結晶成長を阻害して多結晶と
なることがないためである。On the other hand, tungsten nuclei are formed on Si, WSi 2 , PtSi, and Al, but because they are finely formed,
Only a single nucleus of tungsten is formed. Then, this single nucleus continues to grow and grows on SiO 2 as a single crystal in the lateral direction. This is because the nucleus growth of tungsten does not occur on SiO 2 , so that single crystal growth is not hindered and polycrystal is not formed.
なお、これまで述べた堆積される面の材料、異種材料
および堆積材料の組合せは、上記各実施例に示したもの
だけではなく、十分な核形成密度差を有する材料の組合
せであればよいことは明らかである。したがって、選択
堆積可能なGaAsやInP等の化合物半導体の場合にも、本
発明によって単結晶、単結晶群を形成することができ
る。The combination of the material of the surface to be deposited, the dissimilar material, and the deposition material described above is not limited to the combination shown in each of the above embodiments, and may be any combination of materials having a sufficient nucleation density difference. Is clear. Therefore, even in the case of a compound semiconductor such as GaAs or InP that can be selectively deposited, a single crystal or a group of single crystals can be formed by the present invention.
［発明の効果］ 以上詳細に説明したように、本発明による電子放出素
子によれば、低電圧化を図ることができるとともに、電
子放出効率を図ることができる。[Effects of the Invention] As described above in detail, according to the electron-emitting device of the present invention, the voltage can be reduced and the electron emission efficiency can be improved.
なお、本発明において、堆積される面に、この堆積さ
れる面の材料より核形成密度が十分大きく、且つ単一の
核だけが成長する程度に十分小さな異種材料を形成し、
この異種材料に成長した単一の核を中心として結晶を成
長させる結晶成長方法を用いて、尖頭部を有する電極を
形成すれば次のような作用が生ずる。In the present invention, a dissimilar material having a nucleation density sufficiently higher than the material on the surface to be deposited and small enough to grow only a single nucleus is formed on the surface to be deposited,
When an electrode having a pointed tip is formed by using a crystal growth method for growing a crystal centered on a single nucleus grown on a dissimilar material, the following operation occurs.
（１）尖頭部を有する電極の形状が、堆積される面，異
種材料面，電極の材質、堆積条件等の製造条件で決定さ
れ、所望の大きさの電極を形成することができ、またそ
の大きさのバラツキを抑えることができる。(1) The shape of the electrode having a pointed tip is determined by manufacturing conditions such as a surface to be deposited, a surface of a different kind of material, a material of the electrode, and deposition conditions, so that an electrode of a desired size can be formed. Variations in the size can be suppressed.
（２）尖頭部を有する電極の位置が異種材料面の位置精
度で決められるので、所望の位置に高精度に作製するこ
とができ、複数の電子放出口を有する電子放出部をファ
インピッチで作製することができる。(2) Since the position of the electrode having the pointed head is determined by the positional accuracy of the dissimilar material surface, it can be manufactured at a desired position with high accuracy, and the electron emitting portion having a plurality of electron emitting ports can be formed at a fine pitch. Can be made.
（３）ｐ型半導体領域は単結晶特有の尖頭部が形成さ
れ、電子放出部の形状が均一且つシャープに形成される
ので、特別な針状加工が不要であり、電界強度を均一且
つ強いものとし、動作開始電圧の範囲のバラツキを抑
え、また導電性を改善できるので、電子放出効率を向上
させることができる。(3) In the p-type semiconductor region, a peak unique to a single crystal is formed, and the shape of the electron-emitting portion is formed uniformly and sharply. Therefore, no special needle-like processing is required, and the electric field intensity is uniform and strong. In this case, variations in the range of the operation start voltage can be suppressed, and the conductivity can be improved, so that the electron emission efficiency can be improved.
（４）従来、単結晶の成長が困難であった非晶質の絶縁
材料面にも単結晶を成長させることが容易となり、高耐
圧な電子放出素子を提供することができる。(4) It is easy to grow a single crystal on an amorphous insulating material surface where it has conventionally been difficult to grow a single crystal, so that a high breakdown voltage electron-emitting device can be provided.
（５）通常の半導体製造プロセスで製造することができ
るので、簡易な工程で高集積化を行なうことができる。(5) Since the semiconductor device can be manufactured by an ordinary semiconductor manufacturing process, high integration can be performed by simple steps.
第１図は本発明の電子放出素子の一実施例を説明するた
めの概略的部分断面図である。 第２図は上記実施例の動作説明図である。 第３図（Ａ）は、本実施例の平衡状態の時のエネルギバ
ンド図、第３図（Ｂ）は、本実施例の動作時のエネルギ
ーバンドである。 第４図は、金属−半導体接合のエネルギバンド図であ
る。 第５図は、本発明における半導体表面のエネルギバンド
図である。 第６図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。 第７図は、SiO2の堆積される面と窒化シリコンの堆積さ
れる面との核形成密度の経時変化を示すグラフである。 第８図（Ａ）〜（Ｃ）は、単結晶形成方法の一例を示す
形成工程図である。 第９図（Ａ）および第９図（Ｂ）は、第８図（Ａ）およ
び第８図（Ｃ）における基板の斜視図である。 第10図（Ａ）〜（Ｃ）は、単結晶形成方法の他の例を示
す形成工程図である。 第11図はSiH4とNH3の流量比と形成された窒化シリコン
膜中のSiおよびＮの組成比との関係を示したグラフであ
る。 第12図はSi/N組成比と核形成密度との関係を示すグラフ
である。 第13図はSiイオンの注入量と核形成密度との関係を示す
グラフである。 第14図は電界効果型の電子放出素子の一例を示す概略的
部分断面図である。 １……酸化基体 ２……核形成ベース 3,5……導電層 4,6,7……絶縁層 ８……導電領域 ９……低仕事関数材料領域 10……ｐ型半導体領域 11……ｎ型半導体領域 12……引き出し電極 13……尖頭部を有する電極FIG. 1 is a schematic partial sectional view for explaining one embodiment of the electron-emitting device of the present invention. FIG. 2 is an operation explanatory diagram of the above embodiment. FIG. 3A is an energy band diagram of the present embodiment in an equilibrium state, and FIG. 3B is an energy band of the present embodiment during operation. FIG. 4 is an energy band diagram of a metal-semiconductor junction. FIG. 5 is an energy band diagram of the semiconductor surface in the present invention. 6 (A) and 6 (B) are explanatory diagrams of the selective deposition method. FIG. 7 is a graph showing the change over time in the nucleation density between the surface on which SiO 2 is deposited and the surface on which silicon nitride is deposited. FIGS. 8A to 8C are formation process diagrams showing an example of a single crystal formation method. 9 (A) and 9 (B) are perspective views of the substrate in FIGS. 8 (A) and 8 (C). 10 (A) to 10 (C) are formation process diagrams showing another example of the single crystal formation method. FIG. 11 is a graph showing the relationship between the flow ratio of SiH 4 and NH 3 and the composition ratio of Si and N in the formed silicon nitride film. FIG. 12 is a graph showing the relationship between the Si / N composition ratio and the nucleation density. FIG. 13 is a graph showing the relationship between the implantation amount of Si ions and the nucleation density. FIG. 14 is a schematic partial sectional view showing an example of a field-effect type electron-emitting device. DESCRIPTION OF SYMBOLS 1 ... Oxidation base material 2 ... Nucleation base 3, 5 ... Conductive layer 4, 6, 7 ... Insulating layer 8 ... Conductive region 9 ... Low work function material region 10 ... P-type semiconductor region 11 ... n-type semiconductor region 12 ... lead-out electrode 13 ... electrode with pointed head
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 哲也 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 武田 俊彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 米原 隆夫 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 市川 武史 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 奥貫 昌彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭60−180040（ＪＰ，Ａ) 特開 昭51−97971（ＪＰ，Ａ) 特開 昭50−23167（ＪＰ，Ａ) 特開 昭59−69495（ＪＰ，Ａ) 特開 昭59−105252（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continued on the front page (72) Tetsuya Kaneko Inventor Canon, Inc. 3- 30-2 Shimomaruko, Ota-ku, Tokyo (72) Inventor Toshihiko Takeda 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside (72) Inventor Takao Yonehara 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Takeshi Ichikawa 3-30-2, Shimomaruko 3-chome, Ota-ku, Tokyo Canon Inc. ( 72) Inventor Masahiko Okunuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (56) References JP-A-60-180040 (JP, A) JP-A-51-97971 (JP, A) JP-A-50-23167 (JP, A) JP-A-59-69495 (JP, A) JP-A-59-105252 (JP, A)
Claims (4)
電極と、該堆積面上で且つ該尖頭部の近傍に設けられた
引き出し電極とを有する電子放出素子において、 前記尖頭部が、半導体結晶と低仕事関数材料とから成
り、前記半導体結晶が、前記基体の表面上に、該基体の
表面よりも核形成密度が十分大きく、且つ単一の核だけ
が成長する程度に十分微細な異種材料を設け、この異種
材料上に成長した単一の核を中心に単結晶を成長させる
ことによって形成されたことを特徴とする電子放出素
子。1. An electron-emitting device comprising: an electrode having a peak provided on a surface of a base; and an extraction electrode provided on the deposition surface and near the peak. The portion is composed of a semiconductor crystal and a low work function material, and the semiconductor crystal has a nucleation density higher than the surface of the substrate on the surface of the substrate, and only a single nucleus grows. An electron-emitting device formed by providing a sufficiently fine dissimilar material and growing a single crystal around a single nucleus grown on the dissimilar material.
型半導体領域に接合させた低仕事関数材料とを有し、 該接合に逆バイアス電圧を印加し、NEA（負の電子親和
力）状態を利用することで、ｐ型半導体に注入された電
子を前記低仕事関数材料の表面から放出させることを特
徴とする特許請求の範囲第１項記載の電子放出素子。2. The semiconductor device according to claim 2, wherein the pointed tip is a p-type semiconductor region,
A low work function material bonded to the p-type semiconductor region, and applying a reverse bias voltage to the junction to utilize the NEA (negative electron affinity) state to reduce the electrons injected into the p-type semiconductor. 2. The electron-emitting device according to claim 1, wherein said electron-emitting device emits light from a surface of a low work function material.
された特許請求の範囲第１項記載の電子放出素子。3. The electron-emitting device according to claim 1, wherein the surface of said base is formed on a desired base material.
特許請求の範囲第１項記載の電子放出素子。4. The electron-emitting device according to claim 1, wherein the surface of said base is made of an amorphous insulating material.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7360187A JP2612571B2 (en) | 1987-03-27 | 1987-03-27 | Electron-emitting device |
| EP19880101626 EP0278405B1 (en) | 1987-02-06 | 1988-02-04 | Electron emission element and method of manufacturing the same |
| DE19883856492 DE3856492T2 (en) | 1987-02-06 | 1988-02-04 | A display device containing an electron emission element |
| EP96100917A EP0713241B1 (en) | 1987-02-06 | 1988-02-04 | A display device comprising an electron emission element |
| DE19883855482 DE3855482T2 (en) | 1987-02-06 | 1988-02-04 | Electron emitting element and its manufacturing process |
| AU11343/88A AU1134388A (en) | 1987-02-06 | 1988-02-05 | Electron emission element and method of manufacturing the same |
| US07/746,154 US5176557A (en) | 1987-02-06 | 1991-08-14 | Electron emission element and method of manufacturing the same |
| AU87749/91A AU631327B2 (en) | 1987-02-06 | 1991-11-11 | Electron emission element and method of manufacturing the same |
| US07/848,727 US5201681A (en) | 1987-02-06 | 1992-03-09 | Method of emitting electrons |
| US08/011,006 US5361015A (en) | 1987-02-06 | 1993-01-29 | Electron emission element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7360187A JP2612571B2 (en) | 1987-03-27 | 1987-03-27 | Electron-emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63239750A JPS63239750A (en) | 1988-10-05 |
| JP2612571B2 true JP2612571B2 (en) | 1997-05-21 |
Family
ID=13523008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7360187A Expired - Fee Related JP2612571B2 (en) | 1987-02-06 | 1987-03-27 | Electron-emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2612571B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430274B2 (en) * | 1973-06-28 | 1979-09-29 | ||
| JPS5197971A (en) * | 1975-02-26 | 1976-08-28 | ||
| NL8400297A (en) * | 1984-02-01 | 1985-09-02 | Philips Nv | Semiconductor device for generating an electron beam. |
-
1987
- 1987-03-27 JP JP7360187A patent/JP2612571B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63239750A (en) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2516604B2 (en) | Method for manufacturing complementary MOS integrated circuit device | |
| US5188977A (en) | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material | |
| US5422302A (en) | Method for producing a three-dimensional semiconductor device | |
| EP0713241B1 (en) | A display device comprising an electron emission element | |
| JP2596547B2 (en) | Solar cell and method of manufacturing the same | |
| JP2612571B2 (en) | Electron-emitting device | |
| JP2695413B2 (en) | Manufacturing method of crystal substrate | |
| JP2609602B2 (en) | Electron emitting device and method of manufacturing the same | |
| JP2616918B2 (en) | Display device | |
| JP2612565B2 (en) | Electron emitting device and method of manufacturing the same | |
| JP2612567B2 (en) | Electron-emitting device | |
| JP2612569B2 (en) | Electron-emitting device | |
| JP2612564B2 (en) | Multi-type electron-emitting device and method of manufacturing the same | |
| JP2713569B2 (en) | Electron emission device | |
| JP2651144B2 (en) | Manufacturing method of crystal substrate | |
| JP2561263B2 (en) | Method for manufacturing electron-emitting device | |
| US5516404A (en) | Method for manufacturing a micro-electronic component having an electrically conductive tip of doped silicon | |
| JP2525773B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3403165B2 (en) | Method for manufacturing electron-emitting device | |
| JP2609604B2 (en) | Electron emission method and electron emission device | |
| JPH0778581A (en) | Monochromatized electron beam source and its manufacture | |
| JPH06162918A (en) | Semiconductor electron emission element and manufacture thereof | |
| JPH1116483A (en) | Cold cathode and its manufacture | |
| JP2515301B2 (en) | Method for manufacturing semiconductor device | |
| JP3859782B2 (en) | Method for gas phase synthesis of diamond cold cathode and method for producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |