JP2525773B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2525773B2 JP2525773B2 JP61153279A JP15327986A JP2525773B2 JP 2525773 B2 JP2525773 B2 JP 2525773B2 JP 61153279 A JP61153279 A JP 61153279A JP 15327986 A JP15327986 A JP 15327986A JP 2525773 B2 JP2525773 B2 JP 2525773B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- substrate
- sio
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置およびその製造方法に係り、特に
堆積面材料の種類による堆積材料の核形成成密度の差を
利用して選択的に結晶を成長させる選択形成方法を利用
して形成された結晶層を用いた半導体装置およびその製
造方法に関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly to selectively crystallize by utilizing a difference in nucleation formation density of a deposited material depending on a kind of a deposited surface material. The present invention relates to a semiconductor device using a crystal layer formed by using a selective formation method for growing a crystal and a manufacturing method thereof.
本発明は、たとえば半導体集積回路、光集積回路、磁
気回路等の電子素子、光素子、磁気素子、圧電素子ある
いは表面音響素子等に使用される単結晶や多結晶等の結
晶層を容易に多層形成でき、高集積化に大きく寄与す
る。INDUSTRIAL APPLICABILITY The present invention is capable of easily multilayering crystal layers such as single crystals and polycrystals used in electronic devices such as semiconductor integrated circuits, optical integrated circuits, magnetic circuits, optical devices, magnetic devices, piezoelectric devices or surface acoustic devices. It can be formed and greatly contributes to high integration.
［従来技術およびその問題点］ 半導体素子を基板の法線方向に積層形成し、高集積化
および多機能化を達成する三次元集積回路の研究開発が
近年盛んに行われている。[Prior Art and its Problems] In recent years, research and development of three-dimensional integrated circuits in which semiconductor elements are stacked in the normal direction of a substrate to achieve high integration and multifunctionalization have been actively conducted.
三次元集積回路を実現するには、トランジスタ等の電
子素子を形成するための半導体薄膜を非晶質絶縁物上に
形成することが必要である。ところが、一般に非晶質上
には非晶質シリコン又は多結晶シリコンしか成長しな
い。To realize a three-dimensional integrated circuit, it is necessary to form a semiconductor thin film for forming an electronic device such as a transistor on an amorphous insulator. However, in general, only amorphous silicon or polycrystalline silicon grows on amorphous.
そこで、従来では、非晶質又は多結晶シリコンをその
まま電子素子の半導体層として使用するか、又は成長し
た非晶質又は多結晶シリコンをレーザビーム等で溶融さ
せて単結晶化を行い、その単結晶シリコンを電子素子の
半導体層として使用するかに大別されていた。Therefore, conventionally, amorphous or polycrystalline silicon is used as it is as a semiconductor layer of an electronic device, or grown amorphous or polycrystalline silicon is melted by a laser beam or the like to be single-crystallized, It was roughly classified into the use of crystalline silicon as a semiconductor layer of an electronic device.
しかしながら、非晶質又は多結晶シリコンをそのまま
電子素子の半導体層として使用すると、非晶質シリコン
では〜0.1cm2/V・sec、数百Åの粒径を有する多結晶シ
リコンでは、１〜10cm2/V・sec程度の低い電子易動度し
か得られず、またPN接合を形成してもリーク電流が大き
い等の問題点あり、高性能の電子素子を形成することが
できなかった。However, if amorphous or polycrystalline silicon is used as it is as a semiconductor layer of an electronic device, amorphous silicon is ~ 0.1 cm 2 / V ・ sec, and polycrystalline silicon having a grain size of several hundred Å is 1 to 10 cm. It is not possible to form a high-performance electronic device because there is a problem that only low electron mobility of about 2 / V · sec can be obtained, and even if a PN junction is formed, the leak current is large.
一方、成長した非晶質又は多結晶シリコンを溶融再結
晶化させる方法は、単結晶層を半導体層とするために、
高性能の電子素子を得ることができる反面、レーザビー
ムによって加熱して溶融させるために、下層に形成され
た素子の性能に大きく影響するという問題点を有してい
た。On the other hand, a method of melting and recrystallizing the grown amorphous or polycrystalline silicon is to use a single crystal layer as a semiconductor layer,
Although a high-performance electronic device can be obtained, it has a problem that the performance of the device formed in the lower layer is greatly affected because it is heated and melted by a laser beam.
［問題点を解決するための手段］ 本発明の目的は、上記従来の問題点を解決するととも
に、単結晶又は多結晶を使用した高性能素子を有する半
導体装置と、その容易で信頼性の高い製造方法とを提供
することにある。[Means for Solving the Problems] An object of the present invention is to solve the above-mentioned conventional problems and to provide a semiconductor device having a high-performance element using a single crystal or a polycrystal, and an easy and highly reliable semiconductor device. And a manufacturing method.
本発明による半導体装置は、 半導体素子が形成された基板、 前記基板上に形成された絶縁層、 前記絶縁層を構成する材料とは異なる非晶質の材料で
構成され、該絶縁層に比べて核形成密度が大きく、且つ
成長して単結晶となる核が唯一形成され得る前記絶縁層
上に形成された面、 前記面上に形成された前記核に基づいて形成された単
結晶層、及び 前記単結晶層中に形成された半導体素子、を有するこ
とを特徴とする。A semiconductor device according to the present invention includes a substrate on which a semiconductor element is formed, an insulating layer formed on the substrate, and an amorphous material different from a material forming the insulating layer. A surface formed on the insulating layer, which has a large nucleation density and in which a nucleus that grows to become a single crystal can be formed only, a single crystal layer formed based on the nucleus formed on the surface, and A semiconductor element formed in the single crystal layer.
また、本発明による半導体装置の製造方法は、 半導体素子が形成された基板を用意する工程、 前記基板上に絶縁層を形成する工程、 前記絶縁層を構成する材料とは異なる非晶質材料で構
成され、該絶縁層に比べて核形成密度が大きく、且つ成
長して単結晶となる核が唯一形成され得る面を前記絶縁
層上に形成する工程、 前記面上に前記核を形成した後、該核を成長させて単
結晶層を形成する工程、及び 前記単結晶層中に半導体素子を形成する工程、 を有することを特徴とする。In addition, the method for manufacturing a semiconductor device according to the present invention includes a step of preparing a substrate on which a semiconductor element is formed, a step of forming an insulating layer on the substrate, and an amorphous material different from a material forming the insulating layer. A step of forming a surface on the insulating layer, which has a higher nucleation density than that of the insulating layer and in which nuclei that grow and become a single crystal can be uniquely formed, after forming the nuclei on the surface A step of growing the nuclei to form a single crystal layer, and a step of forming a semiconductor element in the single crystal layer.
［作用説明等］ まず、堆積面上に選択的に堆積膜を形成する選択堆積
法について述べる。選択堆積法とは、表面エネルギ、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。[Description of Operation, etc.] First, a selective deposition method for selectively forming a deposited film on a deposition surface will be described. The selective deposition method uses the difference between materials, such as surface energy, adhesion coefficient, desorption coefficient, and surface diffusion rate, which influences nucleation during thin film formation.
In this method, a thin film is selectively formed on a substrate.
第15図（Ａ）および（Ｂ）は選択堆積法の説明図であ
る。まず同図（Ａ）に示すように、基板１上に、基板１
と上記因子の異なる材料から成る薄膜２を所望部分に形
成する。そして、適当な堆積条件によって適当な材料か
ら成る薄膜の堆積を行うと、薄膜３は薄膜２上にのみ成
長し、基板１上には成長しないという現象を生じさせる
ことができる。この現象を利用することで、自己整合的
に成形された薄膜３を成長させることができ、従来のよ
うなレジストを用いたリソグラフィ工程の省略が可能と
なる。FIGS. 15A and 15B are explanatory views of the selective deposition method. First, as shown in FIG.
And a thin film 2 made of a material having different factors described above is formed in a desired portion. Then, when a thin film made of an appropriate material is deposited under appropriate deposition conditions, the phenomenon that the thin film 3 grows only on the thin film 2 and does not grow on the substrate 1 can occur. By utilizing this phenomenon, the thin film 3 formed in a self-aligned manner can be grown, and a conventional lithography process using a resist can be omitted.
このような選択形成法による堆積を行うことができる
材料としては、たとえば基板１としてSiO2、薄膜２とし
てSi、GaAs、Si3N4、そして堆積させる薄膜３としてS
i、Ｗ、GaAs、InP等がある。Examples of materials that can be deposited by the selective formation method include SiO 2 as the substrate 1, Si, GaAs, Si 3 N 4 as the thin film 2, and S as the thin film 3 to be deposited.
i, W, GaAs, InP, etc.
第16図は、SiO2の堆積面と窒化シリコンの堆積面との
核形成密度の経時変化を示すグラフである。FIG. 16 is a graph showing changes over time in the nucleation densities of the SiO 2 deposition surface and the silicon nitride deposition surface.
同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度は103cm-2以下で飽和し、20分後でも
その値はほとんど変化しない。As the graph shows, the SiO 2
The nucleation density above saturates below 10 3 cm -2 , and its value hardly changes after 20 minutes.
それに対して窒化シリコン（ここでは一例として、Si
3N4）上では、〜４×105cm-2で一旦飽和し、それから10
分ほど変化しないが、それ以降は急激に増大する。な
お、この測定例では、SiCl4ガスをH2ガスで希釈し、圧
力175Torr、温度1000℃の条件下でCVD法により堆積した
場合を示している。他にSiH4、SiH2Cl2、SiHCl3、SiF4
等を反応ガスとして用いて、圧力、温度等を調整するこ
とで同様の作用を得ることができる。また、真空蒸着で
も可能である。On the other hand, silicon nitride (as an example here, Si
3 N 4 ) above, once saturated at ~ 4 x 10 5 cm -2 , then 10
It does not change much, but it increases rapidly after that. In this measurement example, SiCl 4 gas is diluted with H 2 gas and deposited by the CVD method under the conditions of a pressure of 175 Torr and a temperature of 1000 ° C. Besides, SiH 4 , SiH 2 Cl 2 , SiHCl 3 , SiF 4
The same effect can be obtained by adjusting the pressure, temperature, etc. by using, etc. as the reaction gas. Also, vacuum deposition is possible.
この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。In this case, nucleation on SiO 2 is hardly a problem, but by adding HCl gas to the reaction gas, nucleation on SiO 2 is further suppressed, and Si is not deposited on SiO 2. Can be
このような現象は、SiO2および窒化シリコンの材料表
面のSiに対する吸着係数、脱離係数、表面拡散係数等の
差によるところが大きいが、Si原子自身によってSiO2が
反応し、蒸気圧が高い一酸化シリコンが生成されること
でSiO2自身がエッチングされ、窒化シリコン上ではこの
ようなエッチング現象は生じないということも選択堆積
を生じさせる原因となっていると考えられる（T.Yoneha
ra,S.Yoshioka,S.Miyazawa Journal of Applied Physic
s 53,6839,1982）。This phenomenon is largely due to the difference in the adsorption coefficient, desorption coefficient, surface diffusion coefficient, etc. of Si on the material surfaces of SiO 2 and silicon nitride, but SiO 2 reacts with the Si atoms themselves and the vapor pressure is high. The fact that SiO 2 itself is etched by the generation of silicon oxide and such an etching phenomenon does not occur on silicon nitride is also considered to be the cause of selective deposition (T. Yoneha
ra, S.Yoshioka, S.Miyazawa Journal of Applied Physic
s 53,6839,1982).
このように堆積面の材料としてSiO2および窒化シリコ
ンを選択し、堆積材料としてシリコンを選択すれば、同
グラフに示すように十分に大きな核形成密度差を得るこ
とができる。勿論、堆積面材料としてはSiO2が望ましい
が、SiOxとしても十分な核形成密度差を得ることができ
る。If SiO 2 and silicon nitride are selected as the material of the deposition surface and silicon is selected as the deposition material, a sufficiently large difference in nucleation density can be obtained as shown in the graph. Of course, SiO 2 is preferable as the material for the deposition surface, but a sufficient nucleation density difference can be obtained even with SiO x .
核形成密度の差は、同グラフで示すように核の密度で
103倍以上であれば、堆積膜の十分な選択形成を行うこ
とができる。この核密度差を得る他の方法としては、Si
O2上に局所的にSiやＮ等をイオン注入して過剰にSiやＮ
等を有する領域を形成してもよい。The difference in nucleation density is the density of nuclei as shown in the graph.
If it is 10 3 times or more, sufficient selective formation of the deposited film can be performed. Another way to obtain this difference in nuclear density is to use Si
Excessive Si or N by locally implanting Si or N on O 2
You may form the area | region which has etc.
このような選択堆積法を利用し、堆積面の材料より核
形成密度の十分大きい異種材料を単一の核だけが成長す
るように十分微細に形成することによって、その微細な
異種材料の存在する箇所だけに必要な大きさの単結晶を
選択的に成長させることができる。By using such a selective deposition method, a heterogeneous material having a nucleation density sufficiently higher than that of the material of the deposition surface is formed fine enough so that only a single nucleus grows. It is possible to selectively grow a single crystal having a required size only in a portion.
なお、単結晶の選択的の成長は、堆積面表面の電子状
態、特にダングリングボンドの状態によって決定される
ために、核形成密度の低い材料（たとえばSiO2）はバル
ク材料である必要はなく、任意の材料や基板等の表面の
みに形成されて上記堆積面を成していればよい。Since the selective growth of a single crystal is determined by the electronic state of the deposition surface, especially the state of dangling bonds, the material with low nucleation density (eg SiO 2 ) does not need to be a bulk material. It suffices that it is formed only on the surface of an arbitrary material or substrate to form the above-mentioned deposition surface.
［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。Embodiments Embodiments of the present invention will be described in detail below with reference to the drawings.
第１図は、本発明による半導体装置の第一実施例の概
略的断面図である。FIG. 1 is a schematic sectional view of a first embodiment of a semiconductor device according to the present invention.
同図において、Si又はGaAsの基板４には、通常の製造
プロセスによってトランジスタ101やその他半導体素
子、圧電体、光素子あるいは配線等が形成され、その上
にCVD法やスパッタ法によって堆積面材料層５（ここで
は非晶質絶縁物であり、たとえばSiO2である。）が形成
されている。そして、既に述べたように、十分微小な異
種材料６に単結晶を成長させ、単結晶層８を形成する。In the figure, a transistor 101, other semiconductor elements, a piezoelectric body, an optical element, wiring, etc. are formed on a Si or GaAs substrate 4 by a normal manufacturing process, and a deposition surface material layer is formed thereon by a CVD method or a sputtering method. 5 (here, an amorphous insulator, for example, SiO 2 ) is formed. Then, as described above, the single crystal is grown on the sufficiently small dissimilar material 6 to form the single crystal layer 8.
続いて、単結晶層８にトランジスタ102やその他半導
体素子、光素子あるいは配線等を形成し、堆積面材料層
５のコンタクトホール（図示されていない。）を通して
下層と上層の素子を電気的に接続する。こうして、たと
えば下層のMOSトランジスタ101と上層のMOSトランジス
タ102とを接続してCMOSを形成すれば、相互作用の全く
ないCMOSを製造することができる。Subsequently, the transistor 102 and other semiconductor elements, optical elements, wirings, etc. are formed in the single crystal layer 8, and the lower and upper elements are electrically connected through the contact holes (not shown) in the deposition surface material layer 5. To do. Thus, for example, if the lower MOS transistor 101 and the upper MOS transistor 102 are connected to form a CMOS, a CMOS having no interaction can be manufactured.
更に、上記工程を繰返すことで、堆積面材料層５を挟
んで幾層にも単結晶層８を形成することができ、三次元
集積回路を容易に形成することができる。Furthermore, by repeating the above steps, it is possible to form a number of single crystal layers 8 with the deposition surface material layer 5 interposed therebetween, and thus it is possible to easily form a three-dimensional integrated circuit.
なお、本実施例では堆積面材料層５上に単結晶層８を
形成したが、必要に応じて堆積面材料層５上に多結晶層
を形成してもよい。多結晶層の形成工程は後述する。Although the single crystal layer 8 is formed on the deposition surface material layer 5 in this embodiment, a polycrystalline layer may be formed on the deposition surface material layer 5 as necessary. The process of forming the polycrystalline layer will be described later.
第２図は、本発明による半導体装置の第二実施例の概
略的断面図である。FIG. 2 is a schematic sectional view of a second embodiment of the semiconductor device according to the present invention.
同図において、トランジスタ101等の素子が形成され
た基板４上に、堆積面材料層５が形成され、その堆積面
に後述するように所定距離をおいて十分微小な異種材料
12を配置し、各異種材料12に単結晶を成長させ、島状の
単結晶層15を複数個形成する。そして、通常の半導体プ
ロセスによって、各単結晶層15にここでは薄膜トランジ
スタ103が形成される。このようなトランジスタは絶縁
層上に形成されるために、寄生容量が小さく高速動作が
可能である。In the figure, a deposition surface material layer 5 is formed on a substrate 4 on which elements such as a transistor 101 are formed, and a sufficiently small dissimilar material is formed on the deposition surface at a predetermined distance as described later.
12 are arranged and a single crystal is grown on each of the different materials 12 to form a plurality of island-shaped single crystal layers 15. Then, the thin film transistor 103 is formed on each single crystal layer 15 by a normal semiconductor process. Since such a transistor is formed on the insulating layer, it has a small parasitic capacitance and can operate at high speed.
第３図は、本発明による半導体装置の第三実施例の概
略的断面図である。FIG. 3 is a schematic sectional view of a third embodiment of the semiconductor device according to the present invention.
同図において、トランジスタ101等の素子が形成され
た第一層の基板４上に、堆積面材料層18が形成され、そ
の堆積面の凹部に十分微細な異種材料12を形成され、単
結晶層17が凹部を埋めるように平坦に形成される。この
各単結晶層17に通常の半導体プロセスによってトランジ
スタ104等の素子が形成された第二層を形成する。更
に、第二層上に堆積面材料層を形成し、同様にして第三
層、第四層・・・と必要な総数の多層構造を容易に得る
ことができる。In the figure, a deposition surface material layer 18 is formed on the substrate 4 of the first layer on which elements such as the transistor 101 are formed, and a sufficiently fine dissimilar material 12 is formed in the concave portion of the deposition surface. 17 is formed flat so as to fill the recess. A second layer in which elements such as the transistor 104 are formed is formed on each of the single crystal layers 17 by a normal semiconductor process. Further, a deposition surface material layer is formed on the second layer, and similarly, a required total number of multilayer structures such as the third layer, the fourth layer, ... Can be easily obtained.
なお、上記第二および第三実施例においても、必要に
応じて堆積面材料層５上に多結晶層を形成することもで
きる。In the second and third embodiments as well, a polycrystalline layer can be formed on the deposition surface material layer 5 if necessary.
第４図（Ａ）〜（Ｄ）は、本発明による半導体装置の
製造方法の第一実施例を示す形成工程図であり、第５図
（Ａ）および（Ｂ）は、第４図（Ａ）および（Ｄ）にお
ける基板の斜視図である。FIGS. 4 (A) to 4 (D) are formation process diagrams showing the first embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIGS. 5 (A) and 5 (B) are FIG. 4 (A). 6A and 6B are perspective views of the substrate in FIGS.
第４図および第５図において、基板４′は第１図に示
す下層のトランジスタ101等が形成された基板４を示
す。以下同様に、下層の素子等は図面では省略される。In FIGS. 4 and 5, the substrate 4'is the substrate 4 on which the lower layer transistor 101 shown in FIG. 1 is formed. Similarly, the lower layer elements and the like are omitted in the drawings.
まず、第４図（Ａ）および第５図（Ａ）に示すよう
に、基板４′上に、選択堆積を可能にする核形成密度の
小さい堆積面材料層５（たとえばSiO2等）を形成し、そ
の上に核形成密度の大きい異種材料を薄く堆積させ、リ
ソグラフィ等によってパターニングすることで異種材料
６を後述するように単一の各が形成される程度に十分微
細に形成する。また、異種材料６とは、上述したよう
に、SiやＮ等を堆積面材料層５にイオン注入して形成さ
れる過剰にSiやＮ等を有する変質領域も含めるものとす
る。First, as shown in FIGS. 4 (A) and 5 (A), a deposition surface material layer 5 (for example, SiO 2 or the like) having a low nucleation density that enables selective deposition is formed on a substrate 4 ′. Then, a heterogeneous material having a high nucleation density is thinly deposited thereon, and is patterned by lithography or the like to form the heterogeneous material 6 fine enough to form a single individual as described later. Further, the heterogeneous material 6 includes the altered region having excessive Si, N, etc. formed by ion-implanting Si, N, etc. into the deposition surface material layer 5 as described above.
次に、堆積条件を適当に設定することによって異種材
料６だけに堆積材料の単一の核が形成される。すなわ
ち、異種材料６は、単一の核のみが形成される程度に十
分微細に形成する必要がある。異種材料６の大きさは、
材料の種類によって異なるが、数ミクロン以下であれば
よい。更に、核は単結晶構造を保ちながら成長し、第４
図（Ｂ）に示すように島状の単結晶粒７となる。島状の
単結晶粒７が形成されるためには、すでに述べたよう
に、堆積面材料層５上で全く核形成が起こらないように
条件を決めることが必要である。Next, by appropriately setting the deposition condition, a single nucleus of the deposited material is formed only in the dissimilar material 6. That is, the dissimilar material 6 needs to be formed fine enough to form only a single nucleus. The size of the different material 6 is
Although it depends on the type of material, it may be several microns or less. Furthermore, the nuclei grow while maintaining the single crystal structure,
The island-shaped single crystal grains 7 are formed as shown in FIG. In order to form the island-shaped single crystal grains 7, as described above, it is necessary to determine conditions so that nucleation does not occur at all on the deposition surface material layer 5.
島状の単結晶粒７は単結晶構造を保ちながら異種材料
６を中心して更に成長し、同図（Ｃ）に示すように堆積
面材料層５を覆う。The island-shaped single crystal grains 7 further grow centering on the heterogeneous material 6 while maintaining the single crystal structure, and cover the deposition surface material layer 5 as shown in FIG.
続いて、エッチング又は研磨によって単結晶粒７を平
坦化し、第４図（Ｄ）および第５図（Ｂ）に示すよう
に、所望の素子を形成することができる単結晶層８が堆
積面材料層５上に形成される。Subsequently, the single crystal grains 7 are flattened by etching or polishing, and as shown in FIGS. 4 (D) and 5 (B), the single crystal layer 8 capable of forming a desired element is a deposition surface material. Formed on layer 5.
こうして、トランジスタ101等が形成された基板４′
上に絶縁層でもある堆積材料層５を挟んで単結晶層８が
形成され、この単結晶層８にトランジスタ102等の電子
素子を形成し、さらに配線および下層とのコンタクトホ
ール等を通常の半導体プロセスによって形成することで
二層の集積回路を構成できる。勿論、上記工程を繰返え
せば、多層構造の三次元集積回路を容易に作製できる。Thus, the substrate 4'on which the transistor 101 and the like are formed
A single crystal layer 8 is formed on top of the deposited material layer 5, which is also an insulating layer, and an electronic element such as a transistor 102 is formed on the single crystal layer 8. Further, wiring and contact holes with lower layers are formed in a normal semiconductor. A two-layer integrated circuit can be formed by forming it by a process. Of course, by repeating the above steps, a three-dimensional integrated circuit having a multilayer structure can be easily manufactured.
第６図（Ａ）〜（Ｄ）は、本発明による半導体装置の
製造方法の第二実施例を示す形成工程図であり、第７図
（Ａ）および（Ｂ）は、第６図（Ａ）および（Ｄ）にお
ける基板の斜視図である。FIGS. 6 (A) to 6 (D) are process charts showing a second embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIGS. 7 (A) and 7 (B) are FIG. 6 (A). 6A and 6B are perspective views of the substrate in FIGS.
第６図（Ａ）および第７図（Ａ）に示すように、電子
素子が形成されている基板４′上に、堆積面材料層５
（ここでは絶縁層でもあるSiO2層）が形成され、その上
に距離ｌを隔てて上記選択堆積を可能とする異種材料12
を十分に小さく配置する。この距離ｌは、たとえば半導
体素子を形成するために必要とされる単結晶領域の大き
さと同じか又はそれ以上に設定される。As shown in FIGS. 6 (A) and 7 (A), the deposition surface material layer 5 is formed on the substrate 4'on which the electronic element is formed.
(Here, a SiO 2 layer which is also an insulating layer) is formed, and a different material 12 is formed on the SiO 2 layer at a distance l to enable the selective deposition.
To be small enough. This distance 1 is set to be equal to or larger than the size of a single crystal region required for forming a semiconductor element, for example.
次に、適当な堆積条件によって異種材料12だけに堆積
材料の単一の核が形成される。すなわち、異種材料12
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料12の大きさは、材料の種類によ
って異なるが、数ミクロン以下であればよい。更に、核
は単結晶構造を保ちながら成長し、第６図（Ｂ）に示す
ように島状の単結晶粒13となる。島状の単結晶粒13が形
成されるためには、すでに述べたように、堆積面材料層
５上で全く核形成が起こらないように条件を決めること
が必要である。Next, a single nucleus of deposited material is formed only in the dissimilar material 12 under suitable deposition conditions. That is, different materials 12
Need to be sufficiently fine to form only a single nucleus. The size of the dissimilar material 12 depends on the type of the material, but may be several microns or less. Further, the nuclei grow while maintaining the single crystal structure to form island-shaped single crystal grains 13 as shown in FIG. 6 (B). In order to form the island-shaped single crystal grains 13, it is necessary to determine the conditions so that nucleation does not occur at all on the deposition surface material layer 5, as described above.
島状の単結晶粒13の基板法線方向の結晶方位は、堆積
面材料および堆積する材料の界面エネルギを最小にする
ように一定に決まる。なぜならば、表面あるいは界面エ
ネルギは結晶面によって異方性を有するからである。し
かしながら、すでに述べたように、非晶質面上における
面内の結晶方位は決定されない。The crystal orientation of the island-shaped single crystal grains 13 in the substrate normal direction is determined so as to minimize the interfacial energy between the deposition surface material and the deposited material. This is because the surface or interface energy has anisotropy depending on the crystal plane. However, as described above, the in-plane crystal orientation on the amorphous plane is not determined.
島状の単結晶粒13は更に成長して、第６図（Ｃ）に示
すように隣りの単結晶粒13と接触するが、堆積面内の結
晶方位は一定ではないために、異種材料12の中間位置に
結晶粒界14が形成される。The island-shaped single crystal grains 13 further grow and come into contact with the adjacent single crystal grains 13 as shown in FIG. 6 (C), but the crystal orientation in the deposition plane is not constant, so that the different material 12 A grain boundary 14 is formed at an intermediate position.
続いて、単結晶粒13は三次元的に成長するが、成長速
度の遅い結晶面がファセットとして現われるために、エ
ッチング又は研磨によって表面の平坦化を行い、更に粒
界14の部分を除去して、第６図（Ｄ）および第７図
（Ｂ）に示すように粒界を含まない単結晶の薄膜15を格
子状に形成する。この単結晶薄膜15の大きさは、上述し
たように異種材料12の間隔ｌによって決定される。すな
わち、異種材料12の形成パターンを適当に定めることに
よって、粒界の位置を制御することができ、所望の大き
さの単結晶を所望の配列で形成することができる。Subsequently, the single crystal grains 13 grow three-dimensionally, but since the crystal planes with a slow growth rate appear as facets, the surface is flattened by etching or polishing, and further the portion of the grain boundaries 14 is removed. As shown in FIGS. 6 (D) and 7 (B), a single crystal thin film 15 not containing grain boundaries is formed in a lattice shape. The size of the single crystal thin film 15 is determined by the distance l between the different materials 12 as described above. That is, the position of the grain boundary can be controlled by appropriately determining the formation pattern of the different material 12, and a single crystal having a desired size can be formed in a desired arrangement.
こうして、トランジスタ101等が形成された基板４′
上に絶縁層でもある堆積材料層５を挟んで単結晶層15が
形成され、この単結晶層15に例えば薄膜トランジスタ等
の電子素子を通常の半導体プロセスによって形成するこ
とで第２図に示す二層の集積回路を構成できる。勿論、
上記工程を繰返えせば、多層構造の集積回路を容易に作
製できる。Thus, the substrate 4'on which the transistor 101 and the like are formed
A single crystal layer 15 is formed on top of the deposited material layer 5 which is also an insulating layer, and an electronic element such as a thin film transistor is formed on the single crystal layer 15 by a normal semiconductor process to form the two layers shown in FIG. Integrated circuit can be configured. Of course,
By repeating the above steps, a multilayer integrated circuit can be easily manufactured.
第８図（Ａ）〜（Ｃ）は、本発明による半導体装置の
製造方法の第三実施例を示す形成工程図であり、第９図
（Ａ）および（Ｂ）は、第８図（Ａ）および（Ｃ）にお
ける基板の斜視図である。8 (A) to 8 (C) are process charts showing a third embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIGS. 9 (A) and 9 (B) are FIG. 8 (A). 3] and (C) are perspective views of the substrate.
まず、第８図（Ａ）および第９図（Ａ）に示すよう
に、電子素子が形成されている基板４′上に、堆積面材
料層18（ここでは絶縁層でもあるSiO2層）を形成し、堆
積面材料層18に必要な大きさおよび形状の凹部16を形成
し、その中に十分に微細な異種材料12を形成する。First, as shown in FIG. 8 (A) and FIG. 9 (A), a deposition surface material layer 18 (here, an SiO 2 layer which is also an insulating layer) is formed on a substrate 4 ′ on which an electronic element is formed. Then, a recess 16 having a required size and shape is formed in the deposition surface material layer 18, and a sufficiently fine dissimilar material 12 is formed therein.
続いて、第８図（Ｂ）に示すように、第一実施例と同
様にして島状の単結晶粒13を成長させる。Subsequently, as shown in FIG. 8B, island-shaped single crystal grains 13 are grown in the same manner as in the first embodiment.
そして、第８図（Ｃ）および第９図（Ｂ）に示すよう
に、単結晶粒13が凹部16を埋めるまで成長させ、単結晶
層17を形成する。Then, as shown in FIG. 8 (C) and FIG. 9 (B), single crystal grains 13 are grown until they fill the recesses 16 to form a single crystal layer 17.
本実施例では、凹部16内に単結晶粒13が成長するため
に、平坦化および粒界部分の除去工程が不要となる。In this embodiment, since the single crystal grains 13 grow in the concave portions 16, the steps of flattening and removing the grain boundary portion are not required.
こうして、トランジスタ101等が形成された基板４′
上に絶縁層でもある堆積材料層18を挟んで単結晶層17が
島状に形成され、この単結晶層17にトランジスタ等の電
子素子を通常の半導体プロセスによって形成することで
第３図に示す多層の集積回路を構成できる。Thus, the substrate 4'on which the transistor 101 and the like are formed
A single crystal layer 17 is formed in an island shape with a deposition material layer 18 which is also an insulating layer interposed therebetween, and an electronic element such as a transistor is formed on the single crystal layer 17 by a normal semiconductor process, as shown in FIG. A multilayer integrated circuit can be constructed.
第10図（Ａ）〜（Ｄ）は、本発明による半導体装置の
製造方法の第四実施例を示す形成工程図である。FIGS. 10A to 10D are process charts showing a fourth embodiment of the method for manufacturing a semiconductor device according to the present invention.
同図（Ａ）〜（Ｃ）は、第６図の（Ａ）〜（Ｃ）と同
じである。すなわち、異種材料12を間隔ｌをおいて形成
し、単結晶粒13を形成する。これによって異種材料12の
ほぼ中央に粒界14が形成され、平坦化することで第12図
（Ｄ）に示すような粒径ｌの多結晶層21を得ることがで
きる。6A to 6C are the same as FIGS. 6A to 6C. That is, the different materials 12 are formed at intervals l to form the single crystal grains 13. As a result, a grain boundary 14 is formed in the approximate center of the dissimilar material 12, and the polycrystalline layer 21 having a grain size 1 as shown in FIG. 12D can be obtained by flattening.
この多結晶層21の粒径は異種材料12の間隔ｌによって
決定されるために、多結晶の粒径制御が可能となる。従
来では、多結晶の粒径は形成方法や形成温度等の複数の
要因によって変化するものであったが、本発明によれば
異種材料12の間隔ｌによって制御性良く決定される。Since the grain size of the polycrystal layer 21 is determined by the distance l between the different materials 12, the grain size of the polycrystal can be controlled. Conventionally, the grain size of the polycrystal has been changed by a plurality of factors such as the forming method and the forming temperature, but according to the present invention, it is determined with good controllability by the interval l between the different materials 12.
このように、単結晶層だけではなく、多結晶層を多層
化することも容易にできる。As described above, not only a single crystal layer but also a polycrystal layer can be easily formed into multiple layers.
（具体例） 次に、上記各実施例における単結晶層の具体的形成方
法を第６図に示す第二実施例および第10図に示す第四実
施例を中心に説明する。(Specific Example) Next, a specific method of forming the single crystal layer in each of the above-described embodiments will be described focusing on the second embodiment shown in FIG. 6 and the fourth embodiment shown in FIG.
Si単結晶ウエハを熱酸化して表面にSiO2を形成して基
板11とする。勿論、石英基板を用いてもよいし、金属、
半導体、磁性体、圧電体、絶縁体等の任意の基板上に、
スパッタ法、CVD法、真空蒸着法等を用いて基板表面にS
iO2層を形成してもよい。なお、堆積面材料としてはSiO
2が望ましいが、SiOxとしてｘの値を変化させたもので
あってもよい。The substrate 11 is formed by thermally oxidizing the Si single crystal wafer to form SiO 2 on the surface. Of course, a quartz substrate may be used,
On any substrate such as semiconductor, magnetic substance, piezoelectric substance, insulator,
S on the substrate surface using sputtering, CVD, vacuum evaporation, etc.
An iO 2 layer may be formed. Note that the deposition surface material is SiO
2 is desirable, but SiO x in which the value of x is changed may be used.
こうして形成さたSiO2層11上に減圧気相成長法によっ
て窒化シリコン層（ここではSi3N4層）を異種材料とし
て堆積させ、通常のリソグラフィ技術又はＸ線、電子線
若しくはイオン線を用いたリソグラフィ技術で窒化シリ
コン層をパターニングし、数ミクロン以下、望ましくは
〜１μｍ以下の微小な異種材料12を形成する。A silicon nitride layer (here, a Si 3 N 4 layer) is deposited as a different material on the SiO 2 layer 11 thus formed by a low pressure vapor phase epitaxy method, and an ordinary lithography technique or X-ray, electron beam or ion beam is used. The silicon nitride layer is patterned by the above-mentioned lithographic technique to form a minute dissimilar material 12 having a size of several microns or less, preferably -1 μm or less.
続いて、HClとH2と、SiH2Cl2、SiCl4、SiHCl3、SiF4
若しくはSiH4との混合ガスを用いて上記基板11上にSiを
選択的に成長させる。その際の基板温度は700〜1100
℃、圧力は約100Torrである。Subsequently, HCl and H 2, SiH 2 Cl 2, SiCl 4, SiHCl 3, SiF 4
Alternatively, Si is selectively grown on the substrate 11 using a mixed gas with SiH 4 . The substrate temperature at that time is 700-1100
C, pressure is about 100 Torr.
数十分程度の時間で、SiO2上の窒化シリコンの微細な
異種材料12を中心として、単結晶のSiの粒13が成長し、
最適の成長条件とすることで、その大きさは数十μｍ以
上に成長する。In a time of several tens of minutes, single crystal Si grains 13 grow centering on a fine dissimilar material 12 of silicon nitride on SiO 2 .
Under the optimum growth condition, the size grows to several tens of μm or more.
続いて、SiとSiO2との間にエッチング速度差がある反
応性イオンエッチング（RIE）によって、Siのみをエッ
チングして平坦化することで、粒径制御された多結晶シ
リコン層21が形成され、更に粒界部分を除去して島状の
単結晶シリコン層15が形成される。なお、単結晶粒13の
表面の凹凸が大きい場合は、機械的研磨を行った後にエ
ッチングを行う。Subsequently, by reactive ion etching (RIE) in which there is a difference in etching rate between Si and SiO 2 , only Si is etched and flattened, so that the polycrystalline silicon layer 21 having a controlled grain size is formed. Further, the grain boundary portions are removed to form the island-shaped single crystal silicon layer 15. If the surface of the single crystal grain 13 has large irregularities, etching is performed after mechanical polishing.
このようにして形成された大きさ数十μｍ以上で粒界
を含まない単結晶シリコン層15に、電界効果トランジス
タを形成すると、単結晶シリコンウエハに形成したもの
に劣らない特性を示した。When the field effect transistor was formed on the single crystal silicon layer 15 having a size of several tens of μm or more and containing no grain boundary, the characteristics were as good as those formed on the single crystal silicon wafer.
また、隣接する単結晶シリコン層15とはSiO2によって
電気的に分離されているために、相補型電界効果トラン
ジスタ（Ｃ−MOS）を構成しても、相互の干渉がない。
また、素子の活性層の厚さが、Siウエハを用いた場合よ
り薄いために、放射線を照射された時に発生するウエハ
内の電荷による誤動作がなくなる。更に、寄生容量が低
下するために、素子の高速化が図れる。また、任意の基
板が使用できるために、Siウエハを用いるよりも、大面
積基板上に単結晶層を低コストで形成することができ
る。更に、他の半導体、圧電体、誘電体等の基板上にも
単結晶層を形成できるために、多機能の三次元集積回路
を実現することができる。Further, since it is electrically separated from the adjacent single crystal silicon layer 15 by SiO 2 , even if a complementary field effect transistor (C-MOS) is formed, there is no mutual interference.
Further, since the thickness of the active layer of the element is smaller than that of the case where a Si wafer is used, malfunction due to electric charges in the wafer generated when the radiation is applied is eliminated. Further, since the parasitic capacitance is reduced, the speed of the device can be increased. Further, since an arbitrary substrate can be used, a single crystal layer can be formed on a large-area substrate at a lower cost than when a Si wafer is used. Furthermore, since a single crystal layer can be formed over another substrate such as a semiconductor, a piezoelectric substance, or a dielectric substance, a multifunctional three-dimensional integrated circuit can be realized.
（窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との
十分な核形成密度差を得るには、Si3N4に限定されるも
のではなく、窒化シリコンの組成を変化させたものでも
よい。(Silicon nitride composition) In order to obtain a sufficient difference in nucleation density between the deposition surface material and the dissimilar material as described above, the composition of silicon nitride is not limited to Si 3 N 4 but is changed. It may be made to be.
RFプラズマ中でSiH4ガスとNH3ガスとを分解させて低
温で窒化シリコン膜を形成するプラズマCVD法では、SiH
4ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとＮの組成比を大幅に変化させる
ことができる。In the plasma CVD method of decomposing SiH 4 gas and NH 3 gas in RF plasma to form a silicon nitride film at low temperature, SiH
By changing the flow rate ratio between the 4 gas and the NH 3 gas, the composition ratio of Si and N in the deposited silicon nitride film can be changed significantly.
第11図は、SiH4とNH3の流量比と形成された窒化シリ
コン膜中のSiおよびＮの組成比との関係を示したグラフ
である。FIG. 11 is a graph showing the relationship between the flow ratio of SiH 4 and NH 3 and the composition ratio of Si and N in the formed silicon nitride film.
この時の堆積条件は、RF出力175W、基板温度380℃で
あり、SiH4ガス流量を300cc/minに固定し、NH3ガスの流
量を変化させた。同グラフに示すようにNH3／SiH4のガ
ス流量比を４〜10へ変化させると、窒化シリコン膜中の
Si/N比は1.1〜0.58に変化することがオージェ電子分光
法によって明らかとなった。The deposition conditions at this time were an RF output of 175 W and a substrate temperature of 380 ° C., the SiH 4 gas flow rate was fixed at 300 cc / min, and the NH 3 gas flow rate was changed. As shown in the graph, when the NH 3 / SiH 4 gas flow rate ratio is changed to 4 to 10,
Auger electron spectroscopy revealed that the Si / N ratio varied from 1.1 to 0.58.
また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入
し、0.3Torrの減圧下、温度約800℃の条件で形成した窒
化シリコン膜の組成は、ほぼ化学量論比であるSi3N4（S
i/N＝0.75）に近いものであった。Further, the composition of the silicon nitride film formed by introducing SiH 2 Cl 2 gas and NH 3 gas by a low pressure CVD method under the condition of a temperature of about 800 ° C. under a reduced pressure of 0.3 Torr is almost stoichiometric. 3 N 4 (S
It was close to i / N = 0.75).
また、SiをアンモニアあるいはN2中で約1200℃で熱処
理すること（熱窒化法）で形成される窒化シリコン膜
は、その形成方法が熱平衡下で行われるために、更に化
学量論比に近い組成を得ることができる。Further, the silicon nitride film formed by heat-treating Si in ammonia or N 2 at about 1200 ° C. (thermal nitriding method) is closer to the stoichiometric ratio because the forming method is performed under thermal equilibrium. The composition can be obtained.
以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がSiO2より高い堆積面材料として用いて上記
Siの核を成長させると、その組成比により核形成密度に
差が生じる。Using silicon nitride formed by various methods as described above as a deposition surface material with a higher nucleation density of Si than SiO 2,
When a Si nucleus is grown, the composition ratio causes a difference in nucleation density.
第12図は、Si/N組成比と核形成密度との関係を示すグ
ラフである。同グラフに示すように、窒化シリコン膜の
組成を変化させることで、その上に成長するSiの核形成
密度は大幅に変化する。この時の核形成条件は、SiCl4
ガスを175Torrに減圧し、1000℃でH2と反応させてSiを
生成させる。FIG. 12 is a graph showing the relationship between the Si / N composition ratio and the nucleation density. As shown in the graph, by changing the composition of the silicon nitride film, the nucleation density of Si grown on it changes significantly. The nucleation conditions at this time are SiCl 4
The gas is depressurized to 175 Torr and reacted with H 2 at 1000 ° C. to generate Si.
このように窒化シリコンの組成によって核形成密度が
変化する現象は、単一の核を成長させる程度に十分微細
に形成される異種材料としての窒化シリコンの大きさに
影響を与える。すなわち、核形成密度が大きい組成を有
する窒化シリコンは、非常に微細に形成しない限り、単
一の核を形成することができない。Such a phenomenon that the nucleation density changes depending on the composition of silicon nitride affects the size of silicon nitride as a different material that is formed fine enough to grow a single nucleus. That is, silicon nitride having a composition with a high nucleation density cannot form a single nucleus unless it is formed very finely.
したがって、核形成密度と、単一の核が選択できる最
適な窒化シリコンの大きさとを選択する必要がある。た
とえば〜105cm-2の核形成密度を得る堆積条件では、窒
化シリコンの大きさは約４μｍ以下であれば単一の核を
選択できる。Therefore, it is necessary to select the nucleation density and the optimum silicon nitride size with which a single nucleus can be selected. For example, under deposition conditions that yield nucleation densities of ~ 10 5 cm -2 , single nuclei can be selected if the size of silicon nitride is less than about 4 μm.
（イオン注入による異種材料の形成） Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料であるSiO2の表面に局所的にS
i,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入してSiO2の
堆積面に変質領域を形成し、この変質領域を核形成密度
の高い堆積面材料としても良い。As a method for realizing nucleation density difference to Si (formation of different types of materials by ion implantation), the SiO 2 surface is low deposition surface material having a nucleation density locally S
i, N, P, B, F, Ar, He, C, As, Ga, and Ge, such as ion implantation to form an affected region in the deposition surface of the SiO 2, high deposition surface of nucleation density The affected region Good as a material.
例えば、SiO2表面をレジストで多い、所望の箇所を露
光、現像、溶解させてSiO2表面を部分的に表出させる。For example, a desired portion of the SiO 2 surface is covered with a resist, and a desired portion is exposed, developed, and dissolved to partially expose the SiO 2 surface.
続いて、SiF4ガスをソースガスとして用い、Siイオン
を10keVで１×1016〜１×1018cm-2の密度でSiO2表面に
打込む。これによる投影飛程は114Åであり、SiO2表面
ではSi濃度が〜1022cm-3に達する。SiO2はもともと非晶
質であるために、Siイオンを注入した領域も非晶質であ
る。Then, SiF 4 gas is used as a source gas, and Si ions are implanted into the SiO 2 surface at a density of 1 × 10 16 to 1 × 10 18 cm -2 at 10 keV. The projected range is 114Å, and the Si concentration reaches ~ 10 22 cm -3 on the SiO 2 surface. Since SiO 2 is originally amorphous, the region where Si ions are implanted is also amorphous.
なお、変質領域を形成するには、レジストをマスクと
してイオン注入を行うこともできるが、集束イオンビー
ム技術を用いて、レジストマスクを使用せずに絞られた
SiイオンをSiO2表面に注入してもよい。In addition, in order to form the altered region, ion implantation can be performed using a resist as a mask, but the focused ion beam technique was used to narrow down without using a resist mask.
Si ions may be implanted on the SiO 2 surface.
こうしてイオン注入を行った後、レジストを剥離する
ことで、SiO2面にSiが過剰な変質領域が形成される。こ
のような変質領域が形成されたSiO2堆積面にSiを気相成
長させる。After the ion implantation is performed in this manner, the resist is peeled off, so that an altered region having excessive Si is formed on the SiO 2 surface. Si is vapor-phase grown on the SiO 2 deposition surface where such altered regions are formed.
第13図は、Siイオンの注入量と核形成密度との関係を
示すグラフである。FIG. 13 is a graph showing the relationship between the implantation amount of Si ions and the nucleation density.
同グラフに示すように、Si+注入量が多い程、核形成
密度が増大することがわかる。As shown in the graph, it can be seen that the nucleation density increases as the Si + implantation amount increases.
したがって、変質領域を十分微細に形成することで、
この変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。Therefore, by forming the altered region fine enough,
A single nucleus of Si can be grown using this altered region as a different material, and a single crystal can be grown as described above.
なお、変質領域を単一の核が成長する程度に十分微細
に形成することは、レジストのパターニングや、集束イ
オンビームのビームを絞ることによって容易に達成され
る。Note that forming the altered region in a fine enough size to grow a single nucleus can be easily achieved by patterning the resist or narrowing the beam of the focused ion beam.
（CVD以外のSi堆積方法） Siの選択核形成による単結晶の成長は、CVD法だけで
はなく、Siを真空中（＜10-6Torr）で電子銃により蒸発
させ、加熱した基板に堆積させる方法も用いられる。特
に、超高真空中（＜10-9Torr）での蒸着であるMBE（Mol
ecular Beam Epitaxy）法では、基板温度900℃以上でSi
ビームとSiO2が反応を始め、SiO2上でのSiの核形成は皆
無になることが知られている（T.Yonehara,S,Yoshioka
and S.Miyazawa Journal of Applied Physics 53,10,p6
839,1983）。(Si deposition method other than CVD) Single crystal growth by selective nucleation of Si is not limited to the CVD method, but Si is evaporated in an electron gun in a vacuum (<10 -6 Torr) and deposited on a heated substrate. Methods are also used. In particular, MBE (Mol), which is vapor deposition in ultra-high vacuum (<10 -9 Torr)
In the ecular Beam Epitaxy method, the substrate temperature is 900 ° C or higher.
It is known that the beam and SiO 2 begin to react, and there is no nucleation of Si on SiO 2 (T.Yonehara, S, Yoshioka).
and S. Miyazawa Journal of Applied Physics 53,10, p6
839,1983).
この現象を利用してSiO2上に点在させた微小な窒化シ
リコンに完全な選択性をもってSiの単一の核を形成し、
そこに単結晶Siを成長させることができた。この時の堆
積条件は、真空度10-8Torr以下、Siビーム強度9.7×10
14atoms/cm2・sec、基板温度900℃〜1000℃であった。Utilizing this phenomenon, a single nucleus of Si is formed with complete selectivity on minute silicon nitride scattered on SiO 2 .
It was possible to grow single crystal Si there. At this time, the deposition conditions are vacuum degree of 10 -8 Torr or less, Si beam intensity of 9.7 × 10
14 atoms / cm 2 · sec, substrate temperature 900 ℃ ~ 1000 ℃.
この場合、SiO2＋Si→2SiO↑という反応により、SiO
という蒸気圧の著しく高い反応生成物が形成され、この
蒸発によるSiO2自身のSiによるエッチングが生起してい
る。In this case, the reaction of SiO 2 + Si → 2SiO ↑ results in SiO
A reaction product having a remarkably high vapor pressure is formed, and this evaporation causes the etching of SiO 2 itself by Si.
これに対して、窒化シリコン上では上記エッチング現
象は起こらず、核形成、そして堆積が生じている。On the other hand, the above-mentioned etching phenomenon does not occur on silicon nitride, but nucleation and deposition occur.
このことから核形成密度の高い堆積面材料としては、
窒化シリコン以外に、タンタル酸化物（Ta2O5）、窒化
シリコン酸化物（SiON）等を使用しても同様の効果を得
ることができる。したがって、これらの材料を微小形成
して上記異種材料とすることで、同様に単結晶を成長さ
せることができる。From this, as a deposition surface material with high nucleation density,
Similar effects can be obtained by using tantalum oxide (Ta 2 O 5 ), silicon nitride oxide (SiON) or the like other than silicon nitride. Therefore, a single crystal can be similarly grown by minutely forming these materials to form the different materials.
（Si以外の材料の結晶成長） （１）Si以外の材料としてダイヤモンドの場合を例示す
る。既に述べたように、ダイヤモンド薄膜を半導体とし
て電子素子へ応用することが望まれているが、従来では
ダイヤモンド基板以外の材料の上にダイヤモンド単結晶
を成長させることができなかった。(Crystal growth of materials other than Si) (1) An example of diamond as a material other than Si is illustrated. As described above, it is desired to apply a diamond thin film as a semiconductor to an electronic device, but conventionally, it was not possible to grow a diamond single crystal on a material other than a diamond substrate.
しかし、上述した結晶成長方法によれば、ダイヤモン
ド基板以外の材料上にダイヤモンド単結晶を容易に成長
させることができる。ここでは、ダイヤモンド核がFeや
Coの金属上に成長しないことを利用する。However, according to the crystal growth method described above, a diamond single crystal can be easily grown on a material other than the diamond substrate. Here, the diamond nuclei are Fe and
It utilizes that it does not grow on the metal of Co.
まず、任意の下地基板上に真空蒸着法によってFe又は
Coの金属層を形成する。この時、金属層は多結晶構造と
なる。この金属層が核形成密度の低い堆積面に相当す
る。First of all, Fe or
Form a metal layer of Co. At this time, the metal layer has a polycrystalline structure. This metal layer corresponds to the deposition surface having a low nucleation density.
続いて、金属層上に、Cu,W,Ta,Mo,Au,Ti,Al,Ni等の金
属を真空蒸着法により、又はSi,Ge,GaAs,InP,SiC等の半
導体材料をCVD法あるいは真空蒸着法により、堆積させ
る。これらの金属および半導体材料は、上記堆積面に相
当する金属層に比べて十分に高い核形成密度を有する材
料である。続いて、この金属又は半導体層を数μｍ以下
にパターニングし、十分微細な異種材料とする。あるい
は、上記金属又は半導体材料の異種材料をイオン注入に
よって形成しても良い。Then, on the metal layer, Cu, W, Ta, Mo, Au, Ti, Al, Ni metal or the like by vacuum deposition method, or Si, Ge, GaAs, InP, SiC or the like semiconductor material CVD method or It is deposited by a vacuum evaporation method. These metal and semiconductor materials are materials having a sufficiently high nucleation density as compared with the metal layer corresponding to the above-mentioned deposition surface. Subsequently, this metal or semiconductor layer is patterned to a size of several μm or less to form a sufficiently fine dissimilar material. Alternatively, a different material such as the above metal or semiconductor material may be formed by ion implantation.
こうして、次の条件によって異種材料の存在する金属
層上にダイヤモンドを晶析させた。Thus, diamond was crystallized on the metal layer containing different materials under the following conditions.
マイクロ波プラズマCVD法、熱フィラメント法を用い
たCVD法を用いた。原料ガスは、メタン（CH4）と水素の
混合ガス（１〜10％）、あるいはアルコール系のOH基を
有する炭化水素、例えばメチルアルコールCH3OH、エチ
ルアルコールC2H5OH、第３ブチルアルコール（CH3）3O
H、イソプロピルアルコール（CH3）2CHOH、ジエチルエ
ーテルC2H5OC2H5等の液体を水素ガスでバブリングす
る。The microwave plasma CVD method and the CVD method using the hot filament method were used. The raw material gas is a mixed gas of methane (CH 4 ) and hydrogen (1 to 10%), or an alcoholic hydrocarbon having an OH group, such as methyl alcohol CH 3 OH, ethyl alcohol C 2 H 5 OH, and tertiary butyl. Alcohol (CH 3 ) 3 O
Liquids such as H, isopropyl alcohol (CH 3 ) 2 CHOH, and diethyl ether C 2 H 5 OC 2 H 5 are bubbled with hydrogen gas.
プラズマCVD法の場合は、マイクロ波出力が200〜350
W、基板温度が500〜1000℃、圧力が１〜400Torr減圧下
で行った。In case of plasma CVD method, microwave power is 200-350
W, the substrate temperature was 500 to 1000 ° C., and the pressure was 1 to 400 Torr under reduced pressure.
熱フィラメント法を用いたCVD法の場合は、フィラメ
ント温度が約1500〜2000℃、フィラメント−基板間距離
が0.5〜10mmであった。In the case of the CVD method using the hot filament method, the filament temperature was about 1500 to 2000 ° C and the filament-substrate distance was 0.5 to 10 mm.
この結果、Fe又はCoの金属層上には全くダイヤモンド
の核形成が起こらず、その表面に微細に形成した核形成
密度の高い異種材料に単一のダイヤモンド核が生成し、
その後、その単一のダイヤモンド核を中心に単結晶のダ
イヤモンド粒子が数十μｍ〜数百μｍ大きさまで成長し
た。このダイヤモンド粒子には、不対電子の無い双晶粒
界が内在することはあるが、いわゆる多結晶構造にある
ような多くの不対電子を含む粒界は存在しない。これ
は、核形成密度の低いFeやCo等の堆積面材料上ではダイ
ヤモンド核の生成がないために、単一の核からのダイヤ
モンド単結晶の成長が阻害されないためである。As a result, nucleation of diamond does not occur on the Fe or Co metal layer at all, and a single diamond nucleus is generated in a heterogeneous material having a high nucleation density that is finely formed on the surface of the metal layer.
After that, single-crystal diamond particles grew to a size of several tens μm to several hundreds μm centering on the single diamond nucleus. The diamond grains may have twin grain boundaries without unpaired electrons, but there are no grain boundaries containing many unpaired electrons as in a so-called polycrystalline structure. This is because the diamond nuclei are not formed on the deposition surface material such as Fe or Co having a low nucleation density, so that the growth of the diamond single crystal from the single nuclei is not hindered.
この場合にも、すでに述べたように、異種材料を所望
間隔で複数個形成することによって、粒径制御されたダ
イヤモンド多結晶を形成することができる。Also in this case, as described above, by forming a plurality of different materials at desired intervals, it is possible to form a diamond polycrystal having a controlled grain size.
このように、ダイヤモンド薄膜をダイヤモンド基板以
外の所望基板上に形成することが可能となり、ダイヤモ
ンド薄膜を用いた素子の多層化を容易に、かつ低コスト
で実現できる。In this way, the diamond thin film can be formed on a desired substrate other than the diamond substrate, and the element using the diamond thin film can be easily multilayered at low cost.
第14図は、Fe、Co、Si、Mo上のダイヤモンド核の形成
密度の時間依存性を示すグラフである。FIG. 14 is a graph showing the time dependence of the formation density of diamond nuclei on Fe, Co, Si and Mo.
このグラフが示すように、Fe、Coの金属上とSi、Mo上
とでは、ダイヤモンドの核形成密度の差が103以上あ
り、第16図に示すように、Si3N4上とSiO2上とにおけるS
iの核形成密度差と同様である。As this graph, Fe, metal and on the Si of Co, in the on Mo, there differences in nucleation density of diamond 10 3 or more, as shown in FIG. 16, Si 3 N 4 on the SiO 2 S on and
This is the same as the difference in nucleation density of i.
こうして、ダイヤモンド基板以外の任意の材料の下地
基板上に上記核形成密度の低い堆積面材料層を形成し、
その上に核形成密度の高い異種材料を十分微細に形成す
ることで、ダイヤモンド単結晶を容易に形成することが
できる。勿論、すでに述べたように、微細な異種材料を
所望間隔で配置して粒径制御された多結晶構造のダイヤ
モンド薄膜を形成することもできる。In this way, the deposition surface material layer having a low nucleation density is formed on the base substrate of any material other than the diamond substrate,
A diamond single crystal can be easily formed by forming a heterogeneous material having a high nucleation density on it sufficiently finely. Of course, as already mentioned, fine dissimilar materials can be arranged at desired intervals to form a diamond thin film having a grain size controlled polycrystalline structure.
また、本発明によれば、下地基板が上記堆積面材料層
を形成できる材料の基板であればよく、選択範囲が大幅
に広がって低コスト化、大面積化を容易に達成できる。Further, according to the present invention, the base substrate may be a substrate of a material capable of forming the above-mentioned deposition surface material layer, and the selection range can be greatly expanded, and cost reduction and large area can be easily achieved.
（２）タングステン単結晶の成長 タングステンは、SiO2上では核形成を起こさず、Si、
WSi2、PtSi、Al等の上では多結晶膜となって堆積するこ
とが知られている。(2) Growth of tungsten single crystal Tungsten does not cause nucleation on SiO 2 ,
It is known that a polycrystalline film is deposited on WSi 2 , PtSi, Al or the like.
まず、SiO2を主成分とするガラス、石英、熱酸化膜等
の上に、Si、WSi2、PtSi、又はAlを真空蒸着で堆積さ
せ、フォトリソグラフィによって数μｍ以下の大きさに
パターニングする。First, Si, WSi 2 , PtSi, or Al is deposited by vacuum deposition on glass, quartz, a thermal oxide film, or the like containing SiO 2 as a main component, and patterned by photolithography to a size of several μm or less.
続いて、250〜500℃に加熱された反応炉内に設置し、
WF6ガスおよび水素ガスの混合ガスを圧力約0.1〜10Torr
の減圧下で、各々75cc/minおよび10cc/minの流量で流
す。Subsequently, it is installed in a reactor heated to 250 to 500 ° C,
WF 6 gas and hydrogen gas mixed gas at a pressure of about 0.1 to 10 Torr
Under reduced pressure of 75 cc / min and 10 cc / min, respectively.
これによって、WF6＋３H2→Ｗ＋6HFという反応式で表
現されるようにタングステンが生成する。この時、タン
グステンとSiO2との反応性は極めて低く、強固な結合が
生じないために、核形成は起こらず、したがって堆積は
生じない。As a result, tungsten is generated as represented by a reaction formula of WF 6 + 3H 2 → W + 6HF. At this time, since the reactivity between tungsten and SiO 2 is extremely low and no strong bond is generated, nucleation does not occur and thus no deposition occurs.
これに対して、Si、WSi2、PtSi、Al上にはタングステ
ンの核が形成されるが、微細に形成されているために、
タングステンの単一の核のみが形成される。そして、こ
の単一の核が成長を続け、SiO2上にも横方向に単結晶の
まま成長する。これは、SiO2上にはタングステンの核成
長が起こらないために、単結晶成長を阻害して多結晶と
なることがないためである。On the other hand, tungsten nuclei are formed on Si, WSi 2 , PtSi, and Al, but because they are finely formed,
Only a single nucleus of tungsten is formed. Then, this single nucleus continues to grow, and also grows as a single crystal in the lateral direction on SiO 2 . This is because the nucleus growth of tungsten does not occur on SiO 2 , so that single crystal growth is not hindered and polycrystal is not formed.
なお、これまで述べた堆積面材料、異種材料および堆
積材料の組合せは、上記各実施例に示したものだけでは
なく、十分な核形成密度差を有する材料の組合せであれ
ばよいことは明らかである。したがって、選択堆積可能
なGaAsやInP等の化合物半導体の場合にも、上記結晶成
長法によって単結晶、単結晶群又は粒径制御された多結
晶を形成することができる。It should be noted that the combination of the deposition surface material, the dissimilar material, and the deposition material described so far is not limited to the combination shown in each of the above embodiments, but may be any combination of materials having a sufficient nucleation density difference. is there. Therefore, even in the case of a compound semiconductor such as GaAs or InP that can be selectively deposited, it is possible to form a single crystal, a single crystal group, or a polycrystal with a controlled grain size by the crystal growth method.
［発明の効果］ 以上詳細に説明したように、本発明による半導体装置
およびその製造方法は、堆積面の材料より核形成密度の
十分大きい異種材料を単一の核だけが成長するように十
分微細に形成することによって、その微細な異種材料の
存在する箇所に単結晶や多結晶等の結晶を成長させると
いう結晶形成法を利用することで、通常の半導体プロセ
スで使用される基本プロセスおよび装置を用いて、結晶
層を多層形成することができ、三次元集積回路等の多層
構造を容易に製造することができる。[Effects of the Invention] As described in detail above, the semiconductor device and the method for manufacturing the same according to the present invention are sufficiently fine so that only a single nucleus grows a heterogeneous material having a sufficiently higher nucleation density than the material of the deposition surface. By using the crystal formation method of growing a crystal such as a single crystal or a polycrystal in the place where the fine dissimilar material exists, the basic process and equipment used in a normal semiconductor process can be formed. By using it, a crystal layer can be formed in multiple layers, and a multilayer structure such as a three-dimensional integrated circuit can be easily manufactured.
また、上記異種材料を形成される単結晶の大きさと同
じか又はそれ以上の距離をおいて形成することによっ
て、必要な大きさの粒径を有する多結晶層を形成するこ
とができ、更に必要な大きさの単結晶層を複数箇所に形
成することもできるために、レーザや電子線を照射して
大粒径の多結晶および単結晶を形成する溶融固化法に比
べて、形成工程が大幅に簡略化され、また形成時間が短
縮される。In addition, a polycrystalline layer having a grain size of a required size can be formed by forming the different material with a distance equal to or larger than the size of a single crystal to be formed, and further required. Since it is possible to form single crystal layers of various sizes at multiple locations, the formation process can be performed significantly more than the melting and solidification method in which a large grain polycrystal or single crystal is formed by irradiation with a laser or an electron beam. The formation time is shortened.
また、単結晶層にトランジスタ等の電子素子を形成し
多層化できるために、単結晶ウエハに形成したものに劣
らない優れた電気的特性を得ることができるとともに、
多機能化および高集積化を達成できる。In addition, since an electronic element such as a transistor can be formed in a single crystal layer to form a multi-layer structure, excellent electrical characteristics comparable to those formed on a single crystal wafer can be obtained, and
Multifunctionality and high integration can be achieved.
特に、本発明による多層構造によって、従来にはない
多機能の集積回路を実現することができる。例えば、光
素子とIC、表面音響素子とIC、圧電素子とIC等の集積、
一体化が可能となる。また、安価なガラスやセラミック
等を基板材料とすれば、駆動回路を一枚のガラスに集積
した大型フラットパネルディスプレイ等の大面積電子装
置への応用が可能となる。更に、パッケージを簡略化し
たIC等が可能となる。In particular, the multi-layer structure according to the present invention makes it possible to realize a multifunctional integrated circuit which has not been heretofore available. For example, integration of optical element and IC, surface acoustic element and IC, piezoelectric element and IC,
Integration is possible. If inexpensive glass or ceramic is used as the substrate material, it can be applied to a large area electronic device such as a large flat panel display in which a driving circuit is integrated on one piece of glass. Furthermore, an IC or the like with a simplified package becomes possible.
第１図は、本発明による半導体装置の第一実施例の概略
的断面図、 第２図は、本発明による半導体装置の第二実施例の概略
的断面図、 第３図は、本発明による半導体装置の第三実施例の概略
的断面図、 第４図（Ａ）〜（Ｄ）は、本発明による半導体装置の製
造方法の第一実施例を示す形成工程図、 第５図（Ａ）および（Ｂ）は、第４図（Ａ）および
（Ｄ）における基板の斜視図、 第６図（Ａ）〜（Ｄ）は、本発明による半導体装置の製
造方法の第二実施例を示す形成工程図、 第７図（Ａ）および（Ｂ）は、第６図（Ａ）および
（Ｄ）における基板の斜視図、 第８図（Ａ）〜（Ｃ）は、本発明による半導体装置の製
造方法の第三実施例を示す形成工程図、 第９図（Ａ）および（Ｂ）は、第８図（Ａ）および
（Ｃ）における基板の斜視図、 第10図（Ａ）〜（Ｄ）は、本発明による半導体装置の製
造方法の第四実施例を示す形成工程図、 第11図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSiおよびＮの組成比との関係を示したグラフ、 第12図は、Si/N組成比と核形成密度との関係を示すグラ
フ、 第13図は、Siイオンの注入量と核形成密度との関係を示
すグラフ、 第14図は、Fe、Co、Si、Mo上のダイヤモンド核の形成密
度の時間依存性を示すグラフ、 第15図（Ａ）および（Ｂ）は、選択堆積法の説明図、 第16図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフである。 ４……所望基板 ５、18、20……堆積面材料層 ６、12……異種材料 ８、15、17……単結晶層 14……粒界 21……多結晶層FIG. 1 is a schematic sectional view of a first embodiment of a semiconductor device according to the present invention, FIG. 2 is a schematic sectional view of a second embodiment of a semiconductor device according to the present invention, and FIG. 3 is according to the present invention. 4A to 4D are schematic sectional views of a third embodiment of the semiconductor device, FIG. 4A to FIG. 4D are process diagrams showing the first embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIG. 4A and 4B are perspective views of the substrate in FIGS. 4A and 4D, and FIGS. 6A to 6D are formations showing a second embodiment of the semiconductor device manufacturing method according to the present invention. 7A and 7B are perspective views of the substrate in FIGS. 6A and 6D, and FIGS. 8A to 8C are semiconductor device manufacturing processes according to the present invention. FIG. 9 (A) and FIG. 9 (B) are perspective views of the substrate in FIGS. 8 (A) and 8 (C). 10 view (A) ~ (D) are forming step diagrams showing a fourth embodiment of a method of manufacturing a semiconductor device according to the present invention, FIG. 11, SiH 4 and the flow ratio between the formed silicon nitride film of the NH 3 Fig. 12 is a graph showing the relationship between the Si and N composition ratios in the alloy, Fig. 12 is a graph showing the relationship between the Si / N composition ratio and the nucleation density, and Fig. 13 is the Si ion implantation amount and nucleation. FIG. 14 is a graph showing the relationship with the density, FIG. 14 is a graph showing the time dependence of the formation density of diamond nuclei on Fe, Co, Si and Mo. FIGS. 15 (A) and (B) are the selective deposition methods. FIG. 16 is a graph showing changes over time in the nucleation densities of the SiO 2 deposition surface and the silicon nitride deposition surface. 4 ... Desired substrate 5, 18, 20 ... Deposition surface material layer 6, 12 ... Dissimilar material 8, 15, 17 ... Single crystal layer 14 ... Grain boundary 21 ... Polycrystalline layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/00 ３０１ Ｈ０１Ｌ 27/12 Ｚ 27/08 ３３１ 27/08 ３２１Ｇ 27/092 29/78 ６１８Ａ 27/12 ６１３Ａ 29/786 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 27/00 301 H01L 27/12 Z 27/08 331 27/08 321G 27/092 29/78 618A 27/12 613A 29/786
Claims (5)
成され、該絶縁層に比べて核形成密度が大きく、且つ成
長して単結晶となる核が唯一形成され得る前記絶縁層上
に形成された面、 前記面上に形成された前記核に基づいて形成された単結
晶層、及び 前記単結晶層中に形成された半導体素子、を有すること
を特徴とする半導体装置。1. A substrate on which a semiconductor element is formed, an insulating layer formed on the substrate, an amorphous material different from a material forming the insulating layer, and forming a nucleus as compared with the insulating layer. A surface formed on the insulating layer, which has a high density and in which a nucleus that grows into a single crystal can be formed only, a single crystal layer formed based on the nucleus formed on the surface, and the single crystal A semiconductor device having a semiconductor element formed in a crystal layer.
単結晶層中に形成された半導体素子のうち少なくとも一
方の半導体素子はトランジスタである請求項１に記載の
半導体装置。2. The semiconductor device according to claim 1, wherein at least one of the semiconductor element formed on the substrate and the semiconductor element formed in the single crystal layer is a transistor.
単結晶層中に形成された半導体素子とが電気的に接続さ
れた請求項１又は請求項２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the semiconductor element formed on the substrate is electrically connected to the semiconductor element formed in the single crystal layer.
型のトランジスタであり、前記単結晶層中に形成された
半導体素子は該一導電型とは異なる導電型のトランジス
タであり、これらのトランジスタは相補型トランジスタ
を構成してなる請求項３に記載の半導体装置。4. The semiconductor element formed on the substrate is a transistor of one conductivity type, and the semiconductor element formed in the single crystal layer is a transistor of a conductivity type different from the one conductivity type. The semiconductor device according to claim 3, wherein the transistor is a complementary transistor.
程、 前記基板上に絶縁層を形成する工程、 前記絶縁層を構成する材料とは異なる非晶質材料で構成
され、該絶縁層に比べて核形成密度が大きく、且つ成長
して単結晶となる核が唯一形成され得る面を前記絶縁層
上に形成する工程、 前記面上に前記核を形成した後、該核を成長させて単結
晶層を形成する工程、及び 前記単結晶層中に半導体素子を形成する工程、 を有することを特徴とする半導体装置の製造方法。5. A step of preparing a substrate on which a semiconductor element is formed, a step of forming an insulating layer on the substrate, an amorphous material different from a material forming the insulating layer, and the insulating layer A step of forming on the insulating layer a surface on which the nucleation density is higher than that of the nuclei, which is the only nucleus that grows into a single crystal, and after the nuclei are formed on the surface, the nuclei are grown. A method of manufacturing a semiconductor device, comprising: a step of forming a single crystal layer; and a step of forming a semiconductor element in the single crystal layer.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153279A JP2525773B2 (en) | 1986-06-30 | 1986-06-30 | Semiconductor device and manufacturing method thereof |
| EP87305789A EP0251767A3 (en) | 1986-06-30 | 1987-06-30 | Insulated gate type semiconductor device and method of producing the same |
| AU74946/87A AU588700B2 (en) | 1986-06-30 | 1987-06-30 | Semiconductor device and method for producing the same |
| CA000541058A CA1290077C (en) | 1986-06-30 | 1987-06-30 | Semiconductor device with single crystal layer grown from single nucleus |
| US07/974,340 US5422302A (en) | 1986-06-30 | 1992-11-10 | Method for producing a three-dimensional semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153279A JP2525773B2 (en) | 1986-06-30 | 1986-06-30 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS639141A JPS639141A (en) | 1988-01-14 |
| JP2525773B2 true JP2525773B2 (en) | 1996-08-21 |
Family
ID=15558994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61153279A Expired - Fee Related JP2525773B2 (en) | 1986-06-30 | 1986-06-30 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525773B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2864109B1 (en) * | 2003-12-23 | 2006-07-21 | Commissariat Energie Atomique | ORGANIZED GROWTH OF NANO-STRUCTURES |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516371A (en) * | 1978-07-21 | 1980-02-05 | Mitsubishi Electric Corp | High voltage metal vapor gas discharge lamp of built-in stabilizer type |
| JPS5825220A (en) * | 1981-08-07 | 1983-02-15 | Mitsubishi Electric Corp | Manufacture of semiconductor substrate |
| JPS5918196A (en) * | 1982-07-21 | 1984-01-30 | Hitachi Ltd | Preparation of thin film of single crystal |
-
1986
- 1986-06-30 JP JP61153279A patent/JP2525773B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516371A (en) * | 1978-07-21 | 1980-02-05 | Mitsubishi Electric Corp | High voltage metal vapor gas discharge lamp of built-in stabilizer type |
| JPS5825220A (en) * | 1981-08-07 | 1983-02-15 | Mitsubishi Electric Corp | Manufacture of semiconductor substrate |
| JPS5918196A (en) * | 1982-07-21 | 1984-01-30 | Hitachi Ltd | Preparation of thin film of single crystal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS639141A (en) | 1988-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2516604B2 (en) | Method for manufacturing complementary MOS integrated circuit device | |
| EP0244081B1 (en) | Method for forming crystal and crystal article obtained by said method | |
| US5422302A (en) | Method for producing a three-dimensional semiconductor device | |
| US5269876A (en) | Process for producing crystal article | |
| US5846320A (en) | Method for forming crystal and crystal article obtained by said method | |
| US4999313A (en) | Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material | |
| JP2596547B2 (en) | Solar cell and method of manufacturing the same | |
| JPH0828470B2 (en) | Semiconductor memory device | |
| JP2505754B2 (en) | Method for manufacturing photoelectric conversion device | |
| EP0240309B1 (en) | Method for forming crystal and crystal article obtained by said method | |
| JP2695413B2 (en) | Manufacturing method of crystal substrate | |
| JP2525773B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2651144B2 (en) | Manufacturing method of crystal substrate | |
| JP2515301B2 (en) | Method for manufacturing semiconductor device | |
| JP2609602B2 (en) | Electron emitting device and method of manufacturing the same | |
| JP2561263B2 (en) | Method for manufacturing electron-emitting device | |
| JP2651145B2 (en) | Manufacturing method of semiconductor substrate | |
| JP2612564B2 (en) | Multi-type electron-emitting device and method of manufacturing the same | |
| JPS63119254A (en) | Semiconductor memory device | |
| JPS63234512A (en) | Electronic circuit device | |
| JPS63239187A (en) | Crystal article |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |