JP2607504B2 - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ

Info

Publication number
JP2607504B2
JP2607504B2 JP3707287A JP3707287A JP2607504B2 JP 2607504 B2 JP2607504 B2 JP 2607504B2 JP 3707287 A JP3707287 A JP 3707287A JP 3707287 A JP3707287 A JP 3707287A JP 2607504 B2 JP2607504 B2 JP 2607504B2
Authority
JP
Japan
Prior art keywords
gate electrode
memory
region
insulating film
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3707287A
Other languages
English (en)
Other versions
JPS63204599A (ja
Inventor
貞幸 横山
薫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3707287A priority Critical patent/JP2607504B2/ja
Priority to KR1019880001682A priority patent/KR910004505B1/ko
Publication of JPS63204599A publication Critical patent/JPS63204599A/ja
Priority to US07/462,346 priority patent/US4967393A/en
Application granted granted Critical
Publication of JP2607504B2 publication Critical patent/JP2607504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はデータの電気的消去が可能な不揮発性半導
体メモリに関する。
（従来の技術） EP−ROM（Erasable Programable−ROM）は製造後にデ
ータの書込み、消去が可能であり、これを大きく分ける
と紫外線消去型と電気的消去型の二つになる。
このうち紫外線消去型のものは、一つのメモリセルを
一つのトランジスタで構成することができるために高集
積化が可能であり、現在までに32Kビット及び64Kビット
の集積度を持つものが開発されている。しかし、この紫
外線消去型のものは紫外線を透過させる窓を備えたパッ
ケージが必要となり、製造価格が高価となる問題があ
る。
他方の電気的消去型のものは、これを特にE2P−ROM
（Electrically Erasable Programable−ROM）と称して
おり、窓のない安価なパッケージでよいため、製造コス
トを低くすることができるという利点を持っている。と
ころが、一つのメモリセルを最低二つのトランジスタで
構成する必要があるために高集積化することができず、
現在までに16Kビットの集積度を持つものしか発表され
ていない。
そこでさらに従来では、集積度と製造価格の両方の問
題点を解消するE2P−ROMが開発されている。このROMの
回路図を第９図に示す。このROMでは複数個のメモリセ
ルが図中の縦方向及び横方向にマトリクス状に配置形成
されるものであるが、第９図ではそのうちの４個のみを
図示している。４個のメモリセル30A〜30Dそれぞれは、
ドレイン領域Ｄ、ソース領域Ｓ、浮遊ゲート電極FG、消
去ゲート電極EG及び制御ゲート電極CGを備えた不揮発性
トランジスタで構成されており、横方向で隣接している
上側の２個のメモリセル30A、30Bのドレイン領域Ｄはデ
ータ線31Aに、下側の２個のメモリセル30C、30Dのドレ
イン領域Ｄはデータ線31Bにそれぞれ接続され、縦方向
で隣接している左側の２個のメモリセル30A、3Cの制御
ゲート電極CGは制御ゲート線32Aに、右側の２個のメモ
リセル30B、30Dの制御ゲート電極CGは制御ゲート線32B
にそれぞれ共通に接続されている。また、これら４個の
メモリセル30A〜30Dのソース領域Ｓはアース線33に共通
に接続され、消去ゲート電極EGは消去ゲート線34に共通
に接続されている。
このようなメモリのデータプログラム及び消去動作は
次のようにして行われる。プログラム動作は、消去ゲー
ト線34をアース電圧に設定しておき、選択されたメモリ
セル30が接続されたデータ線31と制御ゲート線32とを高
電圧に設定することにより行われる。これにより、選択
セルには大きなチャネル電流が流れ、ドレイン近傍で熱
電子が発生する。この熱電子は高電圧に設定された制御
ゲート電極CGに引かれ、その間に存在している絶縁膜の
障壁を越えて浮遊ゲート電極FGに飛込む。この結果、浮
遊ゲート電極下のチャネルの閾値電圧VTHが上昇し、約
＋10数Ｖになる。このメモリセルは、データの読み出し
時に制御ゲート電極CGに＋5Vの電圧を印加してもオフ状
態のままとなり、この状態をプログラム状態と称してい
る。
消去動作は、選択されたメモリセル30が接続されたデ
ータ線31及び制御ゲート線32をアース電圧に設定してお
き、消去ゲート線34を高電圧に設定することにより行わ
れる。これにより、選択セルの浮遊ゲート電極FGから消
去ゲート電極EGに電子が放出される。電子の放出が行わ
れたメモリセルの浮遊ゲート電極下のチャネルの閾値電
圧VTHは下降し、約数Ｖになる。この結果、データ消去
が行われたメモリセルは、データの読み出し時に制御ゲ
ート電極CGに＋5Vの電圧を印加するとオン状態になり、
この状態を消去状態と称している。
第10図は第９図のメモリを集積回路で実現する場合の
従来の素子構造を示すパターン平面図であり、第11図
（ａ）〜（ｃ）は第10図中のＩ−Ｉ′線、II−II′線、
III−III′線それぞれに沿った断面図である。
10（第11図にのみ図示）はＰ型の半導体基板、11はそ
れぞれ各メモリセル30の共通ソース領域となるＮ型拡散
領域、12はそれぞれ各メモリセル30の共通ドレイン領域
となるＮ型拡散領域、13は500Å程度の膜厚にされた各
メモリセル30のゲート絶縁膜、14は各メモリセル30のチ
ャネル領域、15は各メモリセル30の消去ゲート電極EGと
消去ゲート線34を構成する第１層目の多結晶シリコン
層、16はそれぞれ各メモリセル30の浮遊ゲート電極FGを
構成する第２層目の多結晶シリコン層、19はそれぞれ各
メモリセル30の制御ゲート電極CGと制御ゲート線32を構
成する第３層目の多結晶シリコン層、21は各メモリセル
30のソース領域となる各Ｎ型拡散領域11にアース電圧を
供給するアルミニューム配線、22はこのアルミニューム
配線21とＮ型拡散領域11とを接続するコンタクトホー
ル、23は各メモリセル30のドレイン領域となる各Ｎ型拡
散領域12に接続され、前記データ線31となるアルミニュ
ーム配線、24はこのアルミニューム配線23とＮ型拡散領
域12とを接続するコンタクトホールであり、17は第１層
目の多結晶シリコン層15で構成された消去ゲート線34と
第２層目の多結晶シリコン層16で構成された浮遊ゲート
電極FGとの間に設けられた300Å程度の膜厚の絶縁膜で
ある。
このような構造の従来のメモリセルでは第11図（ｃ）
の断面図から明らかなように、ソース領域Ｓ及びアース
線33を構成するＮ型拡散領域11と、消去ゲート電極EG及
び消去ゲート線34を構成する第１層目の多結晶シリコン
層15とが基板上で交差している。上記したように第１層
目の多結晶シリコン層15（消去ゲート線34）にはデータ
の消去時に高電圧が供給されるので、この多結晶シリコ
ン層15とＮ型拡散領域11とが交差する領域ではその間に
存在している絶縁膜の膜厚を1000Å〜2000Å程度に厚く
しておかないと絶縁破壊が発生する。従って、予めこの
領域のみに1000Å〜2000Å程度の膜厚の絶縁膜を形成し
ておき、この後に他の領域には1000Åよりも十分に薄い
絶縁膜を形成するという製造工程が必要であり、工程が
複雑化するという問題がある。
さらに、上記Ｎ型拡散領域11と多結晶シリコン層15と
が交差しているため、この交差領域では多結晶シリコン
層15を形成する前にＮ型拡散領域を部分的に形成してお
き、多結晶シリコン層15の形成後に、予め形成したＮ型
拡散領域と一体化するようにＮ型拡散領域11を形成する
必要があり、これによっても製造工程が複雑になるとい
う問題がある。
また、従来ではソース領域用のＮ型拡散領域11と、ア
ース電圧供給用のアルミニューム配線21とをメモリセル
数ビット毎に設けられたコンタクトホール22を介して接
続するようにしているので、このコンタクトホール22か
ら遠く離れたメモリセルではソース抵抗の値が大きくな
り、読み出し時のチャネル電流が小さくなってデータの
読み出し速度が低下するという問題が発生する。
（発明が解決しようとする問題点） このように従来の不揮発性半導体メモリでは、一方向
で隣接するセルの各ソース領域となる拡散領域が一体化
されており、この拡散領域と消去ゲート線とが交差する
ような構造にされているために製造工程が複雑になり、
またこの拡散領域に対しアース用配線がメモリセル数ビ
ット毎に接続されているためにデータの読み出し速度が
低下するという欠点がある。
この発明は上記のような事情を考慮してなされたもの
であり、その目的は、製造工程が複雑にならず、かつデ
ータの読み出し速度の低下を防止することができる不揮
発性半導体メモリを提供することにある。
［発明の構成］ （問題点を解決するための手段） この発明の不揮発性半導体メモリは、第１の方向で隣
接する各２個のメモリセル毎にソース領域を第２導電型
の共通の拡散領域で構成し、上記各拡散領域毎に１個の
コンタクトホールを設け、上記各拡散領域を上記第１の
方向と交差する方向の第２の方向の延長されたアース配
線に各コンタクトホールを介して接続し、互いに隣接す
る２箇所の上記拡散領域相互間に位置するように上記消
去ゲート電極を第２の方向に延長して設けるようにして
いる。
（作用） すなわち、この発明の不揮発性半導体メモリでは、互
いに隣接する２箇所の共通ソース拡散領域相互間に位置
するように消去ゲート電極を第２の方向に延長して設け
ることにより、ソース領域と消去ゲート電極とが交差し
ないようにしている。しかも、各共通ソース拡散領域毎
に１個のコンタクトホールを設け、各共通ソース拡散領
域を第２の方向に延長されたアース線に各コンタクトホ
ールを介して接続することにより、各メモリセルのソー
ス領域は最少の距離でアース配線に接続される。
（実施例） 以下、図面を参照してこの発明の実施例を説明する。
第１図はこの発明の第１の実施例に係るパターン平面
図であり、第２図（ａ）〜（ｃ）は第１図中のＩ−Ｉ′
線、II−II′線、III−III′線それぞれに沿った断面図
である。
10（第２図にのみ図示）はＰ型の半導体基板である。
11はそれぞれ図中の左右方向で互いに隣接する各２個
のメモリセル（第９図中の符号30）毎に設けられたソー
ス領域用のＮ型拡散領域であり、12はそれぞれ図中の上
下方向で互いに隣接した各２個のメモリセルの共通ドレ
イン領域となるＮ型拡散領域である。上記各Ｎ型拡散領
域11と各Ｎ型拡散領域12との間には膜厚が500Å程度に
されたゲート絶縁膜13が設けられており、これら各ゲー
ト絶縁膜13下の基板表面は各メモリセルのチャネル領域
14にされている。
15はそれぞれメモリセルの消去ゲート電極及び消去ゲ
ート線を構成する第１層目の多結晶シリコン層である。
この多結晶シリコン層15は上記各Ｎ型拡散領域11相互間
に配置されており、かつ図中上下方向に延長して形成さ
れている。
16はそれぞれ各メモリセルの浮遊ゲート電極を構成す
る第２層目の多結晶シリコン層であり、これら各多結晶
シリコン層16は各メモリセルのＮ型拡散領域11と12相互
間のチャネル領域14上に上記ゲート絶縁膜13を介して設
けられており、その端部は各メモリセル間に配置された
上記多結晶シリコン層15と重なり合っている。ここで、
多結晶シリコン層15と16とが重なり合っているそれぞれ
の領域では両者間に絶縁膜17が介在しており、この絶縁
膜17の中央部のみには300Å程度の膜厚の薄膜部18が設
けられており、絶縁膜17のそれ以外の部分の膜厚は500
Å程度にされている。
19は図中の左右方向で互いに隣接する複数のメモリセ
ルの各チャネル領域14上に連続して設けられ、各メモリ
セルの制御ゲート電極及び制御ゲート線を構成する第３
層目の多結晶シリコン層である。この多結晶シリコン層
19は絶縁膜20を介して上記第２層目の多結晶シリコン層
16を覆っていると共に、その一部は上記ゲート絶縁膜13
を介して上記チャネル領域14上を直接覆っている。
21は図中の上下方向に延長して形成され、各Ｎ型拡散
領域11にアース電圧を供給するアルミニューム配線であ
り、各Ｎ型拡散領域11とこれら各アルミニューム配線21
とはコンタクトホール22を介して接続されている。
23は図中の上下方向に延長して形成され、データ線と
なるアルミニューム配線であり、上記Ｎ型拡散領域12と
これら各アルミニューム配線23とはコンタクトホール24
を介して接続されている。
このような構造のメモリの等価回路図は前記第９図の
ものと同様になる。ただし、この実施例の場合には横方
向に３個、縦方向に２個のメモリセルが配列された状態
となっている。そして、各メモリセルのソース領域Ｓは
Ｎ型拡散領域11で、ドレイン領域ＤはＮ型拡散領域12
で、消去ゲート電極EG及び消去ゲート線（第９図中の符
号34）は多結晶シリコン層15で、浮遊ゲート電極FGは多
結晶シリコン層16で、制御ゲート電極CG及び制御ゲート
線（第９図中の符号32）は多結晶シリコン層19でそれぞ
れ構成されており、アース線（第９図中の符号33）はア
ルミニューム配線21で、データ線（第９図中の符号31）
はアルミニューム配線23でそれぞれ構成されている。
このような構成のメモリにおけるデータのプログラ
ム、消去動作は従来の場合と全く同様である。すなわ
ち、プログラム動作は、消去ゲート線をアース電圧に設
定しておき、選択されたメモリセルが接続されたデータ
線と制御ゲート線とを高電圧に設定することにより行わ
れ、消去動作は選択されたメモリセルが接続されたデー
タ線及び制御ゲート線をアース電圧に設定しておき、消
去ゲート線を高電圧に設定することにより行われる。
このような構造のメモリでは第２図（ｃ）の断面図か
ら明らかなように、メモリセルのソース領域Ｓを構成す
るＮ型拡散領域11と、消去ゲート電極EG及び消去ゲート
線を構成する第１層目の多結晶シリコン層15とが交差し
ていない。このため、従来のメモリで問題になっていた
データの消去時の高電圧印加時における多結晶シリコン
層15とＮ型拡散領域11との間の耐圧の問題は解消され
る。従って、第２図（ｃ）において、多結晶シリコン層
15と基板10との間に存在する絶縁膜の膜厚は他の領域と
同じ1000Åよりも十分に薄くてよく、これらは一度のPE
Pプロセスで形成することができるため、従来のメモリ
に比べて製造工程が簡単になる。
さらに、Ｎ型拡散領域11と多結晶シリコン層15とが交
差している領域がないため、このＮ型拡散領域11の拡散
工程も一度のPEPプロセスにより形成することができ
る。このため、従来メモリに比べて、さらに製造工程が
簡単になる。
また上記実施例のメモリでは、各２個のメモリセルに
対して設けられた共通ソース領域用のＮ型拡散領域11毎
にアース電圧供給用のアルミニューム配線21とを各コン
タクトホール22を介して接続するようにしている。この
ため、各メモリセルのソース領域からアルミニューム配
線21への距離が等しくなり、かつこれらが最短距離とな
り、各メモリセルのソース抵抗の値を最少にすることが
できる。この結果、メモリセルからのデータ読み出し時
のチャネル電流が大きくなり、データの読み出し速度の
低下を防止することができる。
さらに、この実施例のメモリでは、浮遊ゲート電極と
なる第２層目の多結晶シリコン層16の端部と消去ゲート
電極となる第１層目の多結晶シリコン層15との重なり領
域において、その間に存在する絶縁膜17の一部のみが30
0Å程度の膜厚の薄膜部18にされている。従来メモリで
はこの重なり領域の全ての絶縁膜17が薄膜化されてお
り、薄膜部分の面積が広くとられているので、消去ゲー
ト電極EGと浮遊ゲート電極FGとの間に生じる容量と、浮
遊ゲート電極FGと制御ゲート電極CGとの間に生じる容量
との比の値の方が大きくなっている。このため、データ
のプログラムの際に制御ゲート電極CGに高電圧を印加し
ても浮遊ゲート電極FGの電圧が十分に上昇せず、十分な
プログラムを行なうことができなかった。
ところが、この実施例のメモリでは、多結晶シリコン
層16と多結晶シリコン層15との重なり領域において、そ
の間に存在する絶縁膜17の一部のみが薄膜部18にされて
おり、薄膜部分の面積が従来メモリに比べて十分に狭く
なるようにされている。このため、消去ゲート電極EGと
浮遊ゲート電極FGとの間に生じる容量と、浮遊ゲート電
極FGと制御ゲート電極CGとの間に生じる容量との比の値
が小さくなり、データのプログラムの際に浮遊ゲート電
極FGの電圧が十分に上昇する。このため、この実施例の
メモリではデータプログラム時に十分なプログラムを行
なうことができるという効果もある。
第３図はこの発明の第２の実施例による構成を示すパ
ターン平面図である。この実施例のメモリでは、各チャ
ネル領域14を中心にしてソース領域となるＮ型拡散領域
11とドレイン領域となるＮ型拡散領域12とを２ビット毎
に交互に配置するようにしたものである。この場合にも
ソース領域用のＮ型拡散領域11は各２個のメモリセル毎
に設けられ、各Ｎ型拡散領域11に対し、コンタクトホー
ル22を介してアース電圧供給用のアルミニューム配線21
が接続される。従って、この実施例のメモリの場合にも
第１図の実施例のメモリと同様の効果を得ることができ
る。
第４図は第１図の実施例の変形例による構成を示す断
面図であり、前記第２図（ｂ）の断面図に対応してい
る。上記第１図の実施例のメモリでは消去ゲート電極EG
及び消去ゲート線を第１層目の多結晶シリコン層15で構
成し、浮遊ゲート電極FG及び浮遊ゲート線を第２層目の
多結晶シリコン層16で構成している。ところが、この変
形例のメモリでは、消去ゲート電極EG及び消去ゲート線
を第２層目の多結晶シリコン層16で構成し、浮遊ゲート
電極FG及び浮遊ゲート線を第１層目の多結晶シリコン層
15で構成するようにしたものである。この変形例のメモ
リの場合には、多結晶シリコン層15と16の上下関係が異
なるだけであり、第１図の実施例のメモリと同様の効果
を得ることができる。
第５図は上記第１図の実施例の第２の変形例に係るメ
モリの構成を示すパターン平面図であり、第６図は第５
図中のＩ−Ｉ′線に沿った断面図である。第１図の実施
例のメモリでは、多結晶シリコン層15と16とが重なって
いる領域における絶縁膜17の各中央部にのみ300Å程度
の膜厚の薄膜部18を設けることにより、薄膜部18の面積
を狭くし、浮遊ゲート電極FGと消去ゲート電極EGとの間
の容量を小さくしている。
これに対してこの変形例のメモリでは、上記薄膜部18
を消去ゲート用の多結晶シリコン層15を共有する各２個
のメモリセル毎に共通に設けるようにしたものである。
この場合にも各メモリセルにおける薄膜部の面積を狭く
するために、薄膜部18の端部の位置が消去ゲート電極と
なる多結晶シリコン15の端部よりも内側となるようにさ
れている。
第７図は上記第１図の実施例の第３の変形例に係るメ
モリの構成を示すパターン平面図であり、第８図は第７
図中のＩ−Ｉ′線に沿った断面図である。この変形例の
メモリでは、前記薄膜部18の面積を狭くし、浮遊ゲート
電極FGと消去ゲート電極EGとの間の容量を小さくするた
め、薄膜部18を各メモリセル毎に絶縁膜17の各中央部に
設けるとともに各薄膜部18の平面形状を縦長にし、図示
するよう浮遊ゲート電極FGとなる第２の多結晶シリコン
層16の幅方向でこの多結晶シリコン層16からはみ出すよ
うに形成したものである。このような構成によれば、薄
膜部18を形成する際にマスクずれが生じても各メモリセ
ルにおける薄膜部18の面積は一定となり、各メモリセル
における均一な消去特性を得ることができる。
なお、この発明は上記各実施例及び変形例に限定され
るものではなく種々の変形が可能であることはいうまで
もない。例えば、上記第３図、第５図及び第７図の各実
施例もしくは変形例のメモリにおいて、第４図の変形例
に示すように第１層目、第２層目の多結晶シリコン層1
5、16を交換して消去ゲート電極と浮遊ゲート電極を構
成するようにしてもよい。
［発明の効果］ 以上説明したようにこの発明によれば、製造工程が複
雑にならず、かつデータの読み出し速度の低下を防止す
ることができる不揮発性半導体メモリを提供することが
できる。
【図面の簡単な説明】
第１図はこの発明の第１の実施例に係るメモリのパター
ン平面図、第２図は第１図のメモリの断面図、第３図は
この発明の第２の実施例に係るメモリのパターン平面
図、第４図は第１図の実施例の第１の変形例に係るメモ
リのパターン平面図、第５図は第１の実施例の第２の変
形例に係るメモリのパターン平面図、第６図は第５図の
メモリの断面図、第７図は第１の実施例の第３の変形例
に係るメモリのパターン平面図、第８図は第７図のメモ
リの断面図、第９図はE2P−ROMの回路図、第10図は第９
図のメモリを集積回路で実現する場合の従来の素子構造
を示すパターン平面図、第11図は第10図のメモリの断面
図である。 10……Ｐ型の半導体基板、11……Ｎ型拡散領域、12……
Ｎ型拡散領域、13…ゲート絶縁膜、14……チャネル領
域、15……第１層目の多結晶シリコン層、16……第２層
目の多結晶シリコン層、17……絶縁膜、18……薄膜部、
19……第３層目の多結晶シリコン層、20……絶縁膜、21
……アルミニューム配線、22……コンタクトホール、23
……アルミニューム、24……コンタクトホール、EG……
消去ゲート電極、FG……浮遊ゲート電極、CG……制御ゲ
ート電極。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体基体、上記基体上に絶
    縁膜を介して設けられた制御ゲート電極、上記制御ゲー
    ト電極と上記基体とによって挟まれた上記絶縁膜内に設
    けられる浮遊ゲート電極、上記絶縁膜内に上記浮遊ゲー
    ト電極と並設されその端部が絶縁膜を介して浮遊ゲート
    電極の少なくとも一部と重なり合っている消去ゲート電
    極、上記浮遊ゲート電極の両側面に位置する上記基体表
    面に設けられた第２導電型のソース、ドレイン領域から
    なる不揮発性トランジスタを１ビットのメモリセルと
    し、複数のメモリセルを第１、第２の方向にマトリクス
    状に配置した不揮発性半導体メモリにおいて、 第１の方向で隣接する各２個のメモリセル毎にソース領
    域を第２導電型の共通の拡散領域で構成し、 上記各拡散領域毎に１個のコンタクトホールを設け、上
    記各拡散領域を上記第１の方向と交差する方向の第２の
    方向の延長されたアース配線に各コンタクトホールを介
    して接続し、 互いに隣接する２箇所の上記拡散領域相互間に位置する
    ように上記消去ゲート電極を第２の方向に延長して設け
    るように構成したことを特徴とする不揮発性半導体メモ
    リ。
  2. 【請求項２】前記制御ゲート電極、消去ゲート電極、浮
    遊ゲート電極がそれぞれ多結晶シリコン層で構成されて
    いる特許請求の範囲第１項に記載の不揮発性半導体メモ
    リ。
  3. 【請求項３】前記消去ゲート電極と浮遊ゲート電極とが
    重なり合っている領域でその間に存在する前記絶縁膜の
    一部の膜厚が他の部分よりも薄く形成されている特許請
    求の範囲第１項に記載の不揮発性半導体メモリ。
JP3707287A 1987-02-20 1987-02-20 不揮発性半導体メモリ Expired - Fee Related JP2607504B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3707287A JP2607504B2 (ja) 1987-02-20 1987-02-20 不揮発性半導体メモリ
KR1019880001682A KR910004505B1 (ko) 1987-02-20 1988-02-17 불휘발성 반도체 메모리
US07/462,346 US4967393A (en) 1987-02-20 1990-01-03 Flash erasable and programmable nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3707287A JP2607504B2 (ja) 1987-02-20 1987-02-20 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
JPS63204599A JPS63204599A (ja) 1988-08-24
JP2607504B2 true JP2607504B2 (ja) 1997-05-07

Family

ID=12487346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3707287A Expired - Fee Related JP2607504B2 (ja) 1987-02-20 1987-02-20 不揮発性半導体メモリ

Country Status (3)

Country Link
US (1) US4967393A (ja)
JP (1) JP2607504B2 (ja)
KR (1) KR910004505B1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515009B2 (ja) * 1989-01-13 1996-07-10 株式会社東芝 不揮発性半導体メモリの製造方法
DE4020007C2 (de) * 1989-06-22 1994-09-29 Nippon Telegraph & Telephone Nichtflüchtiger Speicher
JP2597719B2 (ja) * 1989-07-31 1997-04-09 株式会社東芝 不揮発性半導体記憶装置およびその動作方法
US5151880A (en) * 1989-12-14 1992-09-29 Texas Instruments Incorporated Method and apparatus for determining the field position of an integrated circuit within a reticle area
JPH07120726B2 (ja) * 1990-05-30 1995-12-20 株式会社東芝 不揮発性半導体メモリ
JP2685966B2 (ja) * 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
US5212541A (en) * 1991-04-18 1993-05-18 National Semiconductor Corporation Contactless, 5v, high speed eprom/flash eprom array utilizing cells programmed using source side injection
US5291439A (en) * 1991-09-12 1994-03-01 International Business Machines Corporation Semiconductor memory cell and memory array with inversion layer
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
US5138576A (en) * 1991-11-06 1992-08-11 Altera Corporation Method and apparatus for erasing an array of electrically erasable EPROM cells
US5331189A (en) * 1992-06-19 1994-07-19 International Business Machines Corporation Asymmetric multilayered dielectric material and a flash EEPROM using the same
US5723888A (en) * 1993-05-17 1998-03-03 Yu; Shih-Chiang Non-volatile semiconductor memory device
US5436480A (en) * 1993-02-22 1995-07-25 Yu; Shih-Chiang Integrated circuit interconnection programmable and erasable by a plurality of intersecting control traces
KR970004922B1 (ko) * 1993-07-27 1997-04-08 삼성전자 주식회사 고집적 반도체 배선구조 및 그 제조방법
US5579259A (en) * 1995-05-31 1996-11-26 Sandisk Corporation Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors
US20040021170A1 (en) * 1999-03-24 2004-02-05 Caywood John M. Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6534816B1 (en) 1999-03-24 2003-03-18 John M. Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6384451B1 (en) 1999-03-24 2002-05-07 John Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US20090307140A1 (en) 2008-06-06 2009-12-10 Upendra Mardikar Mobile device over-the-air (ota) registration and point-of-sale (pos) payment
US8862767B2 (en) 2011-09-02 2014-10-14 Ebay Inc. Secure elements broker (SEB) for application communication channel selector optimization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100448A (en) * 1980-01-16 1981-08-12 Fujitsu Ltd Semiconductor memory element
JPS57121273A (en) * 1981-01-21 1982-07-28 Toshiba Corp Semiconductor memory
JPS57199264A (en) * 1981-06-03 1982-12-07 Toshiba Corp Semiconductor memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561004A (en) * 1979-10-26 1985-12-24 Texas Instruments High density, electrically erasable, floating gate memory cell
DE3175125D1 (en) * 1980-11-20 1986-09-18 Toshiba Kk Semiconductor memory device and method for manufacturing the same
DE3171836D1 (en) * 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
EP0054355B1 (en) * 1980-12-08 1986-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
US4437174A (en) * 1981-01-19 1984-03-13 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device
US4442092A (en) * 1982-04-19 1984-04-10 Mcbrayer Bob W Sesame nematocidal composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100448A (en) * 1980-01-16 1981-08-12 Fujitsu Ltd Semiconductor memory element
JPS57121273A (en) * 1981-01-21 1982-07-28 Toshiba Corp Semiconductor memory
JPS57199264A (en) * 1981-06-03 1982-12-07 Toshiba Corp Semiconductor memory

Also Published As

Publication number Publication date
US4967393A (en) 1990-10-30
KR880010498A (ko) 1988-10-10
KR910004505B1 (ko) 1991-07-05
JPS63204599A (ja) 1988-08-24

Similar Documents

Publication Publication Date Title
JP2607504B2 (ja) 不揮発性半導体メモリ
US4612212A (en) Method for manufacturing E2 PROM
US4794562A (en) Electrically-erasable/programmable nonvolatile semiconductor memory device
TWI458079B (zh) Semiconductor device
KR100303956B1 (ko) 불휘발성반도체기억장치및그제조방법
US4355375A (en) Semiconductor memory device
US5990526A (en) Memory device with a cell array in triple well, and related manufacturing process
US6873007B2 (en) Nonvolatile semiconductor memory device and process for producing the same
KR100296685B1 (ko) 비접촉 기술을 사용한 유효한 셀 면적 감소를 특징으로 하는 불휘발성 반도체 메모리
JP4795660B2 (ja) 半導体装置
US20080012141A1 (en) Semiconductor device
JPH07226490A (ja) 半導体装置
US5151761A (en) Nonvolatile semiconductor memory device with isolated gate electrodes
JPH0846067A (ja) 不揮発性半導体メモリ装置
KR0139868B1 (ko) 불휘발성 반도체 기억장치
KR100762262B1 (ko) 비휘발성 메모리 소자 및 그 형성방법
US4395724A (en) Nonvolatile semiconductor memory device
JP4031178B2 (ja) 半導体高抵抗素子の製造方法
US20060237758A1 (en) Semiconductor device
US6071778A (en) Memory device with a memory cell array in triple well, and related manufacturing process
US5780894A (en) Nonvolatile semiconductor memory device having stacked-gate type transistor
JPS62265768A (ja) 不揮発性半導体記憶装置
US20030015754A1 (en) Nonvolatile semiconductor memory device
KR100486238B1 (ko) 노어형 플래쉬 메모리소자의 셀 어레이부
JPS63166A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees