JP3245119B2 - 新たな多項式配列構造を採用したリード−ソロモン復号器とその復号方法 - Google Patents
新たな多項式配列構造を採用したリード−ソロモン復号器とその復号方法Info
- Publication number
- JP3245119B2 JP3245119B2 JP28554698A JP28554698A JP3245119B2 JP 3245119 B2 JP3245119 B2 JP 3245119B2 JP 28554698 A JP28554698 A JP 28554698A JP 28554698 A JP28554698 A JP 28554698A JP 3245119 B2 JP3245119 B2 JP 3245119B2
- Authority
- JP
- Japan
- Prior art keywords
- polynomial
- coefficient
- polynomials
- control signal
- coefficients
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1525—Determination and particular use of error location polynomials
- H03M13/1535—Determination and particular use of error location polynomials using the Euclid algorithm
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/154—Error and erasure correction, e.g. by using the error and erasure locator or Forney polynomial
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1585—Determination of error values
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はエラー訂正復号分野
に係り、特に修正ユークリッドアルゴリズムを具現する
ための新たな多項式配列構造を有するリード−ソロモン
(Reed Solomon ：RS）復号器及びその復号方法に関す
る。
に係り、特に修正ユークリッドアルゴリズムを具現する
ための新たな多項式配列構造を有するリード−ソロモン
(Reed Solomon ：RS）復号器及びその復号方法に関す
る。
【０００２】
【従来の技術】高鮮明テレビ(HDTV)、DVD(Digital Vers
atile Disc) 、CD(Compact Disc)を用いるデジタル通信
システムにおいて伝送中に発生するエラー訂正のために
多用されているRSコードの復号器はエラー訂正能力に優
れた反面、具現時その構造が非常に複雑である。一般に
RSコードはRS(N、I)で示されるが、一つのパケットは全
てＮ個のシンボルで構成され、この中でＩ個はメッセー
ジを示すシンボルであり、残りN-I 個はパリティを示す
シンボルである。そして、それぞれのシンボルはｍビッ
トで構成される。
atile Disc) 、CD(Compact Disc)を用いるデジタル通信
システムにおいて伝送中に発生するエラー訂正のために
多用されているRSコードの復号器はエラー訂正能力に優
れた反面、具現時その構造が非常に複雑である。一般に
RSコードはRS(N、I)で示されるが、一つのパケットは全
てＮ個のシンボルで構成され、この中でＩ個はメッセー
ジを示すシンボルであり、残りN-I 個はパリティを示す
シンボルである。そして、それぞれのシンボルはｍビッ
トで構成される。
【０００３】図１は従来のRS復号器のブロック図であっ
て、これは文献[1] に開示されている。 [1] H.M.Shao and I.S.Reed,"On the VLSI Design of a
Pipeline Reed-SolomDecoder Using Systolic Array
s,"IEEE Trans.Comput, pp.1273 -1280,vol.37,Oct.198
8. 図１において、入力される誤謬(erasure）位置情報によ
り計算された初期エラー位置多項式(initial error loc
ator polynomial)の根（α-i）は第１及び第２多項式展
開部106 、108 に入力される。ここで、誤謬は受信され
たデータにおいて位置のみ知っているエラーを意味し、
エラーは位置及び大きさの全てを知っているエラーを意
味する。
て、これは文献[1] に開示されている。 [1] H.M.Shao and I.S.Reed,"On the VLSI Design of a
Pipeline Reed-SolomDecoder Using Systolic Array
s,"IEEE Trans.Comput, pp.1273 -1280,vol.37,Oct.198
8. 図１において、入力される誤謬(erasure）位置情報によ
り計算された初期エラー位置多項式(initial error loc
ator polynomial)の根（α-i）は第１及び第２多項式展
開部106 、108 に入力される。ここで、誤謬は受信され
たデータにおいて位置のみ知っているエラーを意味し、
エラーは位置及び大きさの全てを知っているエラーを意
味する。
【０００４】第１多項式展開部106 で展開する初期エラ
ー位置多項式Г(x) は（数式１）、第２多項式展開部10
8 で展開する核心方程式のモディファイドシンドローム
多項式(modified syndrome polynomial)T(x)は（数式
２）のように示しうる。
ー位置多項式Г(x) は（数式１）、第２多項式展開部10
8 で展開する核心方程式のモディファイドシンドローム
多項式(modified syndrome polynomial)T(x)は（数式
２）のように示しうる。
【０００５】
【数１３】
【０００６】ここで、Пは乗算を示し、初期エラー位置
多項式Г(x) の根はエラーの発生位置を示す。即ち、α
-iが根なら入力されたコードワードのうちi+1 番目の位
置よりエラーが発生したことを意味する。i+1 番目の位
置はコードインデックスがｉに該当する。 T(x)=S(X）Γ(x)modx2t （数式２） 前記（数式２）において、T(x)、S(x)は各々モディファ
イドシンドローム多項式及びシンドローム多項式を示
し、ｔは訂正可能なエラーの数を示す。
多項式Г(x) の根はエラーの発生位置を示す。即ち、α
-iが根なら入力されたコードワードのうちi+1 番目の位
置よりエラーが発生したことを意味する。i+1 番目の位
置はコードインデックスがｉに該当する。 T(x)=S(X）Γ(x)modx2t （数式２） 前記（数式２）において、T(x)、S(x)は各々モディファ
イドシンドローム多項式及びシンドローム多項式を示
し、ｔは訂正可能なエラーの数を示す。
【０００７】この初期エラー位置多項式及びモディファ
イドシンドローム多項式の計算が完了されると修正ユー
クリッドアルゴリズム計算器110 では修正ユークリッド
アルゴリズムを用いてエラー評価多項式(error evaluat
or polynomial ：ω(x))及びエラー位置多項式(error l
ocator polynomial ：σ(x))を抽出する。ここで、修正
ユークリッドアルゴリズム計算器110 は次の（数式４）
乃至（数式７）に示された反復式を最大2t回繰返すとそ
の結果として所望のエラー位置多項式（σ(x))及びエラ
ー評価多項式（ω(x))が得られる。これを修正ユークリ
ッドアルゴリズムと称し、前記文献[1] に開示されてい
る。
イドシンドローム多項式の計算が完了されると修正ユー
クリッドアルゴリズム計算器110 では修正ユークリッド
アルゴリズムを用いてエラー評価多項式(error evaluat
or polynomial ：ω(x))及びエラー位置多項式(error l
ocator polynomial ：σ(x))を抽出する。ここで、修正
ユークリッドアルゴリズム計算器110 は次の（数式４）
乃至（数式７）に示された反復式を最大2t回繰返すとそ
の結果として所望のエラー位置多項式（σ(x))及びエラ
ー評価多項式（ω(x))が得られる。これを修正ユークリ
ッドアルゴリズムと称し、前記文献[1] に開示されてい
る。
【０００８】 μ0(x)＝Γ(x),Ｒ0(0)=x2t，λ0(x)=0, Ｑ0(x)＝T(x) （数式３）
【０００９】
【数１４】
【００１０】
【数１５】
【００１１】
【数１６】
【００１２】
【数１７】
【００１３】ここで、前記（数式４）及び（数式５）に
おいてａi-1 、ｂi-1 は各々Ｒi-1(x) 、Ｑi-1 (x）の
最高次項の係数である。そして、 ｌi-1=deg(Ｒi-1(x))-deg(Ｑi-1(x)) （数式８）
おいてａi-1 、ｂi-1 は各々Ｒi-1(x) 、Ｑi-1 (x）の
最高次項の係数である。そして、 ｌi-1=deg(Ｒi-1(x))-deg(Ｑi-1(x)) （数式８）
【００１４】
【数１８】
【００１５】として与えられる。即ち、（数式８）及び
（数式９）よりわかるようにＲi-1 (x）の次数がＱi-1
(x）の次数より同一か、大きければσi-1 は"1" の値を
有し、そうでない場合は"0" を有する。ｌi-1 は２つの
多項式の次数の差で定義される。下記（数式１０）に示
された条件を満たすと前記反復式（数式４）乃至（数式
７）を終了する。
（数式９）よりわかるようにＲi-1 (x）の次数がＱi-1
(x）の次数より同一か、大きければσi-1 は"1" の値を
有し、そうでない場合は"0" を有する。ｌi-1 は２つの
多項式の次数の差で定義される。下記（数式１０）に示
された条件を満たすと前記反復式（数式４）乃至（数式
７）を終了する。
【００１６】 deg(λi (x))＞deg(Ｒi (x)) （数式１０） 前記反復式（数式４）乃至（数式７）が完了されるとエ
ラー位置多項式（σ(x))及びエラー評価多項式（ω(x))
は各々（数式１１）及び（数式１２）のように与えられ
る。 σ(x)=λi(x) （数式１１） ω(x)=Ｒi(x) （数式１２） 要するに、４つの多項式Ｒi (x) 、Ｑi (x) 、λi (x)
、μi (x) の初期値は前記（数式３）のように与えら
れる。実際に、（数式４）乃至（数式７）に示された反
復式は2t回まで反復しなくてもエラー位置多項式（σ
(x))及びエラー評価多項式（ω(x))が得られるが、その
条件は前記（数式１０）のようにλi (x) の次数がＲi
(x) の次数より大きくなることである。こうなると得ら
れたλi (x)がエラー位置多項式となり、Ｒi (x) がエ
ラー評価多項式となる。
ラー位置多項式（σ(x))及びエラー評価多項式（ω(x))
は各々（数式１１）及び（数式１２）のように与えられ
る。 σ(x)=λi(x) （数式１１） ω(x)=Ｒi(x) （数式１２） 要するに、４つの多項式Ｒi (x) 、Ｑi (x) 、λi (x)
、μi (x) の初期値は前記（数式３）のように与えら
れる。実際に、（数式４）乃至（数式７）に示された反
復式は2t回まで反復しなくてもエラー位置多項式（σ
(x))及びエラー評価多項式（ω(x))が得られるが、その
条件は前記（数式１０）のようにλi (x) の次数がＲi
(x) の次数より大きくなることである。こうなると得ら
れたλi (x)がエラー位置多項式となり、Ｒi (x) がエ
ラー評価多項式となる。
【００１７】このような修正ユークリッドアルゴリズム
を具現するための既存の多項式配列構造を図２に示す。
図２に示された多項式の配列では、反復演算過程が進行
されるほど次数が減少する多項式R(x)及びQ(x)は修正ユ
ークリッドアルゴリズム計算器110 に内蔵されたレジス
ター132 、134 に右側から配列され、反復演算過程が進
行されるほど次数が増加する多項式λ(x) 、μ(x) はレ
ジスター136 、138 に左側から配列される。この場合、
反復計算に必要な制御信号の発生のために各多項式の次
数も別のメモリ（図示せず）に貯蔵すべきである。
を具現するための既存の多項式配列構造を図２に示す。
図２に示された多項式の配列では、反復演算過程が進行
されるほど次数が減少する多項式R(x)及びQ(x)は修正ユ
ークリッドアルゴリズム計算器110 に内蔵されたレジス
ター132 、134 に右側から配列され、反復演算過程が進
行されるほど次数が増加する多項式λ(x) 、μ(x) はレ
ジスター136 、138 に左側から配列される。この場合、
反復計算に必要な制御信号の発生のために各多項式の次
数も別のメモリ（図示せず）に貯蔵すべきである。
【００１８】このような修正ユークリッドアルゴリズム
の具現のための既存の多項式配列構造における問題点は
各多項式の次数を別のメモリに常に貯蔵しておくべき
点、前記（数式９）を行うために必要な制御信号の発生
のために（数式８）に示されているように次数を比較す
べき為log22tビットだけの引き算器が必要な点、そして
多項式の次数を次回の反復演算で使用すべき為多項式の
バッファリング時に次数までも同時にバッファリングし
なければならないという問題点があった。
の具現のための既存の多項式配列構造における問題点は
各多項式の次数を別のメモリに常に貯蔵しておくべき
点、前記（数式９）を行うために必要な制御信号の発生
のために（数式８）に示されているように次数を比較す
べき為log22tビットだけの引き算器が必要な点、そして
多項式の次数を次回の反復演算で使用すべき為多項式の
バッファリング時に次数までも同時にバッファリングし
なければならないという問題点があった。
【００１９】
【発明が解決しようとする課題】前記問題点を解決する
ための本発明の目的は修正ユークリッドアルゴリズムの
計算時多項式の配列構造を変化させて別の次数比較回路
の要らない容易な構造のRS復号器を提供することにあ
る。本発明の他の目的は多項式の配列構造を変化させて
修正ユークリッドアルゴリズムを行うRS復号方法を提供
することにある。
ための本発明の目的は修正ユークリッドアルゴリズムの
計算時多項式の配列構造を変化させて別の次数比較回路
の要らない容易な構造のRS復号器を提供することにあ
る。本発明の他の目的は多項式の配列構造を変化させて
修正ユークリッドアルゴリズムを行うRS復号方法を提供
することにある。
【００２０】本発明のさらに他の目的は修正ユークリッ
ドアルゴリズムを行うための各多項式の係数を左側から
配列する方法を提供することにある。
ドアルゴリズムを行うための各多項式の係数を左側から
配列する方法を提供することにある。
【００２１】
【課題を解決するための手段】前記目的を達成するため
の本発明によるRS復号器は、修正ユークリッドアルゴリ
ズムを用いて受信されるシンボルのエラーを訂正するRS
復号器において、入力される初期エラー位置多項式及び
モディファイドシンドローム多項式を用いて修正ユーク
リッドアルゴリズムのための４つの各多項式(R(x) 、Q
(x)、λ(x) 、μ(x))を反復計算する計算器と、各多項
式の係数を左側から配列する配列器と、毎反復計算の開
始を知らせる反復制御信号を用いて各多項式の有効な区
間を示す制御信号を発生する発生器と、制御信号に基づ
き計算器から供給される多項式R(x)をエラー評価多項式
として、多項式λ(x) をエラー位置多項式として抽出す
る抽出器とを含むことを特徴とする。
の本発明によるRS復号器は、修正ユークリッドアルゴリ
ズムを用いて受信されるシンボルのエラーを訂正するRS
復号器において、入力される初期エラー位置多項式及び
モディファイドシンドローム多項式を用いて修正ユーク
リッドアルゴリズムのための４つの各多項式(R(x) 、Q
(x)、λ(x) 、μ(x))を反復計算する計算器と、各多項
式の係数を左側から配列する配列器と、毎反復計算の開
始を知らせる反復制御信号を用いて各多項式の有効な区
間を示す制御信号を発生する発生器と、制御信号に基づ
き計算器から供給される多項式R(x)をエラー評価多項式
として、多項式λ(x) をエラー位置多項式として抽出す
る抽出器とを含むことを特徴とする。
【００２２】前記他の目的を達成するための本発明によ
るRS復号方法は、修正ユークリッドアルゴリズムを用い
て受信されるシンボルのエラーを訂正するリード−ソロ
モン復号方法において、修正ユークリッドアルゴリズム
のための全ての多項式(R(x)、Q(x)、λ(x) 、μ(x))の
係数を左側から配列する段階と、左側から配列された全
ての多項式の係数がどこから有効な多項式の係数なのか
を示す各多項式の制御信号を発生する段階と、多項式Q
(x)とμ(x) に割当てられた制御信号を用いて二つの多
項式の次数を判別する段階と、μ(x) の次数がQ(x)の次
数より大きいと判別されるとR(x)をエラー評価多項式と
して出力し、λ(x) をエラー位置多項式として出力し、
そうでなければR(x)及びQ(x)の何れか一つでも最高次項
の係数が"0" なのかを判別する段階と、２つの多項式(R
(x) 、Q(x)) のうち何れか１つの多項式の最高次項の係
数が"0" であると判別されると最高次項の係数が"0" の
多項式及びこの多項式と対を成す多項式の係数を右に１
次数分シフトさせ、そうでなければ前記各多項式を反復
計算する段階とを含むことを特徴とする。
るRS復号方法は、修正ユークリッドアルゴリズムを用い
て受信されるシンボルのエラーを訂正するリード−ソロ
モン復号方法において、修正ユークリッドアルゴリズム
のための全ての多項式(R(x)、Q(x)、λ(x) 、μ(x))の
係数を左側から配列する段階と、左側から配列された全
ての多項式の係数がどこから有効な多項式の係数なのか
を示す各多項式の制御信号を発生する段階と、多項式Q
(x)とμ(x) に割当てられた制御信号を用いて二つの多
項式の次数を判別する段階と、μ(x) の次数がQ(x)の次
数より大きいと判別されるとR(x)をエラー評価多項式と
して出力し、λ(x) をエラー位置多項式として出力し、
そうでなければR(x)及びQ(x)の何れか一つでも最高次項
の係数が"0" なのかを判別する段階と、２つの多項式(R
(x) 、Q(x)) のうち何れか１つの多項式の最高次項の係
数が"0" であると判別されると最高次項の係数が"0" の
多項式及びこの多項式と対を成す多項式の係数を右に１
次数分シフトさせ、そうでなければ前記各多項式を反復
計算する段階とを含むことを特徴とする。
【００２３】前記さらに他の目的を達成するための本発
明による多項式の配列方法は、修正ユークリッドアルゴ
リズムを行うための多項式配列段階を含むRS復号方法に
おいて、前記多項式の配列段階は、初期状態変数を設定
する段階と、Q(x)及びR(x)の何れか一つでも最高次項の
係数が"0" なのかを判断し、２つの多項式のうち何れか
１つの多項式の最高次項の係数が"0" でなければ２つの
多項式の次数が同一なのかを判断する段階と、２つの多
項式の次数が同一でなければ各多項式(R(x) 、Q(x)、λ
(x) 、μ(x))を計算し、次の状態変数は現在の状態変数
より"1”を減算し、計算された各多項式の係数を遅延し
て配列する段階と、２つの多項式の次数が同じなら各多
項式を計算した後、R(x)の係数とQ(x)の係数とを相互交
換し、λ(x) の係数とμ(x) の係数とを相互交換して配
列し、次の状態変数を"1" に設定する段階と、２つの多
項式(Q(x) 、R(x)) のうち何れか１つの多項式の最高次
数項の係数が"0" なら、R(x)の最高次項の係数が"0" な
のかを判断する段階と、R(x)の最高次項の係数が"0" な
らR(x)の係数とQ(x)の係数とを相互交換し、またλ(x)
の係数とμ(x) の係数とを相互交換して２つの多項式Q
(x)及びμ(x) の係数を右に１次数分移動し、次の状態
変数を現在の状態変数より"1" を加算した値に設定する
段階と、Q(x)の最高次項の係数が"0" なら２つの多項式
Q(x)及びμ(x)の係数を１次数分右に移動し、次の状態
変数を現在の状態変数より"1" を加算した値に設定する
段階とを含むことを特徴とする。
明による多項式の配列方法は、修正ユークリッドアルゴ
リズムを行うための多項式配列段階を含むRS復号方法に
おいて、前記多項式の配列段階は、初期状態変数を設定
する段階と、Q(x)及びR(x)の何れか一つでも最高次項の
係数が"0" なのかを判断し、２つの多項式のうち何れか
１つの多項式の最高次項の係数が"0" でなければ２つの
多項式の次数が同一なのかを判断する段階と、２つの多
項式の次数が同一でなければ各多項式(R(x) 、Q(x)、λ
(x) 、μ(x))を計算し、次の状態変数は現在の状態変数
より"1”を減算し、計算された各多項式の係数を遅延し
て配列する段階と、２つの多項式の次数が同じなら各多
項式を計算した後、R(x)の係数とQ(x)の係数とを相互交
換し、λ(x) の係数とμ(x) の係数とを相互交換して配
列し、次の状態変数を"1" に設定する段階と、２つの多
項式(Q(x) 、R(x)) のうち何れか１つの多項式の最高次
数項の係数が"0" なら、R(x)の最高次項の係数が"0" な
のかを判断する段階と、R(x)の最高次項の係数が"0" な
らR(x)の係数とQ(x)の係数とを相互交換し、またλ(x)
の係数とμ(x) の係数とを相互交換して２つの多項式Q
(x)及びμ(x) の係数を右に１次数分移動し、次の状態
変数を現在の状態変数より"1" を加算した値に設定する
段階と、Q(x)の最高次項の係数が"0" なら２つの多項式
Q(x)及びμ(x)の係数を１次数分右に移動し、次の状態
変数を現在の状態変数より"1" を加算した値に設定する
段階とを含むことを特徴とする。
【００２４】
【発明の実施の形態】以下、添付された図面に基づき本
発明による新たな多項式配列構造を有するRS復号器及び
その復号方法の望ましい実施例を説明する。図３は本発
明によるRS復号器のブロック図であって、α-i発生器20
2 は入力される誤謬情報を用いて初期エラー位置多項式
の根（α-i) を発生させ、また新たな誤謬情報α-iに対
して毎反復計算の開始を知らせる反復制御信号(ss)を発
生させて修正ユークリッドアルゴリズム計算器210 に出
力する。第１多項式展開部206 はα-i発生器202 から出
力されるα-iを用いて初期エラー位置多項式（Г(x))を
展開する。
発明による新たな多項式配列構造を有するRS復号器及び
その復号方法の望ましい実施例を説明する。図３は本発
明によるRS復号器のブロック図であって、α-i発生器20
2 は入力される誤謬情報を用いて初期エラー位置多項式
の根（α-i) を発生させ、また新たな誤謬情報α-iに対
して毎反復計算の開始を知らせる反復制御信号(ss)を発
生させて修正ユークリッドアルゴリズム計算器210 に出
力する。第１多項式展開部206 はα-i発生器202 から出
力されるα-iを用いて初期エラー位置多項式（Г(x))を
展開する。
【００２５】第１多項式計算器204 は受信されるデータ
のシンドローム値を計算してシンドローム多項式(S(x))
を構成する。（数式１３）は計算されたシンドローム値
を係数として有する2t-1次のシンドローム多項式であ
る。 Ｓ(x)=Ｓ0 ＋Ｓ1x＋Ｓ2x2 ＋... ＋Ｓ2t-1x2t-1 （数式１３） 第２多項式展開部208 は第１多項式計算器204 より計算
されたシンドローム多項式(S(x))とα-i発生器202 より
出力されるα-iを用いて前記（数式２）で与えられる核
心方程式を解いてモディファイドシンドローム多項式(T
(x))を展開する。
のシンドローム値を計算してシンドローム多項式(S(x))
を構成する。（数式１３）は計算されたシンドローム値
を係数として有する2t-1次のシンドローム多項式であ
る。 Ｓ(x)=Ｓ0 ＋Ｓ1x＋Ｓ2x2 ＋... ＋Ｓ2t-1x2t-1 （数式１３） 第２多項式展開部208 は第１多項式計算器204 より計算
されたシンドローム多項式(S(x))とα-i発生器202 より
出力されるα-iを用いて前記（数式２）で与えられる核
心方程式を解いてモディファイドシンドローム多項式(T
(x))を展開する。
【００２６】修正ユークリッドアルゴリズム計算器210
は第１及び第２多項式展開部206 、208 から供給される
初期エラー位置多項式（Г(x))及びモディファイドシン
ドローム多項式(T(x))を用いてエラー位置多項式（σ
(x))及びエラー評価多項式（ω(x))を求める一連の反復
計算を通じて修正ユークリッドアルゴリズムを計算す
る。
は第１及び第２多項式展開部206 、208 から供給される
初期エラー位置多項式（Г(x))及びモディファイドシン
ドローム多項式(T(x))を用いてエラー位置多項式（σ
(x))及びエラー評価多項式（ω(x))を求める一連の反復
計算を通じて修正ユークリッドアルゴリズムを計算す
る。
【００２７】第２及び第３多項式計算器212 、214 は修
正ユークリッドアルゴリズム計算器210 から出力される
エラー評価多項式（ω(x))及びエラー位置多項式（σ
(x))を計算して割算器（Ｄ／Ｖ）216 に提供する。割算
器216 はα-iに対して（数式１４）によりエラーの大き
さを計算する。
正ユークリッドアルゴリズム計算器210 から出力される
エラー評価多項式（ω(x))及びエラー位置多項式（σ
(x))を計算して割算器（Ｄ／Ｖ）216 に提供する。割算
器216 はα-iに対して（数式１４）によりエラーの大き
さを計算する。
【００２８】
【数１９】
【００２９】AND ゲート218 は第３多項式計算器214 よ
り計算されたエラー位置多項式（σ(x))の根に該当する
割算器216 の出力のみが選択されるようにする役割をす
る。加算器222 は遅延器220 により遅延され受信された
データとAND ゲート218 の出力とを排他的論理和する排
他的論理和ゲートで構成でき、加算器222 からエラー訂
正復号されたデータが出力され、この際c(x)は訂正され
たデータ多項式を示す。ここで、割算器216 、AND ゲー
ト218 及び加算器222 は抽出器とも言える。
り計算されたエラー位置多項式（σ(x))の根に該当する
割算器216 の出力のみが選択されるようにする役割をす
る。加算器222 は遅延器220 により遅延され受信された
データとAND ゲート218 の出力とを排他的論理和する排
他的論理和ゲートで構成でき、加算器222 からエラー訂
正復号されたデータが出力され、この際c(x)は訂正され
たデータ多項式を示す。ここで、割算器216 、AND ゲー
ト218 及び加算器222 は抽出器とも言える。
【００３０】図４は図３に示された修正ユークリッドア
ルゴリズム計算器210 の詳細ブロック図で、反復式計算
器232 は図３に示された第１及び第２多項式展開部206
、208 から供給される初期エラー位置多項式（Г(x))
及びモディファイドシンドローム多項式(T(x))を入力し
て各多項式の係数を多項式係数配列器234 に提供し、多
項式係数配列器234 に配列された各多項式の係数及び最
高次項の係数貯蔵部238から供給されるR(x)とQ(x)の最
高次項の係数を用いて各多項式のための反復式（数式
４）乃至（数式７）を計算する。この際、反復式計算器
232 は（数式１５）のような条件を満たすと反復式を終
了する。
ルゴリズム計算器210 の詳細ブロック図で、反復式計算
器232 は図３に示された第１及び第２多項式展開部206
、208 から供給される初期エラー位置多項式（Г(x))
及びモディファイドシンドローム多項式(T(x))を入力し
て各多項式の係数を多項式係数配列器234 に提供し、多
項式係数配列器234 に配列された各多項式の係数及び最
高次項の係数貯蔵部238から供給されるR(x)とQ(x)の最
高次項の係数を用いて各多項式のための反復式（数式
４）乃至（数式７）を計算する。この際、反復式計算器
232 は（数式１５）のような条件を満たすと反復式を終
了する。
【００３１】 deg(μi (x))＞deg(Ｑi (x)) （数式１５） 多項式係数配列器234 は図５に示されたように全ての多
項式(R(x) 、Q(x)、λ(x) 、μ(x))を各レジスター252-
258 に左側から配列する。ここで、反復式計算器232 で
R(x)及びQ(x)多項式を反復計算する度にその反復計算の
結果が多項式係数配列器234 にフィードバックされて配
列される時は常に右に１次数ずつシフトされる性質があ
るため、単に反復式計算器232 から提供されるR(x)及び
Q(x)に対する出力値を貯蔵することだけではこの多項式
を左に配列出来ない。
項式(R(x) 、Q(x)、λ(x) 、μ(x))を各レジスター252-
258 に左側から配列する。ここで、反復式計算器232 で
R(x)及びQ(x)多項式を反復計算する度にその反復計算の
結果が多項式係数配列器234 にフィードバックされて配
列される時は常に右に１次数ずつシフトされる性質があ
るため、単に反復式計算器232 から提供されるR(x)及び
Q(x)に対する出力値を貯蔵することだけではこの多項式
を左に配列出来ない。
【００３２】従って、反復制御信号(ss)に応じて多項式
を遅延させるべきである。このために多項式係数配列器
234 は図５に示された各レジスター252-258 の前端に遅
延器（図示せず）が備えられている。この際、遅延器に
より遅延させるか否かは最高次項状態及び状態変数配列
制御器242 から供給される状態変数(SV)値に基づいて決
定する。
を遅延させるべきである。このために多項式係数配列器
234 は図５に示された各レジスター252-258 の前端に遅
延器（図示せず）が備えられている。この際、遅延器に
より遅延させるか否かは最高次項状態及び状態変数配列
制御器242 から供給される状態変数(SV)値に基づいて決
定する。
【００３３】即ち、反復式計算器232 で現在の反復計算
の結果から得た多項式R(x)、Q(x)の次数が同じとの状態
変数が提供されると２つの多項式(R(x) 、Q(x)) を全て
１クロックずつ遅延させる。そうでなく現在の反復計算
の結果から得た何れか１つの多項式の次数が、例えば１
次数分より大きいとの状態変数(SV)が提供されると現在
の状態は次数のより大きな多項式が既に左に配列された
状態の為遅延器で遅延させると最後の最低次の係数が切
取られる。従って、この場合は反復式計算器232 の出力
値を遅延器で遅延させずにそのままレジスター252 、25
4 に貯蔵する。
の結果から得た多項式R(x)、Q(x)の次数が同じとの状態
変数が提供されると２つの多項式(R(x) 、Q(x)) を全て
１クロックずつ遅延させる。そうでなく現在の反復計算
の結果から得た何れか１つの多項式の次数が、例えば１
次数分より大きいとの状態変数(SV)が提供されると現在
の状態は次数のより大きな多項式が既に左に配列された
状態の為遅延器で遅延させると最後の最低次の係数が切
取られる。従って、この場合は反復式計算器232 の出力
値を遅延器で遅延させずにそのままレジスター252 、25
4 に貯蔵する。
【００３４】ここで、多項式λ(x）は対を成す多項式R
(x)に依存して遅延し、多項式μ(x)も対を成す多項式Q
(x)に依存して遅延すればよい。この際、多項式R(x)の
次数が多項式Q(x)の次数より小さい場合、最高次項状態
及び状態変数配列制御器242 から供給される交換制御信
号(EXCHANGE)が多項式係数配列器234 に提供され、多項
式係数配列器234 ではレジスター252 に貯蔵されている
R(x)の係数とレジスター254 に貯蔵されているQ(x)の係
数との相互交換及びレジスター256 に貯蔵されているλ
(x）の係数とレジスター258 に貯蔵されているμ(x）の
係数との相互交換が行われるが、これは反復計算におけ
る多項式配列の便宜を図るためである。これによりR(x)
の次数がQ(x)の次数より常に大きいか同一になって、反
復計算の終了条件は前記（数式１５）となる。
(x)に依存して遅延し、多項式μ(x)も対を成す多項式Q
(x)に依存して遅延すればよい。この際、多項式R(x)の
次数が多項式Q(x)の次数より小さい場合、最高次項状態
及び状態変数配列制御器242 から供給される交換制御信
号(EXCHANGE)が多項式係数配列器234 に提供され、多項
式係数配列器234 ではレジスター252 に貯蔵されている
R(x)の係数とレジスター254 に貯蔵されているQ(x)の係
数との相互交換及びレジスター256 に貯蔵されているλ
(x）の係数とレジスター258 に貯蔵されているμ(x）の
係数との相互交換が行われるが、これは反復計算におけ
る多項式配列の便宜を図るためである。これによりR(x)
の次数がQ(x)の次数より常に大きいか同一になって、反
復計算の終了条件は前記（数式１５）となる。
【００３５】このように多項式の係数を配列すれば図５
に示すように本発明で提案する多項式配列構造となる。
この多項式配列構造では右側から一つの係数ずつ演算さ
れる為、最高次項の係数は右側から始まって初めて"0"
でない値となり、その位置が多項式の次数となる。そし
て、各多項式の次数比較も単純な位置比較のみで行わ
れ、これは選択信号発生器240 で説明する。
に示すように本発明で提案する多項式配列構造となる。
この多項式配列構造では右側から一つの係数ずつ演算さ
れる為、最高次項の係数は右側から始まって初めて"0"
でない値となり、その位置が多項式の次数となる。そし
て、各多項式の次数比較も単純な位置比較のみで行わ
れ、これは選択信号発生器240 で説明する。
【００３６】制御信号発生器236 は多項式係数配列器23
4 から供給される各多項式(R(x) 、Q(x)、μ(x))の係数
と図３に示すα-i発生器202 から供給される毎反復計算
の開始を知らせる反復制御信号(ss)を用いて各多項式(R
(x) 、Q(x)、μ(x))の有効区間を示す制御信号(R＿CTL
、 Q＿CTL ＿Q 、μ＿CTL)を発生する。即ち、制御信
号発生器236 は各多項式(R(x) 、Q(x)、μ(x))毎に１ビ
ットの制御信号を割当てて反復計算の開始を知らせる反
復制御信号(ss)がα-i発生器202から供給されると、各
多項式の制御信号の値を"1" に保ってから初めて"0" で
ない係数が多項式係数配列器234 から入力されるとその
多項式に割当てられた１ビット制御信号を"0" に変え
る。
4 から供給される各多項式(R(x) 、Q(x)、μ(x))の係数
と図３に示すα-i発生器202 から供給される毎反復計算
の開始を知らせる反復制御信号(ss)を用いて各多項式(R
(x) 、Q(x)、μ(x))の有効区間を示す制御信号(R＿CTL
、 Q＿CTL ＿Q 、μ＿CTL)を発生する。即ち、制御信
号発生器236 は各多項式(R(x) 、Q(x)、μ(x))毎に１ビ
ットの制御信号を割当てて反復計算の開始を知らせる反
復制御信号(ss)がα-i発生器202から供給されると、各
多項式の制御信号の値を"1" に保ってから初めて"0" で
ない係数が多項式係数配列器234 から入力されるとその
多項式に割当てられた１ビット制御信号を"0" に変え
る。
【００３７】図６は図４の制御信号発生器の動作の理解
のために示した一部回路図であって、多項式R(x)に割当
てられた制御信号(R＿CTL)を発生する回路図である。図
６において、反復制御信号(ss)がインバータ262 により
反転されてＴフリップフロップ264 の反転プリセット端
子(prn) に提供されるとＴフリップフロップ264 の出力
(R＿CTL)はロジック”ハイ”となり、この出力(R＿CTL)
はAND ゲート266 にフィードバックされる。
のために示した一部回路図であって、多項式R(x)に割当
てられた制御信号(R＿CTL)を発生する回路図である。図
６において、反復制御信号(ss)がインバータ262 により
反転されてＴフリップフロップ264 の反転プリセット端
子(prn) に提供されるとＴフリップフロップ264 の出力
(R＿CTL)はロジック”ハイ”となり、この出力(R＿CTL)
はAND ゲート266 にフィードバックされる。
【００３８】ORゲート268 は図５に示された多項式係数
配列器234 のレジスター252 から供給される係数が"0"
でない有効値が入力されるとロジック”ハイ”の出力を
提供し、この際AND ゲート266 もロジック”ハイ”の出
力をＴフリップフロップ264のトッグル端子(T) に印加
する。すると、Ｔフリップフロップ264 の出力(R＿CTL)
は有効区間を示すロジック”ロー”となる。そして、一
度有効な区間と判明されれば次回の反復計算が始まると
ロジック”ハイ”の反復制御信号(ss)が印加されるまで
ロジック”ロー”が保たれる。
配列器234 のレジスター252 から供給される係数が"0"
でない有効値が入力されるとロジック”ハイ”の出力を
提供し、この際AND ゲート266 もロジック”ハイ”の出
力をＴフリップフロップ264のトッグル端子(T) に印加
する。すると、Ｔフリップフロップ264 の出力(R＿CTL)
は有効区間を示すロジック”ロー”となる。そして、一
度有効な区間と判明されれば次回の反復計算が始まると
ロジック”ハイ”の反復制御信号(ss)が印加されるまで
ロジック”ロー”が保たれる。
【００３９】一方、図４に示された制御信号発生器236
から供給されるR(x)、Q(x)に割当てられた制御信号(R＿
CTL 、 Q＿CTL)はR(x)、Q(x)の最高次項の係数を貯蔵し
ておく最高次数の係数貯蔵部238 のイネーブル信号(R＿
EN、 Q＿EN）として使用する。最高次項の係数貯蔵部23
8 はR(x)、Q(x)に割当てられた制御信号(R＿CTL 、 Q＿
CTL)を用いて多項式係数配列器234 のレジスター252 、
254 から供給される最初の有効値をR(x)及びQ(x)の最高
次項の係数(a-1、b-1)として貯蔵する。
から供給されるR(x)、Q(x)に割当てられた制御信号(R＿
CTL 、 Q＿CTL)はR(x)、Q(x)の最高次項の係数を貯蔵し
ておく最高次数の係数貯蔵部238 のイネーブル信号(R＿
EN、 Q＿EN）として使用する。最高次項の係数貯蔵部23
8 はR(x)、Q(x)に割当てられた制御信号(R＿CTL 、 Q＿
CTL)を用いて多項式係数配列器234 のレジスター252 、
254 から供給される最初の有効値をR(x)及びQ(x)の最高
次項の係数(a-1、b-1)として貯蔵する。
【００４０】従って、本発明では最高次項の係数を貯蔵
するための付加的な信号を発生せず制御信号発生器236
から発生する制御信号(CTL＿R 、 CTL＿Q)を用いて最高
次項の係数が貯蔵でき、反復式計算器232 の出力値を決
定するのに必要なマルチプレクサ(MUX)244の選択信号(S
EL）も制御信号発生器236 から発生する制御信号(Q＿CT
L 、μ＿CTL)を用いて得られる。
するための付加的な信号を発生せず制御信号発生器236
から発生する制御信号(CTL＿R 、 CTL＿Q)を用いて最高
次項の係数が貯蔵でき、反復式計算器232 の出力値を決
定するのに必要なマルチプレクサ(MUX)244の選択信号(S
EL）も制御信号発生器236 から発生する制御信号(Q＿CT
L 、μ＿CTL)を用いて得られる。
【００４１】図７（Ａ）に示された信号は毎反復計算の
開始を知らせる反復制御信号(ss)の波形図であり、図７
（Ｂ）及び図７（Ｃ）に示された信号は各々R(x)とQ(x)
に割当てられた制御信号(R＿CTL 、 Q CTL)であり、図
７（Ｂ）に示された制御信号(R＿CTL)が図７（Ｃ）に示
された制御信号(Q＿CTL)より先にロジック”ロー”とな
るとR(x)の次数がQ(x)の次数より大きいことが分かる。
参考に、従来には各多項式の次数を引き算演算を通じて
比較してMUX 選択信号を生成した。
開始を知らせる反復制御信号(ss)の波形図であり、図７
（Ｂ）及び図７（Ｃ）に示された信号は各々R(x)とQ(x)
に割当てられた制御信号(R＿CTL 、 Q CTL)であり、図
７（Ｂ）に示された制御信号(R＿CTL)が図７（Ｃ）に示
された制御信号(Q＿CTL)より先にロジック”ロー”とな
るとR(x)の次数がQ(x)の次数より大きいことが分かる。
参考に、従来には各多項式の次数を引き算演算を通じて
比較してMUX 選択信号を生成した。
【００４２】しかし、本発明では引き算演算なしに選択
信号発生器240 で制御信号発生器236 から出力されるQ
(x)の制御信号(Q＿CTL)及びμ(x）の制御信号（μ＿CT
L)を用いて選択信号(SEL）を発生してマルチプレクサ24
4 に提供する。即ち、選択信号発生器240 はQ(x)の制御
信号(Q＿SEL)がまだ有効な区間でないが（ロジック”ハ
イ”）μ(x）の制御信号（μ＿CTL)が有効な区間（ロジ
ック”ロー”）であると判別されれば、即ちμ(x）の次
数がQ(x)の次数より大きいと反復計算の終了を知らせる
ロジック”ハイ”の選択信号(SEL）を出力する。
信号発生器240 で制御信号発生器236 から出力されるQ
(x)の制御信号(Q＿CTL)及びμ(x）の制御信号（μ＿CT
L)を用いて選択信号(SEL）を発生してマルチプレクサ24
4 に提供する。即ち、選択信号発生器240 はQ(x)の制御
信号(Q＿SEL)がまだ有効な区間でないが（ロジック”ハ
イ”）μ(x）の制御信号（μ＿CTL)が有効な区間（ロジ
ック”ロー”）であると判別されれば、即ちμ(x）の次
数がQ(x)の次数より大きいと反復計算の終了を知らせる
ロジック”ハイ”の選択信号(SEL）を出力する。
【００４３】従って、マルチプレクサ244 はこのロジッ
ク"1”の選択信号(SEL）により反復式計算器232 から出
力されるR(x)をエラー評価多項式（ω(x))として出力
し、λ(x) をエラー位置多項式（σ(x))として出力す
る。ここで、μ(x）の次数とQ(x)の次数とを比較する理
由は次の通りである。理論的に反復計算が全て終了した
か否かを確認する方法はR(x)及びQ(x)の次数のうち１つ
でもμ(x）の次数より小さいかを比較すればよい。もし
小さいとそこで反復演算は終了し、R(x)及びQ(x)のうち
次数の小さな多項式をエラー評価多項式（ω(x))に移
し、μ(x) をエラー位置多項式（σ(x))に移すとよい。
ここで、Q(x)の次数がR(x)の次数より常に小さく保つ
と、ただμ(x) 及びQ(x)のみを比較して所望のエラー位
置多項式（σ(x))及びエラー評価多項式（ω(x))が得ら
れる。
ク"1”の選択信号(SEL）により反復式計算器232 から出
力されるR(x)をエラー評価多項式（ω(x))として出力
し、λ(x) をエラー位置多項式（σ(x))として出力す
る。ここで、μ(x）の次数とQ(x)の次数とを比較する理
由は次の通りである。理論的に反復計算が全て終了した
か否かを確認する方法はR(x)及びQ(x)の次数のうち１つ
でもμ(x）の次数より小さいかを比較すればよい。もし
小さいとそこで反復演算は終了し、R(x)及びQ(x)のうち
次数の小さな多項式をエラー評価多項式（ω(x))に移
し、μ(x) をエラー位置多項式（σ(x))に移すとよい。
ここで、Q(x)の次数がR(x)の次数より常に小さく保つ
と、ただμ(x) 及びQ(x)のみを比較して所望のエラー位
置多項式（σ(x))及びエラー評価多項式（ω(x))が得ら
れる。
【００４４】一方、まだ反復計算が終了しないなら次に
確認すべきことはR(x)の最高次項の係数またはQ(x)の最
高次項の係数が"0”か否かである。R(x)及びQ(x)が全て
左に配列されており、"0”でない値がいつ出るかをR(x)
及びQ(x)の制御信号(R＿CTL、 Q＿CTL)を用いると分か
り、また２つの多項式の最高次項の係数が"0”なのかが
分かる。
確認すべきことはR(x)の最高次項の係数またはQ(x)の最
高次項の係数が"0”か否かである。R(x)及びQ(x)が全て
左に配列されており、"0”でない値がいつ出るかをR(x)
及びQ(x)の制御信号(R＿CTL、 Q＿CTL)を用いると分か
り、また２つの多項式の最高次項の係数が"0”なのかが
分かる。
【００４５】即ち、R(x)の制御信号(R＿CTL)が有効区間
（ロジック”ロー")であり、Q(x)の制御信号(Q＿CTL)が
有効区間でない場合（ロジック”ハイ”）、Q(x)の最高
次項の係数は"0" であり、逆にQ(x)の制御信号(Q＿CTL)
が有効区間（ロジック”ロー”）であり、R(x)の制御信
号(R＿CTL)が有効区間でない場合（ロジック”ハ
イ”）、R(x)の最高次項の係数が"0" であることを意味
する。
（ロジック”ロー")であり、Q(x)の制御信号(Q＿CTL)が
有効区間でない場合（ロジック”ハイ”）、Q(x)の最高
次項の係数は"0" であり、逆にQ(x)の制御信号(Q＿CTL)
が有効区間（ロジック”ロー”）であり、R(x)の制御信
号(R＿CTL)が有効区間でない場合（ロジック”ハ
イ”）、R(x)の最高次項の係数が"0" であることを意味
する。
【００４６】このように最高次項の係数が何れか片方で
も"0”なら今回の反復計算は無意味となる。これを防止
して次回の反復計算のため、最高次項状態及び状態変数
配列制御器242 はR(x)及びQ(x)の制御信号(R＿CTL 、 Q
＿CTL)を用いてR(x)の最高次項の係数が"0”ならR(x)の
係数とQ(x)の係数とを相互交換し、μ(x）の係数とλ
(x）の係数とを相互交換する交換制御信号(EXCHANGE)
と、R(x)の多項式及びこの多項式と対を成すλ(x) を１
次数分右に移動させるシフト信号(SHIFT) を多項式係数
配列器234 に提供し、Q(x)の最高次項の係数が"0”なら
ばQ(x)の多項式及びこの多項式と対を成すμ(x) を１次
数分右に移動させるシフト信号(SHIFT) のみを多項式係
数配列器234 に提供する。多項式を１次数分右に移動さ
せるとの意味は最高次項の係数が"0" の多項式及びこの
多項式と対を成す多項式にｘ分をかけることを意味す
る。
も"0”なら今回の反復計算は無意味となる。これを防止
して次回の反復計算のため、最高次項状態及び状態変数
配列制御器242 はR(x)及びQ(x)の制御信号(R＿CTL 、 Q
＿CTL)を用いてR(x)の最高次項の係数が"0”ならR(x)の
係数とQ(x)の係数とを相互交換し、μ(x）の係数とλ
(x）の係数とを相互交換する交換制御信号(EXCHANGE)
と、R(x)の多項式及びこの多項式と対を成すλ(x) を１
次数分右に移動させるシフト信号(SHIFT) を多項式係数
配列器234 に提供し、Q(x)の最高次項の係数が"0”なら
ばQ(x)の多項式及びこの多項式と対を成すμ(x) を１次
数分右に移動させるシフト信号(SHIFT) のみを多項式係
数配列器234 に提供する。多項式を１次数分右に移動さ
せるとの意味は最高次項の係数が"0" の多項式及びこの
多項式と対を成す多項式にｘ分をかけることを意味す
る。
【００４７】また、最高次項状態及び状態変数配列制御
器242 はR(x)及びQ(x)の最高次項の次数の差を示す状態
変数(SV)を決定して多項式係数配列器234 に出力する。
反復計算が終了せず、R(x)及びQ(x)のうち何れか１つの
多項式の最高次項の係数も"0" でなければ反復式計算器
232 では（数式４）乃至（数式７）に示された反復式に
よる演算結果に対する係数を多項式係数配列器234 にフ
ィードバックする。
器242 はR(x)及びQ(x)の最高次項の次数の差を示す状態
変数(SV)を決定して多項式係数配列器234 に出力する。
反復計算が終了せず、R(x)及びQ(x)のうち何れか１つの
多項式の最高次項の係数も"0" でなければ反復式計算器
232 では（数式４）乃至（数式７）に示された反復式に
よる演算結果に対する係数を多項式係数配列器234 にフ
ィードバックする。
【００４８】次いで、図４に示された修正ユークリッド
アルゴリズム計算器210 で行われる修正ユークリッドア
ルゴリズムを計算する過程を要約すれば次の通りであ
る。 段階１：全ての多項式(R(x) 、Q(x)、λ(x) 、μ(x))の
係数を図５に示されたように左側から配列する。こうす
れば別途に次数を貯蔵しなくても各多項式の次数を容易
に比較しうる。
アルゴリズム計算器210 で行われる修正ユークリッドア
ルゴリズムを計算する過程を要約すれば次の通りであ
る。 段階１：全ての多項式(R(x) 、Q(x)、λ(x) 、μ(x))の
係数を図５に示されたように左側から配列する。こうす
れば別途に次数を貯蔵しなくても各多項式の次数を容易
に比較しうる。
【００４９】段階２：全ての多項式の係数を左側から配
列された係数中どこから有効な多項式の係数なのかを確
認して多項式(R(x) 、Q(x)）の最高次項の係数を貯蔵す
る。 段階３：２つの多項式(Q(x) 、μ(x))に割当てられた制
御信号を用いて２つの多項式の次数を比較する。 段階４：段階３でμ(x) の次数がQ(x)の次数より大きけ
ればR(x)をエラー評価多項式（ω(x))として出力し、λ
(x) をエラー位置多項式（σ(x))として出力する。この
際、R(x)の次数がQ(x)より大きいと仮定する。
列された係数中どこから有効な多項式の係数なのかを確
認して多項式(R(x) 、Q(x)）の最高次項の係数を貯蔵す
る。 段階３：２つの多項式(Q(x) 、μ(x))に割当てられた制
御信号を用いて２つの多項式の次数を比較する。 段階４：段階３でμ(x) の次数がQ(x)の次数より大きけ
ればR(x)をエラー評価多項式（ω(x))として出力し、λ
(x) をエラー位置多項式（σ(x))として出力する。この
際、R(x)の次数がQ(x)より大きいと仮定する。
【００５０】段階５：段階３においてμ(x）の次数がQ
(x)の次数より大きくなければR(x)及びQ(x)の最高次項
の係数が何れか一つでも"0”なのかを判別する。 段階６：段階５において２つの多項式(R(x) 、Q(x)) の
うち何れか１つの多項式の最高次項の係数が"0”なら最
高次項の係数が"0”の多項式及びこの多項式と対を成す
多項式の係数を右に１つの次数分シフトさせる。この
際、R(x)の最高次項の係数が"0”ならR(x)とQ(x)とを相
互交換し、μ(x）とλ(x) とを相互交換した後、Q(x)及
びμ(x）の係数を右に１次数分シフトし、Q(x)の最高次
項の係数が"0”ならQ(x)及びμ(x）の係数を１次数分右
にシフトする。
(x)の次数より大きくなければR(x)及びQ(x)の最高次項
の係数が何れか一つでも"0”なのかを判別する。 段階６：段階５において２つの多項式(R(x) 、Q(x)) の
うち何れか１つの多項式の最高次項の係数が"0”なら最
高次項の係数が"0”の多項式及びこの多項式と対を成す
多項式の係数を右に１つの次数分シフトさせる。この
際、R(x)の最高次項の係数が"0”ならR(x)とQ(x)とを相
互交換し、μ(x）とλ(x) とを相互交換した後、Q(x)及
びμ(x）の係数を右に１次数分シフトし、Q(x)の最高次
項の係数が"0”ならQ(x)及びμ(x）の係数を１次数分右
にシフトする。
【００５１】段階７：段階５においてμ(x）の次数がQ
(x)の次数より大きくなくR(x)及びQ(x)の全ての最高次
項の係数が"0”でなければ段階２で貯蔵された多項式(R
(x) 、Q(x)）の最高次項の係数を用いて前記（数式４）
乃至（数式７）に示された反復式を計算する。 一方、本発明で修正ユークリッドアルゴリズムを具現す
るに当って既存の方式と最も区別される点は多項式配列
を全て左に配列することによってR(x)及びQ(x)を常に左
に配列することが要求される。従って、図８は段階１で
全ての多項式の係数を左に配列する方法を説明する詳細
フローチャートであって、図９と関連して説明する。
(x)の次数より大きくなくR(x)及びQ(x)の全ての最高次
項の係数が"0”でなければ段階２で貯蔵された多項式(R
(x) 、Q(x)）の最高次項の係数を用いて前記（数式４）
乃至（数式７）に示された反復式を計算する。 一方、本発明で修正ユークリッドアルゴリズムを具現す
るに当って既存の方式と最も区別される点は多項式配列
を全て左に配列することによってR(x)及びQ(x)を常に左
に配列することが要求される。従って、図８は段階１で
全ての多項式の係数を左に配列する方法を説明する詳細
フローチャートであって、図９と関連して説明する。
【００５２】まず、２つの多項式R(x)及びQ(x)の次数の
差として状態変数SVを定義する。この状態変数(SV)は反
復計算の初期値として"1”を有しており(S11段階）、こ
の際初期状態変数(SV0）に対応する配列構造は図９
（ａ）に示されたようにR(x)の次数がQ(x)の次数より１
次数大きく、R(x)及びQ(x)の係数は左側から配列されて
おり、２つの多項式の最高次項の次数（斜線部分）は同
一位置に配列されている。
差として状態変数SVを定義する。この状態変数(SV)は反
復計算の初期値として"1”を有しており(S11段階）、こ
の際初期状態変数(SV0）に対応する配列構造は図９
（ａ）に示されたようにR(x)の次数がQ(x)の次数より１
次数大きく、R(x)及びQ(x)の係数は左側から配列されて
おり、２つの多項式の最高次項の次数（斜線部分）は同
一位置に配列されている。
【００５３】ここで、状態変数(SV)は正常な反復計算が
行われた時"1”だけ減少し、何れか一方の多項式の最高
次項の係数が"0”なら逆に"1”だけ増加する。また、状
態変数値が"0”の時、正常な反復計算が行われたとすれ
ば次の状態変数の値は"1”となる。即ち、状態変数値
が"0”の時、正常な反復計算が行われるとその次は二対
の多項式の値が相互変わって出力され、よって元来は"-
1"を有するべきだが"1”を有することになる。
行われた時"1”だけ減少し、何れか一方の多項式の最高
次項の係数が"0”なら逆に"1”だけ増加する。また、状
態変数値が"0”の時、正常な反復計算が行われたとすれ
ば次の状態変数の値は"1”となる。即ち、状態変数値
が"0”の時、正常な反復計算が行われるとその次は二対
の多項式の値が相互変わって出力され、よって元来は"-
1"を有するべきだが"1”を有することになる。
【００５４】即ち、Ｓ12段階ではQ(x)またはR(x)の最高
次項の係数が"0”なのかを判断し、２つの多項式のうち
何れか１つの多項式の最高次項の係数が"0”でなけれ
ば、現在の状態変数（SVi ) が "0"なのかを判断する
（Ｓ13段階）。Ｓ13段階で現在の状態変数（SVi ) が"
0" でなければ、各多項式(R(x) 、Q(x)、λ(x) 、μ
(x))を計算し、次の状態変数（SVi+1 ）は現在の状態変
数（SVi+1）より"1”を減算して"0”に設定した後（Ｓ1
4段階）、計算された各多項式(R(x) 、Q(x)、λ(x) 、
μ(x))の係数を遅延して配列する（Ｓ15段階）。この
際、R(x)及びQ(x)の多項式の係数は図９（ｂ）に示され
たようにR(x)の次数が１次数分低くなり、この配列構造
の状態変数値は"0”である。また、現在の状態変数が"
1”であり、２つの多項式の最高次項の係数が全て"0”
でない時（図９（ａ））、正常に反復演算すると図９
（ｂ）から分かるようにR(x)の次数が１次数分減る。
次項の係数が"0”なのかを判断し、２つの多項式のうち
何れか１つの多項式の最高次項の係数が"0”でなけれ
ば、現在の状態変数（SVi ) が "0"なのかを判断する
（Ｓ13段階）。Ｓ13段階で現在の状態変数（SVi ) が"
0" でなければ、各多項式(R(x) 、Q(x)、λ(x) 、μ
(x))を計算し、次の状態変数（SVi+1 ）は現在の状態変
数（SVi+1）より"1”を減算して"0”に設定した後（Ｓ1
4段階）、計算された各多項式(R(x) 、Q(x)、λ(x) 、
μ(x))の係数を遅延して配列する（Ｓ15段階）。この
際、R(x)及びQ(x)の多項式の係数は図９（ｂ）に示され
たようにR(x)の次数が１次数分低くなり、この配列構造
の状態変数値は"0”である。また、現在の状態変数が"
1”であり、２つの多項式の最高次項の係数が全て"0”
でない時（図９（ａ））、正常に反復演算すると図９
（ｂ）から分かるようにR(x)の次数が１次数分減る。
【００５５】Ｓ13段階において現在の状態変数（SVi )
が"0”なら２つの多項式のR(x)及びQ(x)の最高次項の係
数が同一であることを意味し、各多項式(R(x) 、Q(x)、
λ(x) 、μ(x))を計算した後R(x)の次数がQ(x)の次数よ
り小さい為R(x)とQ(x)との係数を相互交換し、λ(x) と
μ(x))との係数を相互交換して配列し、次の状態変数
（SVi+1 ）を"1”に設定する（Ｓ16段階）。この際のR
(x)及びQ(x)の多項式係数配列構造は図９（ｃ）に示
す。
が"0”なら２つの多項式のR(x)及びQ(x)の最高次項の係
数が同一であることを意味し、各多項式(R(x) 、Q(x)、
λ(x) 、μ(x))を計算した後R(x)の次数がQ(x)の次数よ
り小さい為R(x)とQ(x)との係数を相互交換し、λ(x) と
μ(x))との係数を相互交換して配列し、次の状態変数
（SVi+1 ）を"1”に設定する（Ｓ16段階）。この際のR
(x)及びQ(x)の多項式係数配列構造は図９（ｃ）に示
す。
【００５６】一方、Ｓ12段階で２つの多項式(Q(x) 、R
(x)) のうち何れか１つの多項式の最高次項の係数が"
0”なら、R(x)の最高次項の係数が"0”なのかを判断し
（Ｓ17段階）、R(x)の最高次項の係数が"0”ならばR(x)
の次数がQ(x)の次数より小さい為R(x)の係数とQ(x)の係
数とを相互交換し、かつλ(x) とμ(x) との係数を相互
交換し（Ｓ18段階）、２つの多項式Q(x)及びμ(x) の係
数を右に１次数分移動させ、次の状態変数（SVi+1 ）を
現在の状態変数（SVi ) に"1”を加算した値に設定する
（Ｓ19段階）。この際のR(x)及びQ(x)の多項式係数配列
構造は図９（ｄ）に示す。
(x)) のうち何れか１つの多項式の最高次項の係数が"
0”なら、R(x)の最高次項の係数が"0”なのかを判断し
（Ｓ17段階）、R(x)の最高次項の係数が"0”ならばR(x)
の次数がQ(x)の次数より小さい為R(x)の係数とQ(x)の係
数とを相互交換し、かつλ(x) とμ(x) との係数を相互
交換し（Ｓ18段階）、２つの多項式Q(x)及びμ(x) の係
数を右に１次数分移動させ、次の状態変数（SVi+1 ）を
現在の状態変数（SVi ) に"1”を加算した値に設定する
（Ｓ19段階）。この際のR(x)及びQ(x)の多項式係数配列
構造は図９（ｄ）に示す。
【００５７】一方、Ｓ17段階においてR(x)の最高次項の
係数が"0”でなく、Q(x)の最高次項の係数が"0”ならR
(x)の次数がQ(x)の次数より大きい為２つの多項式Q(x)
及びμ(x) の係数を１次数分右に移動させ、次の状態変
数（SVi+1 ）を現在の状態変数（SVi ) に"1”を加算し
た値に設定する（Ｓ19段階）。この際のR(x)及びQ(x)の
多項式係数配列構造は図９（ｅ）に示す。Ｓ15段階、Ｓ
16段階、Ｓ19段階を行った後、μ(x) の次数がQ(x)の次
数より大きいかを判断し(S20段階）、μ(x) の次数がQ
(x)の次数より大きくなるまでＳ12段階にフィードバッ
クしてＳ12段階乃至Ｓ19段階を繰返し行う。
係数が"0”でなく、Q(x)の最高次項の係数が"0”ならR
(x)の次数がQ(x)の次数より大きい為２つの多項式Q(x)
及びμ(x) の係数を１次数分右に移動させ、次の状態変
数（SVi+1 ）を現在の状態変数（SVi ) に"1”を加算し
た値に設定する（Ｓ19段階）。この際のR(x)及びQ(x)の
多項式係数配列構造は図９（ｅ）に示す。Ｓ15段階、Ｓ
16段階、Ｓ19段階を行った後、μ(x) の次数がQ(x)の次
数より大きいかを判断し(S20段階）、μ(x) の次数がQ
(x)の次数より大きくなるまでＳ12段階にフィードバッ
クしてＳ12段階乃至Ｓ19段階を繰返し行う。
【００５８】
【発明の効果】本発明の回路は多項式の配列構造を変化
させて別の次数比較回路が必要ない為、次数バッファリ
ングが要らずハードウェアが容易になる効果がある。ま
た、本発明の方法は、修正ユークリッドアルゴリズムの
計算時各多項式の最高次数を直接比較しなくても所望の
反復演算が行え、各多項式の現在の次数の貯蔵が不要な
為バッファリングも不要となる効果がある。
させて別の次数比較回路が必要ない為、次数バッファリ
ングが要らずハードウェアが容易になる効果がある。ま
た、本発明の方法は、修正ユークリッドアルゴリズムの
計算時各多項式の最高次数を直接比較しなくても所望の
反復演算が行え、各多項式の現在の次数の貯蔵が不要な
為バッファリングも不要となる効果がある。
【図面の簡単な説明】
【図１】従来のRS復号器の全体ブロック図である。
【図２】従来の多項式配列構造を示す図面である。
【図３】本発明によるRS復号器の全体ブロック図であ
る。
る。
【図４】図３に示された修正ユークリッドアルゴリズム
計算器の詳細ブロック図である。
計算器の詳細ブロック図である。
【図５】本発明の多項式配列構造を示す図である。
【図６】図４に示された制御信号発生器の一部回路図で
ある。
ある。
【図７】（Ａ），（Ｂ），（Ｃ）は図４に示された制御
信号発生器から発生される制御信号を用いた最高次項の
識別を説明するための波形図である。
信号発生器から発生される制御信号を用いた最高次項の
識別を説明するための波形図である。
【図８】本発明による多項式配列方法の一実施例による
フローチャートである。
フローチャートである。
【図９】（ａ）〜（ｅ）は図８に示された多項式配列方
法の理解のための図である。
法の理解のための図である。
232 反復式計算器 234 多項式係数配列器 236 制御信号発生器 238 最高次項の係数貯蔵部 240 選択信号発生器 242 最高次項状態及び状態変数配列制御器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−156429（ＪＰ，Ａ) 特開 昭63−156430（ＪＰ，Ａ) 特開 平６−290065（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G06F 11/10 330
Claims (20)
- 【請求項１】 修正ユークリッドアルゴリズムを用いて
受信されるシンボルのエラーを訂正するリード−ソロモ
ン（ＲＳ）復号器において、 入力される初期エラー位置多項式及びモディファイドシ
ンドローム多項式を用いて修正ユークリッドアルゴリズ
ムのための多項式を反復計算する計算器と、前記多項式の最高次項の次数の検出の有無を示す多項式
の制御信号を発生する発生器と、 前記制御信号に基づいて、前記計算器による反復計算毎
に、前記多項式の係数を左から配列する配列器と、 前記制御信号に基づいて、 前記計算器からエラー評価多
項式と、エラー位置多項式とを抽出する抽出器とを含む
ＲＳ復号器。 - 【請求項２】 前記発生器は多項式（ 【数１】 【数２】 【数３】 【数４】 ）毎に１ビットの制御信号を割当てて反復計算毎に開始
を知らせる反復制御信号が提供されると前記多項式（Ｒ
（ｘ）、Ｑ（ｘ）、μ（ｘ））の各制御信号の値を第１
ロジック状態に保ち、最初に“０”でない多項式の係数
が前記配列器から供給されるとその多項式に割当てられ
た制御信号を第２ロジック状態に変えることを特徴とす
る請求項１に記載のＲＳ復号器。 - 【請求項３】 前記計算器は、 前記発生器により発生するR(x)及びQ(x)の制御信号に応
じて前記配列器から供給されるR(x)及びQ(x)の最初の有
効値をその多項式の最高次項の係数として貯蔵させる貯
蔵部をさらに含むことを特徴とする請求項２に記載のRS
復号器。 - 【請求項４】 前記抽出器は前記発生器から供給される
Ｑ（ｘ）の制御信号がまだ前記第２ロジック状態でない
のにμ（ｘ）の制御信号が前記第２ロジック状態である
と判別されるとＲ（ｘ）をエラー評価多項式として出力
し、λ（ｘ）をエラー位置多項式として出力することを
特徴とする請求項２に記載のＲＳ復号器。 - 【請求項５】 前記発生器により発生するR(x)及びQ(x)
の制御信号を用いて、シフト信号と交換制御信号とを発
生し、また二つの多項式R(x)及びQ(x)の次数の差を示す
状態変数を決定して前記配列器における多項式の係数配
列を制御する配列制御器をさらに含むことを特徴とする
請求項２に記載のRS復号器。 - 【請求項６】 前記配列制御器はR(x)及びQ(x)の制御信
号を用いてR(x)の最高次項の係数が"0" ならR(x)の係数
及びQ(x)の係数を相互交換し、μ(x) の係数及びλ(x)
の係数を相互交換する交換制御信号と、R(x)の多項式及
びこの多項式と対を成すλ(x) を１次数分右に移動させ
るためのシフト信号とを前記配列器に提供し、Q(x)の最
高次項の係数が"0" ならQ(x)の多項式及びこの多項式と
対を成すμ(x) を１次数分右に移動させるためのシフト
信号のみを前記配列器に提供することを特徴とする請求
項５に記載のRS復号器。 - 【請求項７】 前記配列器は前記配列制御器から二つの
多項式R(x)及びQ(x)の次数が同じとの状態変数が提供さ
れると前記二つの多項式の係数を単位時間だけ遅延して
配列し、そうでなく何れか１つの多項式の次数がより大
きいとの状態変数が前記配列制御器から供給されると二
つの多項式の係数を遅延させず配列することを特徴とす
る請求項６に記載のRS復号器。 - 【請求項８】 シンドローム値に基づいてエラーの位置
及び大きさを探すＲＳ復号器において、 受信データからシンドローム値を計算してシンドローム
多項式を構成する第１多項式計算器と、 前記受信データの誤謬情報から初期エラー位置多項式の
ための根を発生し、新たな誤謬情報が入力される度に反
復計算の開始を知らせる反復制御信号を発生する第１発
生器と、 前記根を用いて初期エラー位置多項式を展開する第１多
項式展開部と、 前記シンドローム値及び根を用いてモディファイドシン
ドローム多項式を展開する第２多項式展開部と、 前記初期エラー位置多項式及びモディファイドシンドロ
ーム多項式を用いてエラー評価多項式及びエラー位置多
項式を抽出する修正ユークリッドアルゴリズム計算器
と、 前記修正ユークリッドアルゴリズム計算器から供給され
るエラー評価多項式とエラー位置多項式とを計算する第
２及び第３多項式計算器と、 前記第２及び第３多項式計算器から計算されたエラー評
価多項式及びエラー位置多項式から前記受信データに含
まれたエラーの大きさ及び位置を抽出して前記受信され
たデータをエラー訂正復号化する抽出器とを含み、 前記修正ユークリッドアルゴリズム計算器は、 前記初期エラー位置多項式及びモディファイドシンドロ
ーム多項式を用いて修正ユークリッドアルゴリズムのた
めの多項式を反復計算する計算器と、 前記多項式の係数を左側から配列し、配列された多項式
の係数を前記計算器に提供する配列器と、 前記反復制御信号を用いて多項式最高次項の次数の検出
の有無を示す制御信号を発生する制御信号発生器と、 前記制御信号をイネーブル信号として用いて前記配列器
から供給される前記多項式の最初の有効値を最高次項の
係数として貯蔵させて前記計算器に提供する貯蔵部と、 前記制御信号を用いて選択信号を発生する選択信号発生
器と、 前記選択信号に応じて前記計算器から供給される多項式
からエラー評価多項式と、エラー位置多項式とを選択す
る選択器とを含むＲＳ復号器。 - 【請求項９】 前記制御信号発生器は多項式（ 【数５】 【数６】 【数７】 【数８】 ）毎に１ビットの制御信号を割当てて反復計算毎に開始
を知らせる反復制御信号が提供されると前記多項式（Ｒ
（ｘ）、Ｑ（ｘ）、μ（ｘ））の各制御信号の値を第１
ロジック状態に保ち、最初に“０”でない多項式の係数
が前記配列器から提供されるとその多項式に割当てられ
た制御信号を第２ロジック状態に変え、 前記選択信号発生器はＱ（ｘ）の制御信号がまだ前記第
２ロジック状態でないのにμ（ｘ）の制御信号が前記第
２ロジック状態を示していると判別されると前記選択器
からＲ（ｘ）をエラー評価多項式として、λ（ｘ）をエ
ラー位置多項式として各々選択するように選択信号を発
生することを特徴とする請求項８に記載のＲＳ復号器。 - 【請求項１０】 前記R(x)及びQ(x)の制御信号を用い
て、シフト信号及び交換制御信号を発生し、また二つの
多項式R(x)及びQ(x)の次数の差を示す状態変数を決定し
て前記配列器に提供する配列制御器をさらに含むことを
特徴とする請求項８に記載のRS復号器。 - 【請求項１１】 前記配列制御器はR(x)及びQ(x)の制御
信号を用いてR(x)の最高次項の係数が"0" ならR(x)の係
数とQ(x)の係数とを相互交換し、μ(x) の係数とλ(x)
の係数とを相互交換する交換制御信号と、R(x)の多項式
及びこの多項式と対を成すλ(x) を１次数分右に移動さ
せるシフト信号を前記配列器に提供し、Q(x)の最高次項
の係数が"0" ならQ(x)の多項式及びこの多項式と対を成
すμ(x) を１次数分右に移動させるシフト信号のみを前
記配列器に提供することを特徴とする請求項８に記載の
RS復号器。 - 【請求項１２】 前記配列器は前記配列制御器から２つ
の多項式R(x)及びQ(x)の次数が同じとの状態変数が供給
されると前記２つの多項式の係数を遅延して配列し、そ
うでなく何れか１つの多項式の次数がより大きいとの状
態変数が前記配列制御器から供給されると２つの多項式
の係数を遅延させず配列することを特徴とする請求項１
１に記載のRS復号器。 - 【請求項１３】 修正ユークリッドアルゴリズムを用い
て受信されるシンボルのエラーを訂正するリード−ソロ
モン復号方法において、 （ａ） 前記修正ユークリッドアルゴリズムのための全
ての多項式（ 【数９】 【数１０】 【数１１】 【数１２】 ）の係数を左側から配列する段階と、 （ｂ） 左側から配列された全ての多項式の係数がどこ
から有効な多項式の係数なのかを示す各多項式の制御信
号を発生する段階と、 （ｃ） 多項式Ｑ（ｘ）とμ（ｘ）に割当てられた制御
信号を用いて二つの多項式の次数を判別する段階と、 （ｄ） 前記（ｃ）段階でμ（ｘ）の次数がＱ（ｘ）の
次数より大きいと判別されるとＲ（ｘ）をエラー評価多
項式として出力し、λ（ｘ）をエラー位置多項式として
出力し、そうでなければＲ（ｘ）及びＱ（ｘ）の何れか
一つでも最高次項の係数が“０”なのかを判別する段階
と、 （ｅ） 前記（ｄ）段階で２つの多項式（Ｒ（ｘ）、Ｑ
（ｘ））のうち何れか１つの多項式の最高次項の係数が
“０”であると判別されると最高次項の係数が“０”の
多項式及びこの多項式と対を成す多項式の係数を右に１
次数分シフトさせ、そうでなければ前記各多項式を反復
計算する段階とを含むＲＳ復号方法。 - 【請求項１４】 前記(e) 段階ではR(x)の最高次項の係
数が"0" ならR(x)の係数とQ(x)の係数とを相互交換し、
μ(x) の係数とλ(x) の係数とを相互交換した後、Q(x)
及びμ(x) の係数を右に１次数分シフトすることを特徴
とする請求項１３に記載のRS復号方法。 - 【請求項１５】 前記(e) 段階ではQ(x)の最高次項の係
数が"0" ならQ(x)とμ(x) の係数を右に１次数分シフト
することを特徴とする請求項１３に記載のRS復号方法。 - 【請求項１６】 前記(c) 段階では反復計算の開始を知
らせる反復制御信号に応答して前記(a) 段階で配列され
た最初の"0" でないQ(x)の係数及びμ(x) の係数が位置
した位置情報を用いてQ(x)及びμ(x) の次数を判別する
ことを特徴とする請求項１３に記載のRS復号方法。 - 【請求項１７】 前記(b) 段階で発生されるR(x)及びQ
(x)の制御信号を用いて２つの多項式(R(x) 、Q(x)）の
最高次項の係数を貯蔵させる段階(f) をさらに含み、こ
の貯蔵された最高次項の係数は各多項式を反復計算する
前記(e) 段階において用いることを特徴する請求項１３
に記載のRS復号方法。 - 【請求項１８】 修正ユークリッドアルゴリズムを行う
ための多項式配列段階を含むRS復号方法において、前記
多項式の配列段階は、 (a) 初期状態変数を設定する段階と、 (b) Q(x)及びR(x)の何れか一つでも最高次項の係数が"
0" なのかを判断し、２つの多項式のうち何れか１つの
多項式の最高次項の係数が"0" でなければ２つの多項式
の次数が同一なのかを判断する段階と、 (c) 前記(b) 段階で前記２つの多項式の次数が同一でな
ければ各多項式(R(x)、Q(x)、λ(x) 、μ(x))を計算
し、次の状態変数は現在の状態変数より"1" を減算し、
計算された各多項式の係数を遅延して配列する段階と、 (d) 前記(b) 段階で２つの多項式の次数が同じなら各多
項式を計算した後、R(x)の係数とQ(x)の係数とを相互交
換し、λ(x) の係数とμ(x) の係数とを相互交換して配
列し、次の状態変数を"1" に設定する段階と、 (e) 前記(b) 段階で２つの多項式(Q(x) 、R(x)) のうち
何れか１つの多項式の最高次数項の係数が"0" なら、R
(x)の最高次項の係数が"0" なのかを判断する段階と、 (f) 前記(e) 段階でR(x)の最高次項の係数が"0" ならR
(x)の係数とQ(x)の係数とを相互交換し、またλ(x) の
係数とμ(x) の係数とを相互交換して２つの多項式Q(x)
及びμ(x) の係数を右に１次数分移動し、次の状態変数
を現在の状態変数より"1" を加算した値に設定する段階
と、 前記(e) 段階でQ(x)の最高次項の係数が"0" なら２つの
多項式Q(x)及びμ(x)の係数を１次数分右に移動し、次
の状態変数を現在の状態変数より"1" を加算した値に設
定する段階とを含むRS復号方法。 - 【請求項１９】 前記(c) 、(d) 、(f) 及び(g) 段階の
うち何れか１つの段階を行った後、多項式μ(x) の次数
が多項式Q(x)の次数より大きいかを判断し、多項式μ
(x) の次数が多項式Q(x)の次数より大きくなるまで前記
(b) 段階にフィードバックして前記(b) 段階乃至(g) 段
階を繰返し行う段階(h) をさらに含むことを特徴とする
請求項１８に記載のRS復号方法。 - 【請求項２０】 前記初期状態変数は"1" であり、この
初期状態変数に対応する２つの多項式R(x)及びQ(x)の配
列構造はR(x)の次数がQ(x)の次数より１次数大きく、前
記２つの多項式の係数は左側から配列されており、前記
２つの多項式の最高次項の次数は同一な位置に配列され
ていることを特徴とする請求項１８に記載のRS復号方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970052641A KR100258952B1 (ko) | 1997-10-14 | 1997-10-14 | 새로운 다항식 배열 구조를 채용한 리드-솔로몬(rs) 복호기와그 복호방법 |
| KR52641/1997 | 1997-10-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11225079A JPH11225079A (ja) | 1999-08-17 |
| JP3245119B2 true JP3245119B2 (ja) | 2002-01-07 |
Family
ID=19522731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28554698A Expired - Fee Related JP3245119B2 (ja) | 1997-10-14 | 1998-10-07 | 新たな多項式配列構造を採用したリード−ソロモン復号器とその復号方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6256763B1 (ja) |
| JP (1) | JP3245119B2 (ja) |
| KR (1) | KR100258952B1 (ja) |
| CN (1) | CN1130837C (ja) |
| FR (1) | FR2771229B1 (ja) |
| NL (1) | NL1010312C2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6848069B1 (en) * | 1999-08-10 | 2005-01-25 | Intel Corporation | Iterative decoding process |
| US7366258B2 (en) * | 2001-06-08 | 2008-04-29 | Broadcom Corporation | Chip blanking and processing in SCDMA to mitigate impulse and burst noise and/or distortion |
| US20030101406A1 (en) * | 2001-10-12 | 2003-05-29 | Leilei Song | Low complexity and low power FEC supporting high speed parallel decoding of syndrome-based FEC codes |
| US7051267B1 (en) | 2002-04-08 | 2006-05-23 | Marvell International Ltd. | Efficient high-speed Reed-Solomon decoder |
| US7010739B1 (en) | 2002-04-11 | 2006-03-07 | Marvell International Ltd. | Error evaluator for inversionless Berlekamp-Massey algorithm in Reed-Solomon decoders |
| GB2391769B (en) * | 2002-07-31 | 2005-07-06 | Hewlett Packard Co | Reed-Solomon decoder and decoding method for errors and erasures decoding |
| US20040163030A1 (en) * | 2003-02-13 | 2004-08-19 | International Business Machines Corporation | Iterative error correcting system |
| KR100979366B1 (ko) * | 2003-02-14 | 2010-08-31 | 주식회사 케이티 | 다양한 오류 정정 능력을 갖는 리드-솔로몬 부호의 복호기 |
| JP3843952B2 (ja) * | 2003-02-27 | 2006-11-08 | ソニー株式会社 | 復号装置、誤り位置多項式計算方法、プログラム |
| FI20030845A0 (fi) * | 2003-06-05 | 2003-06-05 | Nokia Corp | Tiedonkäsittelymenetelmä, vastaanotin ja verkkolaite |
| FR2863794B1 (fr) * | 2003-12-16 | 2006-03-03 | Canon Kk | Procedes et dispositifs de localisation d'erreurs pour les codes de geometrie algebrique |
| FR2865083B1 (fr) * | 2004-01-13 | 2006-04-07 | Canon Kk | Decodage pour code de geometrie algebrique associe a un produit fibre. |
| KR100900329B1 (ko) * | 2007-07-13 | 2009-06-02 | 한양대학교 산학협력단 | 리드솔로몬 복호 방법 및 장치 |
| US8806295B2 (en) * | 2012-05-24 | 2014-08-12 | International Business Machines Corporation | Mis-correction and no-correction rates for error control |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341385A (en) * | 1987-06-18 | 1994-08-23 | Sony Corporation | Method and apparatus for decoding Reed-Solomon code |
| US4868828A (en) * | 1987-10-05 | 1989-09-19 | California Institute Of Technology | Architecture for time or transform domain decoding of reed-solomon codes |
| KR0135824B1 (ko) * | 1994-11-10 | 1998-05-15 | 윤종용 | 오류 위치 및 추정 다항식 계산방법 및 이를 이용한 리드-솔로몬 복호기 |
| JP3233860B2 (ja) * | 1996-10-25 | 2001-12-04 | 松下電器産業株式会社 | リードソロモン復号器 |
-
1997
- 1997-10-14 KR KR1019970052641A patent/KR100258952B1/ko not_active IP Right Cessation
-
1998
- 1998-10-07 JP JP28554698A patent/JP3245119B2/ja not_active Expired - Fee Related
- 1998-10-12 CN CN98121341A patent/CN1130837C/zh not_active Expired - Fee Related
- 1998-10-13 FR FR9812790A patent/FR2771229B1/fr not_active Expired - Fee Related
- 1998-10-13 NL NL1010312A patent/NL1010312C2/nl not_active IP Right Cessation
- 1998-10-14 US US09/172,081 patent/US6256763B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NL1010312C2 (nl) | 2000-05-31 |
| CN1214575A (zh) | 1999-04-21 |
| CN1130837C (zh) | 2003-12-10 |
| NL1010312A1 (nl) | 1999-04-15 |
| FR2771229A1 (fr) | 1999-05-21 |
| KR100258952B1 (ko) | 2000-06-15 |
| US6256763B1 (en) | 2001-07-03 |
| JPH11225079A (ja) | 1999-08-17 |
| FR2771229B1 (fr) | 2001-02-02 |
| KR19990031804A (ko) | 1999-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446743A (en) | Coefficient updating method and apparatus for Reed-Solomon decoder | |
| US5107503A (en) | High bandwidth reed-solomon encoding, decoding and error correcting circuit | |
| US5170399A (en) | Reed-Solomon Euclid algorithm decoder having a process configurable Euclid stack | |
| US6374383B1 (en) | Determining error locations using error correction codes | |
| JP3233860B2 (ja) | リードソロモン復号器 | |
| JP3245119B2 (ja) | 新たな多項式配列構造を採用したリード−ソロモン復号器とその復号方法 | |
| JP2005218098A (ja) | 順方向のチェンサーチ方式のリードソロモンデコーダ回路 | |
| US5805617A (en) | Apparatus for computing error correction syndromes | |
| JP3281387B2 (ja) | Ｃｒｃ／ｅｄｃチェッカシステム | |
| EP1502356B1 (en) | A method of soft-decision decoding of reed-solomon codes | |
| JP3201996B2 (ja) | リード−ソロモン復号器及びその復号方法 | |
| JP2001127645A (ja) | 誤り訂正方法および誤り訂正装置 | |
| JP2001196938A (ja) | デジタルデータをデコーディングする装置及び方法 | |
| JP3239522B2 (ja) | データ消失訂正方法とその回路 | |
| JP3343857B2 (ja) | 復号装置、演算装置およびこれらの方法 | |
| KR100747487B1 (ko) | 리드-솔로몬 복호 장치 및 수정된 유클리드 알고리즘연산회로 | |
| JP2605966B2 (ja) | 誤り訂正回路 | |
| JP2662472B2 (ja) | 誤り訂正処理用シンドローム演算回路 | |
| US5787100A (en) | Apparatus for determining error evaluator polynomial for use in a Reed-Solomon decoder | |
| JP3126973B2 (ja) | 誤り訂正処理装置 | |
| JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 | |
| JPH09305572A (ja) | ガロア体の除算方法および除算装置 | |
| JP2611721B2 (ja) | イレージャロケーション多項式乗算回路 | |
| JPH0750595A (ja) | 復号化装置 | |
| Lee et al. | An efficient recursive cell architecture of modified Euclid's algorithm for decoding Reed-Solomon codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |