JP2601079B2 - Composite lead frame - Google Patents
Composite lead frameInfo
- Publication number
- JP2601079B2 JP2601079B2 JP3286281A JP28628191A JP2601079B2 JP 2601079 B2 JP2601079 B2 JP 2601079B2 JP 3286281 A JP3286281 A JP 3286281A JP 28628191 A JP28628191 A JP 28628191A JP 2601079 B2 JP2601079 B2 JP 2601079B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lead
- conductor
- power supply
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置用の複合リードフレームに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite lead frame for a resin-sealed semiconductor device.
【０００２】[0002]
【従来の技術】複合リードフレームの内側配線層となる
フレキシブル配線基板（以下、ＦＰＣという）は、従来
より銅箔にポリイミドを塗布して焼付けたキャスティン
グ材、またはポリイミドフィルムに銅箔を接着剤で貼付
けた材料が用いられている。前者はその構造から二層
材、後者は接着剤層を有するため三層材と呼称されてい
る。2. Description of the Related Art A flexible wiring board (hereinafter referred to as an FPC) serving as an inner wiring layer of a composite lead frame is conventionally formed by applying a polyimide to a copper foil and baking it, or a copper foil to a polyimide film with an adhesive. The pasted material is used. The former is called a two-layer material because of its structure, and the latter is called a three-layer material because it has an adhesive layer.
【０００３】前記各材料は、銅箔の厚さの限界が後工程
での微細パターン形成時の各パターン寸法の限界となっ
ており、益々微細化の要求されてきた複合リードフレー
ムに対応出来なくなってきている。[0003] In each of the above materials, the limit of the thickness of the copper foil is the limit of each pattern dimension at the time of forming a fine pattern in a later process, and it is not possible to cope with a composite lead frame which is increasingly required to be miniaturized. Is coming.
【０００４】即ち、銅箔の製造可能限界厚さは現在１８
μm であって図１に示すグラフから明らかなように、こ
の時の微細回路形成ピッチＡは、必要な導体幅Ｃを９０
μmとした場合に１２０μm が限界である。これはホト
レジストコートケミカルエッチングにおいて、パターン
間を溶解除去出来るスペースは銅箔厚さの約２倍までが
限界となっているためである。[0004] That is, the limit thickness of copper foil that can be manufactured is currently 18
As is apparent from the graph shown in FIG. 1, the fine circuit formation pitch A at this time is such that the required conductor width C is 90 μm.
When it is set to μm, the limit is 120 μm. This is because in photoresist coating chemical etching, the space that can be dissolved and removed between patterns is limited to about twice the thickness of the copper foil.
【０００５】その原因はホトレジスト幅をいかにせまく
しても、銅箔が厚い場合は、エッチング時間が長くな
り、サイドエッチングが進むためである。なお、図１中
のＢはパターン幅を示している。The reason for this is that even if the photoresist width is reduced, if the copper foil is thick, the etching time becomes longer and the side etching proceeds. In addition, B in FIG. 1 has shown the pattern width.
【０００６】[0006]
【発明が解決しようとする課題】このため１８μm 未満
の銅箔が必要となるが、実際には量産ベースでの連続圧
延法による製造は不可能である。For this reason, a copper foil of less than 18 μm is required. However, in practice, it is not possible to manufacture by a continuous rolling method on a mass production basis.
【０００７】また、無電解銅めっき法によりポリイミド
に直接めっき膜を形成する方法も検討されているが、密
着性の良いめっき技術が未だ確立されていない。Further, although a method of forming a plating film directly on polyimide by an electroless copper plating method has been studied, a plating technique having good adhesion has not yet been established.
【０００８】本発明は、上記問題点を解消し、より微細
なパターンで、かつ高信頼性の複合リードフレームを提
供することを目的としている。An object of the present invention is to solve the above problems and to provide a composite lead frame with a finer pattern and high reliability.
【０００９】上記目的を達成するために本発明の第１の
態様によれば、絶縁フィルムの一方の面に信号用の内側
配線層（インナーリード）となる導体層を有し他方の面
に接地および電源供給用導体層を有してなるフレキシブ
ル配線基板と、外側配線層（アウターリード）となる金
属導体とで構成してなる複合リードフレームであって、
前記信号用の内側配線層（インナーリード）と前記外側
配線層（アウターリード）の信号用リードとが電気的に
接続され、前記外側配線層（アウターリード）の接地お
よび電源供給用リードが前記接地および電源供給用導体
層に接続されており、 前記絶縁フィルムには半導体素子
の電極と前記接地および電源供給用導体層とを直接ワイ
ヤボンディングするための複数の開口部が設けられてお
り、前記信号用の内側配線層（インナーリード）となる
導体層が銅または銅合金のスパッタまたは蒸着により形
成されていることを特徴とする複合リードフレームが提
供される。According to a first aspect of the present invention to achieve the above object , one side of an insulating film has a signal inner side.
The other surface having a conductor layer to be a wiring layer (inner lead)
A composite lead frame comprising: a flexible wiring board having a conductor layer for grounding and power supply; and a metal conductor to be an outer wiring layer (outer lead) .
An inner wiring layer (inner lead) for the signal and an outer wiring layer
Electrical connection between signal leads on the wiring layer (outer leads)
Connected to the outside wiring layer (outer lead).
And the power supply lead is the grounding and power supply conductor.
Layers, and the insulating film has a semiconductor element
Electrode and the conductor layer for grounding and power supply
There are multiple openings for bonding.
Ri, the inner wiring layer for signal shape by sputtering or vapor deposition (inner lead) and a conductive layer of copper or a copper alloy
Composite leadframe, characterized in that they are made is provided.
【００１０】また、本発明の第２の態様によれば、前記
複合リードフレームの内側配線層となる導体層上に、さ
らに銅または銅合金めっき層を有することを特徴とする
複合リードフレームが提供される。According to a second aspect of the present invention, there is provided a composite lead frame further comprising a copper or copper alloy plating layer on a conductor layer serving as an inner wiring layer of the composite lead frame. Is done.
【００１１】以下に本発明をさらに詳細に説明する。本
発明は、前記内側配線層となる導体層の形成がスパッタ
または蒸着による場合、１μm 厚さの形成は容易であ
り、この場合ホトレジストインクの解像度さえ高まれば
理論的には２μm のスペース形成も可能であるとの知見
によりなされたものである。Hereinafter, the present invention will be described in more detail. According to the present invention, when the conductor layer serving as the inner wiring layer is formed by sputtering or vapor deposition, it is easy to form a 1 μm thick layer. In this case, if the resolution of the photoresist ink is increased, a 2 μm space can be theoretically formed. It was made based on the finding that
【００１２】図２は、本発明の一実施例を示す一部断面
説明図である。ところで、図面は、説明のために一部を
省略したり、簡略化してあり、実際のものとは異なるこ
とに注意されたい。FIG. 2 is a partially sectional explanatory view showing one embodiment of the present invention. Incidentally, it should be noted that the drawings are partially omitted or simplified for the sake of explanation, and are different from actual ones.
【００１３】リードフレーム１１は外枠１３を備え、こ
の外枠１３から外側配線層であるアウターリード１５
（１５ａ，１５ｂ）が外枠１３の中心近傍に向かって延
設されている。リードフレーム１１の外枠１３内の中心
部にはＥＰＣ１７が配置される。このＦＰＣ１７は、例
えばポリイミドよりなる絶縁フィルム層１９の上側に内
側配線層となる導体層２７を有する。前記導体層２７は
銅または銅合金のスパッタまたは蒸着により薄膜に形成
される。The lead frame 11 has an outer frame 13 from which an outer lead 15 serving as an outer wiring layer is formed.
(15a, 15b) extend toward the vicinity of the center of the outer frame 13. An EPC 17 is arranged at the center of the outer frame 13 of the lead frame 11. The FPC 17 has a conductor layer 27 serving as an inner wiring layer above the insulating film layer 19 made of, for example, polyimide. The conductor layer 27 is formed in a thin film by sputtering or vapor deposition of copper or a copper alloy.
【００１４】この薄膜の導体層２７は片面に限るもので
はなく絶縁フィルム層１９の上側、下側の両面に形成し
てもよい。The thin conductor layer 27 is not limited to one side, but may be formed on both the upper and lower sides of the insulating film layer 19.
【００１５】この場合には、裏側にもパターンを切りス
ルーホール連結すると、接地層（最下層の張合せ層）を
含めて３層配線の複合フレームを作ることが出来る。In this case, if the pattern is cut also on the back side and connected through holes, a composite frame of three-layer wiring including the ground layer (lowest bonding layer) can be formed.
【００１６】この薄膜の導体層２７は後に、例えば信号
層パターンが形成されて内側配線層であるインナーリー
ドとなる。絶縁フィルム層１９は、接地および電源供給
用ホール２３とロックホール２５とがプレスパンチング
等により開口されており、さらにＦＰＣ１７の四隅に切
り欠き２９を設けている。この絶縁フィルム層１９に導
体層２１が接着剤等により貼着されている。このＦＰＣ
１７の絶縁フィルム層１９の少なくとも一方の面に形成
された薄膜の導体層を、エッチングまたは蒸着して、イ
ンナーリード２７が形成されている。このインナーリー
ド２７の内側先端には、ワイヤボンディング接続が良好
になされるように、例えばＳｎ−Ｎｉの下地の上に金の
ような良導体がめっきされている。 前記ＦＰＣ１７の
ホール２３にも、例えばＳｎ−Ｎｉの下地の上に金のよ
うな良導体がめっきされている。前記リードフレーム１
１の外側配線層（アウターリード１５）と、ＦＰＣ１７
の内側配線層（インナーリード２７）との電気的接続
は、アウターリード１５の先端に半田めっきを施した
後、アウターリード１５とインナーリード２７とを適切
に重複配置させ、それらを赤外線ビーム加熱法により加
熱圧着して達成されている。The thin conductor layer 27 is later formed with, for example, a signal layer pattern to become inner leads as inner wiring layers. The insulating film layer 19 has a ground and power supply hole 23 and a lock hole 25 opened by press punching or the like, and further has cutouts 29 at four corners of the FPC 17. The conductor layer 21 is adhered to the insulating film layer 19 with an adhesive or the like. This FPC
An inner lead 27 is formed by etching or vapor-depositing a thin conductive layer formed on at least one surface of the insulating film layer 17. A good conductor such as gold is plated on an Sn—Ni base, for example, at the inner end of the inner lead 27 so that the wire bonding connection is made well. In the hole 23 of the FPC 17, a good conductor such as gold is plated on a Sn—Ni base, for example. The lead frame 1
1 outer wiring layer (outer lead 15) and FPC 17
Is electrically connected to the inner wiring layer (inner lead 27) by applying solder plating to the tip of the outer lead 15 and then appropriately arranging the outer lead 15 and the inner lead 27 so as to overlap with each other. This is achieved by thermocompression bonding.
【００１７】ところで、この図において、リードフレー
ム１１のアウターリード１５は、外枠１３の、例えば四
隅近傍からそれぞれ延在するリードを接地および電源供
給用リード１５ａとし、その他を信号用リード１５ｂと
している。信号用リード１５ｂは、上述したようにイン
ナーリード２７との接続がなされているが、接地および
電源供給用リード１５ａは、導体層２１に直接接地され
る。この接地のため、まず、上記絶縁フィルム層１９の
切り欠き２９から露出する導体層２１の隅部に半田めっ
きによりバンプ３１を形成し、このバンプ３１に接地お
よび電源供給用リード１５ａの先端をあて、加熱圧着し
て、導体層２１と接地および電源供給用リード１５ａと
を導通接続している。In this figure, as the outer leads 15 of the lead frame 11, the leads extending from, for example, the vicinity of the four corners of the outer frame 13 are grounding and power supply leads 15a, and the others are signal leads 15b. . The signal lead 15b is connected to the inner lead 27 as described above, but the ground and power supply lead 15a is directly grounded to the conductor layer 21. For this grounding, first, a bump 31 is formed by solder plating on a corner of the conductor layer 21 exposed from the notch 29 of the insulating film layer 19, and the tip of the grounding and power supply lead 15a is applied to the bump 31. Then, the conductor layer 21 is electrically connected to the grounding and power supply lead 15a by heat compression.
【００１８】かかる複合リードフレーム１１に、半導体
素子３３を搭載し、半導体素子３３の信号端子とインナ
ーリード２７のめっき端子との間をボンディングワイヤ
３５でボンディング接続するとともに、さらに半導体素
子３３の接地端子と導体層２１のＦＰＣ１７の接地およ
び電源供給用ホール２３から露出する部分との間をボン
ディングワイヤ３５でボンディングして接続する。この
ように、接地および電源供給用ホール２３を通して半導
体素子３３の電極端子と導体層２１を直接接続すると、
ボンディングワイヤ３５の長さを短くすることができ、
他のインナーリード２７との絶縁も確実となり、電気的
諸特性も向上させることができる。最後にインナーリー
ド２７を包むように樹脂封止して半導体装置を作製する
ことができる。A semiconductor element 33 is mounted on the composite lead frame 11, and a signal terminal of the semiconductor element 33 and a plating terminal of the inner lead 27 are connected by bonding with a bonding wire 35. And a portion of the conductor layer 21 exposed from the grounding and power supply holes 23 of the FPC 17 is bonded by bonding wires 35. this
Through the grounding and power supply holes 23
When the electrode terminals of the body element 33 and the conductor layer 21 are directly connected,
The length of the bonding wire 35 can be reduced,
Insulation from other inner leads 27 is also ensured,
Various characteristics can also be improved. Finally, the semiconductor device can be manufactured by resin sealing so as to wrap the inner leads 27.
【００１９】前記インナーリード２７は、特に微細な配
線が要求されるものである。例えば、半導体素子３３が
１５ｍｍ角の場合インナーリードの微細化限界によって
多ピン化の限界も決まるため微細エッチングの技術開発
（エッチング液の組成等）が進められている。The inner leads 27 require particularly fine wiring. For example, when the size of the semiconductor element 33 is 15 mm square, the limit of increasing the number of pins is determined by the limit of miniaturization of the inner lead.
【００２０】しかし、実際にはパターンの元となる導体
層材料の厚さによって自ら多ピン化の限界が決まって来
る。通常、銅箔１８μm 厚さの場合には図１より１５÷
０．１２×４辺＝５００ピン配列が限界なのに対して、
例えば、３μm 厚さのスパッタまたは蒸着膜の場合には
１５÷０．１×４＝６００ピンまで可能となる。また、
必要導体幅Ｃが９０μm から、例えば７０μm になるよ
うな場合には、さらに多ピン化が可能となる。However, in practice, the limit of increasing the number of pins is determined by the thickness of the conductor layer material from which the pattern is formed. Normally, when the thickness of the copper foil is 18 μm, it is 15 mm from FIG.
0.12 × 4 side = 500 pin arrangement is the limit,
For example, in the case of a sputtered or vapor-deposited film having a thickness of 3 μm, up to 15 ÷ 0.1 × 4 = 600 pins is possible. Also,
When the required conductor width C becomes 90 μm, for example, 70 μm, the number of pins can be further increased.
【００２１】例えば、３μm 厚さの純銅の導体薄膜をコ
ーティングしたポリイミドフィルムを作製する場合に
は、ポリイミドのコイルを連続蒸着設備に入れて純銅を
蒸発源として３μm の純銅薄膜をフィルムコイル全体に
形成させることができる。この場合に銅薄膜とポリイミ
ドとの密着性を向上させるためにポリイミドのフィルム
上をあらかじめプラズマ中で粗化しておくと良い。プラ
ズマ処理は、アルゴンイオンプラズマで０．０１〜０．
２μm 程度の粗化が好ましい。For example, when preparing a polyimide film coated with a 3 μm thick pure copper conductor thin film, a polyimide coil is put into a continuous vapor deposition facility and a 3 μm pure copper thin film is formed over the entire film coil using pure copper as an evaporation source. Can be done. In this case, in order to improve the adhesion between the copper thin film and the polyimide, it is preferable to roughen the polyimide film in advance in plasma. The plasma treatment is performed using argon ion plasma in a range of 0.01 to 0.1.
Roughening of about 2 μm is preferred.
【００２２】なお、前記銅薄膜の形成は蒸着に限るもの
ではなく、スパッタによっても良い。The formation of the copper thin film is not limited to vapor deposition, but may be sputtering.
【００２３】この３μm 厚さの銅薄膜を保つフィルムを
多条切断して複合リードフレームの製造に用いることが
できる。この材料に所定のホール２３、２５等を施して
後、例えば接着剤により導体層２１を貼合せる。その
後、インナーリード２７をホトエッチング法により形成
し、さらにアウターリード１５を連結して複合リードフ
レームとすることができる。The film holding the copper thin film having a thickness of 3 μm can be cut into multiple strips and used for manufacturing a composite lead frame. After a predetermined hole 23, 25 or the like is formed in this material, the conductor layer 21 is bonded with, for example, an adhesive. Thereafter, the inner leads 27 are formed by a photo-etching method, and the outer leads 15 are further connected to form a composite lead frame.
【００２４】また、本発明では、スパッタまたは蒸着に
より形成された薄膜の導体層上に、さらに銅または銅合
金めっき法によって厚付けする複合リードフレームも開
発した。即ち、電流容量の高いＬＳＩでは３μm 程度の
銅の厚さが必要となるためである。前記めっき法は、電
気めっき、無電解めっきのいずれも用いることができ
る。Further, in the present invention, a composite lead frame has been developed in which a copper or copper alloy plating method is further applied on a thin conductor layer formed by sputtering or vapor deposition. That is, an LSI having a high current capacity requires a copper thickness of about 3 μm. As the plating method, any of electroplating and electroless plating can be used.
【００２５】なお、上記導体層は銅または銅合金とした
が、銅合金としてはＣｕ−Ｚｎ、Ｃｕ−Ｓｎ等の黄銅、
青銅を挙げることができる。The conductor layer is made of copper or a copper alloy. Examples of the copper alloy include brass such as Cu-Zn and Cu-Sn.
Bronze can be mentioned.
【００２６】[0026]
【実施例】以下に本発明を実施例に基づき具体的に説明
する。 （実施例１）まず、インナーリード２７の形成に３μm
の純銅の導体薄膜をコーティングしたポリイミドフィル
ムを用いた。ポリイミドの５００ｍｍ幅で２００ｍのコ
イルを連続蒸着設備に入れて純銅を蒸発源として３μm
の純銅薄膜をフィルムコイル全体に形成させた。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to embodiments. (Example 1) First, 3 μm
A polyimide film coated with a pure copper conductor thin film was used. A 200 mm coil of polyimide with a width of 500 mm was placed in a continuous vapor deposition facility, and pure copper was used as an evaporation source at 3 μm
Was formed on the entire film coil.
【００２７】この場合に銅薄膜とポリイミドの密着性を
向上させるためにポリイミドのフィルム上をあらかじめ
プラズマ中で粗化しておいた。プラズマ処理はアルゴン
イオンプラズマで０．０７μm 程度に粗化した。In this case, in order to improve the adhesion between the copper thin film and the polyimide, the surface of the polyimide film was previously roughened in plasma. The plasma treatment was roughened to about 0.07 μm by argon ion plasma.
【００２８】この３μm の銅薄膜を持つフィルムを７０
ｍｍ幅に多条切断して複合リードフレームの製造に供し
た。この材料に所定のホール２３，２５等を開孔して
後、接着剤により導体層２１を貼合せ、その後ホトエッ
チング法によりインナーリード２７を形成した。さら
に、アウターリード１５を連結して複合リードフレーム
とした。The film having a copper thin film of 3 μm
The sheet was cut into multiple strips each having a width of 1 mm to provide a composite lead frame. After opening predetermined holes 23, 25 and the like in this material, the conductor layer 21 was bonded with an adhesive, and then inner leads 27 were formed by photoetching. Further, the outer leads 15 were connected to form a composite lead frame.
【００２９】（実施例２）実施例１において薄膜の導体
層の形成方法として、まず、０．５μm の銅の蒸着膜を
作り、その上に電気めっき法により２．５μm の銅めっ
きを施して全体を３μm とした。この場合には蒸着膜は
電気が通る最低の膜厚で良いため高速の巻取蒸着が可能
となり生産性が向上した。(Example 2) In Example 1, as a method for forming a thin conductor layer, first, a 0.5 µm copper vapor deposition film was formed, and 2.5 µm copper plating was applied thereon by electroplating. The whole was 3 μm. In this case, the deposited film has a minimum thickness through which electricity can pass, so that high-speed roll-up deposition can be performed, and productivity has been improved.
【００３０】実施例１、２ともピン数は６００ピンであ
る。またアウターリード１５の連結方法は、まずインナ
ーリード全体とボンディングホールおよび接地層が顔を
出している切欠き部２９の低部に０．５〜１．０μm の
金めっきを施す。この金めっきは、ボンディングワイヤ
３５のボンディング性能にすぐれるとともにＡｕ−Ｓｎ
の共晶接合性にすぐれた金めっき種とした。The first and second embodiments have 600 pins. The outer leads 15 are connected by gold plating of 0.5 to 1.0 μm on the entire inner leads and the lower portion of the cutout 29 where the bonding hole and the ground layer are exposed. This gold plating is excellent in the bonding performance of the bonding wire 35 and is Au-Sn.
Gold plating type excellent in eutectic bondability.
【００３１】次に、アウターリードの先端に８〜１０μ
m の純錫めっき３１を施した。図ではバンプ３１とした
が実際はバンプと言うほどの厚めっきでなくて良く８〜
１０μm の先端めっきが最適である。この状態でＦＰＣ
とアウターリードとを一気に位置合せしてヒートコンタ
クトツール法により３５０〜４００℃で５秒間加熱圧着
し接合して複合リードフレームとした。Next, 8-10 μm is applied to the tip of the outer lead.
m 3 pure tin plating 31 was applied. In the figure, the bumps 31 are used.
10μm tip plating is optimal. In this state, FPC
The outer lead and the outer lead were aligned at a stretch, and heated and pressed at 350 to 400 ° C. for 5 seconds by a heat contact tool method to form a composite lead frame.
【００３２】実施例１、２の複合リードフレームは、い
ずれもインナーリードピッチが微細化でき、従来に比べ
１．５〜２．０倍の微細化率となった。In each of the composite lead frames of Examples 1 and 2, the inner lead pitch can be reduced, and the reduction ratio is 1.5 to 2.0 times that of the conventional one.
【００３３】[0033]
【発明の効果】本発明は以上説明したように構成されて
いるので、インナーリードが微細に形成されて、インナ
ーリードピッチが大幅に小さくなる。また、圧延きずや
穴あき等の欠陥がなく、パターン欠陥を少なくすること
ができる。また、欠陥が少ないため無欠陥のめっきをパ
ターン上に形成することができる。更に、ボンディング
ワイヤの長さを短くすることができ、また他のリードと
の絶縁も確実となり、電気的諸特性を向上させることが
できる。 According to the present invention, as described above, the inner leads are finely formed and the inner leads are formed.
Over the lead pitch is much smaller. In addition, there are no defects such as rolling flaws and holes, and pattern defects can be reduced . In addition, since there are few defects, defect-free plating can be formed on the pattern . In addition, bonding
The length of the wire can be shortened, and it can
Insulation can be ensured, and electrical characteristics can be improved.
it can.
【図１】銅箔の厚さとＦＰＣパターンのピッチおよび幅
との関係を示すグラフである。FIG. 1 is a graph showing the relationship between the thickness of a copper foil and the pitch and width of an FPC pattern.
【図２】本発明の複合リードフレームの一実施例を説明
するための一部断面説明図である。FIG. 2 is a partially sectional explanatory view for explaining one embodiment of the composite lead frame of the present invention.
【図３】本発明の他の実施例を説明する断面図である。FIG. 3 is a sectional view illustrating another embodiment of the present invention.
【図４】本発明の他の実施例を説明する平面図である。FIG. 4 is a plan view illustrating another embodiment of the present invention.
１１ リードフレーム １３ 外枠 １５ 外側配線層（アウターリード） １７ フレキシブル多層配線基板 １９ 絶縁フィルム層 ２１ 接地および電源供給用導体層 ２３ 接地および電源供給用ホール ２５ ロックホール ２７ 内側配線層（インナーリード） ２９ 切り欠き ３１ バンプ ３３ 半導体素子 ３５ ボンデイングワイヤ ３７ はんだ接合層 １５ａ 接地および電源供給用リード １５ｂ 信号用リード DESCRIPTION OF SYMBOLS 11 Lead frame 13 Outer frame 15 Outer wiring layer (outer lead) 17 Flexible multilayer wiring board 19 Insulating film layer 21 Grounding and power supply conductor layer 23 Grounding and power supply hole 25 Lock hole 27 Inner wiring layer (Inner lead) 29 Notch 31 Bump 33 Semiconductor element 35 Bonding wire 37 Solder bonding layer 15a Grounding and power supply lead 15b Signal lead
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−84939（ＪＰ，Ａ) 特開 平１−238151（ＪＰ，Ａ) 特開 昭62−232948（ＪＰ，Ａ) 特開 昭55−52250（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-3-84939 (JP, A) JP-A-1-238151 (JP, A) JP-A-62-2232948 (JP, A) JP-A-55- 52250 (JP, A)
Claims (1)
線層（インナーリード）となる導体層を有し他方の面に
接地および電源供給用導体層を有してなるフレキシブル
配線基板と、外側配線層（アウターリード）となる金属
導体とで構成してなる複合リードフレームであって、 前記信号用の内側配線層（インナーリード）と前記外側
配線層（アウターリード）の信号用リードとが電気的に
接続され、前記外側配線層（アウターリード）の接地お
よび電源供給用リードが前記接地および電源供給用導体
層に接続されており、 前記絶縁フィルムには半導体素子の電極と前記接地およ
び電源供給用導体層とを直接ワイヤボンディングするた
めの複数の開口部が設けられており、 前記信号用の内側配線層（インナーリード）となる導体
層が銅または銅合金のスパッタまたは蒸着により形成さ
れていることを特徴とする複合リードフレーム。 An inner wiring for signals is provided on one surface of an insulating film.
Have a conductive layer as a line layer (inner leads) on the other side
Flexible with conductor layers for grounding and power supply
A composite lead frame comprising a wiring board and a metal conductor to be an outer wiring layer (outer lead) , wherein the signal inner wiring layer (inner lead) and the outer
Electrical connection between signal leads on the wiring layer (outer leads)
Connected to the outside wiring layer (outer lead).
And the power supply lead is the grounding and power supply conductor.
The insulating film is connected to the electrodes of the semiconductor element and the ground and ground.
Wire bonding directly to the power supply conductor layer.
A plurality of openings, and a conductor layer serving as an inner wiring layer (inner lead) for signals is formed by sputtering or vapor deposition of copper or a copper alloy.
Composite leadframe, characterized in that they are.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286281A JP2601079B2 (en) | 1991-10-31 | 1991-10-31 | Composite lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286281A JP2601079B2 (en) | 1991-10-31 | 1991-10-31 | Composite lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129507A JPH05129507A (en) | 1993-05-25 |
| JP2601079B2 true JP2601079B2 (en) | 1997-04-16 |
Family
ID=17702338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286281A Expired - Fee Related JP2601079B2 (en) | 1991-10-31 | 1991-10-31 | Composite lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601079B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552250A (en) * | 1978-10-11 | 1980-04-16 | Nippon Telegr & Teleph Corp <Ntt> | Connecting structure in semiconductor integrated circuit |
| JPS62232948A (en) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | Lead frame |
| JPH01238151A (en) * | 1988-03-18 | 1989-09-22 | Nec Corp | Lead frame for semiconductor device |
| JPH0384939A (en) * | 1989-08-29 | 1991-04-10 | Sumitomo Electric Ind Ltd | Semiconductor device |
-
1991
- 1991-10-31 JP JP3286281A patent/JP2601079B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129507A (en) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615477B2 (en) | Method of fabricating a BGA package having decreased adhesion | |
| JP2000323613A (en) | Multilayer substrate for semiconductor device and manufacture thereof | |
| JP3502800B2 (en) | Method for manufacturing semiconductor device | |
| JP2601079B2 (en) | Composite lead frame | |
| JPH06177315A (en) | Multi-layered lead frame | |
| US6777314B2 (en) | Method of forming electrolytic contact pads including layers of copper, nickel, and gold | |
| JPS6359535B2 (en) | ||
| JP2784248B2 (en) | Method for manufacturing semiconductor device | |
| JP2787230B2 (en) | Substrate for mounting electronic components | |
| JP3225592B2 (en) | Method of manufacturing surface acoustic wave device and electrode pattern of surface acoustic wave device | |
| JP3497774B2 (en) | Wiring board and its manufacturing method | |
| JPH10199886A (en) | Semiconductor device and manufacture thereof | |
| JPH10214917A (en) | Semiconductor device, its manufacture, and wiring board | |
| JP3351878B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2819321B2 (en) | Electronic component mounting substrate and method of manufacturing the electronic component mounting substrate | |
| JP3105994B2 (en) | Manufacturing method of TAB | |
| JP3005841B2 (en) | Lead frame for semiconductor device and method of manufacturing the same | |
| KR100604327B1 (en) | Multi-layer TBGA semiconductor package and method therefor | |
| JP2023167062A (en) | Printed wiring board and manufacturing method thereof | |
| JPH04102341A (en) | Manufacture of tab tape | |
| JP2001291800A (en) | Package for electronic component | |
| JPH08222626A (en) | Forming method for electrode pad | |
| JP2000124345A (en) | High-density wiring board | |
| JPH1012987A (en) | Two-layer circuit board | |
| JPH04239739A (en) | Tape carrier for double face wiring tab |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961126 |
|
| LAPS | Cancellation because of no payment of annual fees |