JP2600228B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2600228B2
JP2600228B2 JP32181687A JP32181687A JP2600228B2 JP 2600228 B2 JP2600228 B2 JP 2600228B2 JP 32181687 A JP32181687 A JP 32181687A JP 32181687 A JP32181687 A JP 32181687A JP 2600228 B2 JP2600228 B2 JP 2600228B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
lattice constant
semiconductor region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32181687A
Other languages
English (en)
Other versions
JPH01162367A (ja
Inventor
康己 彦坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32181687A priority Critical patent/JP2600228B2/ja
Publication of JPH01162367A publication Critical patent/JPH01162367A/ja
Application granted granted Critical
Publication of JP2600228B2 publication Critical patent/JP2600228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明はHEMTなどのFET素子の非合金系コンタクトに
関し、 金属/半導体間のバリヤハイトを低減することを目的
とし、 素子が形成される半導体材料層と、これに格子整合さ
れ禁制帯の狭い別な半導体材料層との間に、これ等と格
子整合され且つ禁制帯の幅が前記両半導体材料間で連続
的に変化するグレーデッド層を設けて構成する。
〔産業上の利用分野〕
本発明は高電子移動度トランジスタ(HEMT)などの電
極構造に関連し、特に非合金系のオーミックコンタクト
に関するものである。
GaAsやInGaAsに代表される化合物半導体材料を用いて
FETなどの素子を形成する場合、そのオーミックコンタ
クトを如何にして形成するかは大きな問題である。通常
は合金成分を含むAuやPt等の金属膜を被着して熱処理
し、合金化する方法が採られているが、このような合金
系のコンタクトではパターンの周辺に細かな鋸歯が発生
し、素子特性を劣化させやすい。また、コンタクト抵抗
も十分に低くすることが困難である。そのため、非合金
系コンタクトの開発が必要になっている。
InP基板上にInGaAs層とInAlAs層をエピタキシャル成
長させて形成するHEMTでも、ソース/ドレイン電極は非
合金型に形成可能であるが、その場合オーミックコンタ
クトをInAlAs上に形成すると、該材料の禁制帯幅が広
く、金属層との間に生ずるショットキ障壁(以下、バリ
ヤと呼称)が高くなるので、良好なオーミックコンタク
トは得られない。
〔従来の技術と発明が解決しようとする問題点〕
そこで第4図に示すように、ソース/ドレイン領域の
InAlAs層3上に高不純物濃度のInGaAs層6を堆積し、そ
の上にコンタクト金属層を被着することが考えられる。
InGaAsは禁制帯幅が狭いので、その不純物濃度を高めた
ものと金属との間に形成されるバリヤは低いものであ
り、トンネル効果によってオーミックコンタクトが実現
するであろうというわけである。
しかしながら該構成では、そのエネルギバンド図は第
3図に示されるようなものであり、 InGaAs(6)とInAlAs(3)の間で伝導帯が不連続で
あるため抵抗率は高いものとなるので、オーミックコン
タクトに要求される低コンタクト抵抗率という点が満足
されない。なお、(2)は真性InGaAsの部分である。
本発明の目的は、バリヤハイトが低く、低抵抗率の非
合金系のオーミックコンタクトを実現することである。
〔問題点を解決するための手段〕
上記目的を達成するため、本発明では 第1の格子定数を有し、且つ第1の禁制帯幅を有する
第1の半導体領域と、 金属電極が設けられる半導体領域であって、第1の格
子定数と同じ或いは略同じ格子定数を有し、且つ第1の
禁制帯幅より小である第2の禁制帯幅を有し、更に前記
電極金属に対して形成されるバリヤが十分に低い第2の
半導体領域との間に、 該第2の半導体領域に隣接して、第1の格子定数と同
じ或いは略同じ格子定数を有し、且つ第1の禁制帯幅よ
り小である第3の禁制帯幅を有する第3の半導体領域が
設けられ、 該第3の半導体領域と前記第1の半導体領域との間
に、第1の格子定数と同じ或いは略同じ格子定数を有
し、且つ禁制帯幅が前記第1の値から前記第3の値に連
続的に変化するように組成を変化させた半導体領域を設
けている。
該構成を簡略化して表現すると、 半導体素子の形成に必要な半導体層であり、これに格
子整合し且つ禁制帯幅の狭い別な半導体材料層との間
に、これ等と格子整合され且つ禁制帯の幅が前記両半導
体材料間で連続的に変化するグレーデッド層を設け、更
に前記禁制帯幅の狭い別な半導体材料層の上に電極金属
に対し低いバリヤを形成する半導体層が設けられた構成
と言うことになる。
〔作用〕
4元系化合物半導体では、その組成を選択することに
より、一定の範囲内で格子定数とバンドギャップを任意
に組み合わせた材料が得られる。従ってその組成を連続
的に変化させることにより、格子定数が同じでバンドギ
ャップだけが連続的に変化するグレーデッド層を実現す
ることは可能である。
HEMTのように比較的バンドギャップの大きい材料層に
オーミックコンタクトを形成する場合、それに連続して
グレーデッド層を設け、格子定数を整合させたままバン
ドギャップを縮小し、オーミックコンタクト形成に適し
た半導体層に連続させるようにすれば、金属層との接触
界面のバリヤが低く、半導体層内の伝導帯の不連続を無
くした構造が実現し、低抵抗率のオーミックコンタクト
が得られることになる。
なお、本明細書の格子定数が整合しているという表現
は、格子定数が一致しているか、或いは格子不整合に起
因する結晶欠陥が発生したり素子特性に影響が及ぶ程度
の歪を生じない程度に、格子定数が近似していることを
指す。
〔実施例〕
第1図は本発明実施例のエネルギバンド図であり、こ
れに対応する半導体材料の構成が第2図に模式的に示さ
れている。例えばHEMTのソース/ドレイン領域がこのよ
うな積層構造を有することで、望ましいオーミックコン
タクトが形成される。
始めに第2図の構成について説明する。1はInP基板
で、その上に1000Åの厚さの真性InGaAs(i−In0.53Ga
0.47As)層2が設けられている。HEMTが動作する時にこ
の層の中にチャネルが形成される。更にその上は500Å
の厚さのn型InAlAs(n−In0.53Al0.47As)層3であ
り、上記チャネル形成のための電子を供給する領域であ
る。これ等の層はいずれもInP基板1に整合された格子
定数を有している。
その上に続く部分が厚さ1000Åのn型InAlGaAs(n−
In0.53(AlYGa1-Y0.47As)層4である。該層は、n型
InAlAs層3に隣接するところではY=1であり、該層の
上に存在する厚さ100Åのn型InGaAs(n−In0.53Ga
0.47As)層5に隣接するところではY=0であって、そ
の間でYの値は連続的に変化している。即ち、該層はグ
レーデッド構造である。これ等の層の格子定数も整合さ
れている。
最上層は厚さ200Åのn++型InGaAs(n++−In0.6Ga0.4A
s)層6であり、図示されていないが、該層に金属電極
が形成される。なお、不純物濃度は3〜5のn層が1×
1018cm-3、6のn++層が1×1019cm-3である。
このような構成体のエネルギバンド図は第1図に示さ
れるものとなる。該図において、(2)の範囲はi−In
0.53Ga0.47As、(3)の範囲はn−In0.53Al0.47Asであ
る。この部分は周知のHEMTと同じであり、バンド構造が
このようになることもよく知られている。
n−In0.53Al0.47Asに隣接してグレーデッド層が設け
られると、そのバンド構造は(4)の範囲に示される形
状となり、(5)の範囲のn−In0.53Ga0.47Asに近接す
るに従ってバンドギャップが減少する。両端の部分では
夫々隣接する領域と同一組成であり、伝導帯、価電子帯
ともに不連続構造をとることがない。
(6)の範囲はn++−In0.6Ga0.4As、(7)は第2図
では省略された金属層に相当する。図に示されるよう
に、この接触部分の導電帯にはバリヤが生ずるが、その
高さは0.14eV程度であり、電子は容易にこれを通過す
る。
このように、(6)の範囲から(3)の範囲まで、伝
導帯、価電子帯のいずれにも不連続は存在せず、更に、
表面のバリヤも低いことから、本実施例のコンタクト構
造では、抵抗率は略10-8Ω・cm2といった低い値にな
る。
〔発明の効果〕
以上説明したように、本発明に従って形成されるコン
タクト電極はオーミックであると共に低抵抗であり、素
子の動作を阻害することがない。
【図面の簡単な説明】
第1図は本発明実施例のエネルギバンド図、 第2図は本発明実施例の積層構造を示す模式図、 第3図は公知の構成体のエネルギバンド図、 第4図は公知の構成体の積層構造を示す模式図、 であって、 図において 1はInP基板、 2はi−In0.53Ga0.47As、 3はn−In0.53Al0.47As、 4はn−In0.53(AlYGa1-Y0.47As、 5はn−In0.53Ga0.47As、 6はn++−In0.6Ga0.4As である。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】電界効果トランジスタを構成するエピタキ
    シャル層の積層構造に於いて、 第1の格子定数を有し、且つ第1の禁制帯幅を有する第
    1の半導体領域(3)と、 金属電流が設けられる半導体領域であって、第1の格子
    定数と同じ或いは略同じ格子定数を有し、且つ第1の禁
    制帯幅より小である第2の禁制帯幅を有し、更に前記電
    極金属に対して形成される障壁が十分に低い第2の半導
    体領域(6)との間に、 該第2の半導体領域(6)に隣接して、第1の格子定数
    と同じ或いは略同じ格子定数を有し、且つ第1の禁制帯
    幅より小である第3の禁制帯幅を有する第3の半導体領
    域(5)が設けられ、 該第3の半導体領域(5)と前記第1の半導体領域
    (3)との間に、第1の格子定数と同じ或いは略同じ格
    子定数を有し、且つ禁制帯幅が前記第1の値から前記第
    3の値に連続的に変化するように組成を変化させた半導
    体領域(4)が設けられていることを特徴とする半導体
    装置。
  2. 【請求項2】前記第1の半導体がn型In0.53Al0.47Asで
    あり、 前記第3の半導体がn型In0.53Ga0.47Asであり、 更に前記第4の半導体がn型In0.53(AlYGa1-Y0.47As
    であって、該Yの値は0から1に連続的に変化すること
    を特徴とする特許請求の範囲第1項記載の半導体装置。
JP32181687A 1987-12-18 1987-12-18 半導体装置 Expired - Fee Related JP2600228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32181687A JP2600228B2 (ja) 1987-12-18 1987-12-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32181687A JP2600228B2 (ja) 1987-12-18 1987-12-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH01162367A JPH01162367A (ja) 1989-06-26
JP2600228B2 true JP2600228B2 (ja) 1997-04-16

Family

ID=18136736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32181687A Expired - Fee Related JP2600228B2 (ja) 1987-12-18 1987-12-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2600228B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ

Also Published As

Publication number Publication date
JPH01162367A (ja) 1989-06-26

Similar Documents

Publication Publication Date Title
JP2676442B2 (ja) ヘテロ接合電界効果トランジスタおよびその製造方法
US5604356A (en) Superlattice ohmic contact on a compound semiconductor layer
JP3177951B2 (ja) 電界効果トランジスタおよびその製造方法
JP2001085671A (ja) 電界効果型半導体装置
JP2600228B2 (ja) 半導体装置
JP3141935B2 (ja) ヘテロ接合電界効果トランジスタ
US6008509A (en) Field effect transistor
JP2581455B2 (ja) 負性微分抵抗fet
JP2541228B2 (ja) 高電子移動度トランジスタ
JP3707766B2 (ja) 電界効果型半導体装置
JPH11214676A (ja) 半導体装置
JP3119207B2 (ja) 共鳴トンネルトランジスタおよびその製造方法
JP2652647B2 (ja) ヘテロ接合電界効果トランジスタ
JPH0574819A (ja) 化合物半導体装置
JP2679127B2 (ja) 電界効果トランジスタ
JPH05235055A (ja) 化合物半導体装置
US5473177A (en) Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon
JPH07211954A (ja) ヘテロ接合ホール素子
JP3156252B2 (ja) 電界効果トランジスタ
JP3423812B2 (ja) Hemt素子およびその製造方法
JPH06252175A (ja) 高電子移動度トランジスタ
US6320210B1 (en) Hetero-junction field effect transistor
JPS59149063A (ja) 半導体装置
JPH0812914B2 (ja) 半導体装置
JPH04298051A (ja) 高電子移動度電界効果トランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees