JP2598780B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2598780B2 JP2598780B2 JP61079801A JP7980186A JP2598780B2 JP 2598780 B2 JP2598780 B2 JP 2598780B2 JP 61079801 A JP61079801 A JP 61079801A JP 7980186 A JP7980186 A JP 7980186A JP 2598780 B2 JP2598780 B2 JP 2598780B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- aluminum
- alloy
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体集積回路装置等において、特に電
極を取出すコンタクト部分を改良した半導体装置および
その製造方法に関する。
極を取出すコンタクト部分を改良した半導体装置および
その製造方法に関する。
[従来の技術] 集積回路装置等を構成する半導体装置の電極部分を構
成する材料は、通常アルミニウムが使用される。しか
し、この電極材料となるアルミニウムと半導体基板を構
成するシリコンとは、低温の状態においても相互拡散が
活発である。このため、電極材料となるアルミニウムの
中に半導体基板を構成するシリコンが拡散し、したがっ
て配線抵抗が増大するようになり、またアルミニウムの
アロイビットによる接合部分の破壊、極く微量ながらシ
コン基板中へアルミニウムが拡散するために起こる特性
劣化等の種々の問題が発生するおそれがある。
成する材料は、通常アルミニウムが使用される。しか
し、この電極材料となるアルミニウムと半導体基板を構
成するシリコンとは、低温の状態においても相互拡散が
活発である。このため、電極材料となるアルミニウムの
中に半導体基板を構成するシリコンが拡散し、したがっ
て配線抵抗が増大するようになり、またアルミニウムの
アロイビットによる接合部分の破壊、極く微量ながらシ
コン基板中へアルミニウムが拡散するために起こる特性
劣化等の種々の問題が発生するおそれがある。
このため、電極材料としてアルミニウムとシリコンの
合金を用いるという手段で改善を図っているものである
が、半導体基板のコンタクト部でのシリコンの折出が問
題となる。
合金を用いるという手段で改善を図っているものである
が、半導体基板のコンタクト部でのシリコンの折出が問
題となる。
このような点を考慮して、半導体基板のコンタクト部
にバリア層を形成し、このバリア層を介して、アルミニ
ウムによる電極層を形成するようにすることが考えられ
ている。このバリア層としては、例えば高融点金属を単
独で使用するようにしているものであるが、この場合シ
リコン基板とのコンタクトのオーミック性が問題とな
る。
にバリア層を形成し、このバリア層を介して、アルミニ
ウムによる電極層を形成するようにすることが考えられ
ている。このバリア層としては、例えば高融点金属を単
独で使用するようにしているものであるが、この場合シ
リコン基板とのコンタクトのオーミック性が問題とな
る。
このため、例えば特開昭58-103168号公報に示される
ように、シリコン基板とのコンタクト部に薄い(600〜1
000Å)のアルミニウム層を形成し、このアルミニウム
層を介して高融点金属からなるバイア層を形成するよう
にしている。また、特開昭56-169363号公報に示される
ように、Ptシリサイド等によりシリサイド層を形成して
からバリア層を形成するようにすることも考えられてい
る。
ように、シリコン基板とのコンタクト部に薄い(600〜1
000Å)のアルミニウム層を形成し、このアルミニウム
層を介して高融点金属からなるバイア層を形成するよう
にしている。また、特開昭56-169363号公報に示される
ように、Ptシリサイド等によりシリサイド層を形成して
からバリア層を形成するようにすることも考えられてい
る。
しかし、上記薄いアルミニウム層を形成するものにあ
っては、コンタクト部のアルミニウムがシリコン基板に
拡散するものであり、実質的にバリア層を設定した意味
が無くなるおそれがある。またシリサイド層を形成する
ものでは、全く相違する複数の層を積層形成しなければ
ならないものであるため、この半導体装置の製造工程が
繁雑化する。
っては、コンタクト部のアルミニウムがシリコン基板に
拡散するものであり、実質的にバリア層を設定した意味
が無くなるおそれがある。またシリサイド層を形成する
ものでは、全く相違する複数の層を積層形成しなければ
ならないものであるため、この半導体装置の製造工程が
繁雑化する。
[発明が解決しようとする問題点] この発明は上記のような点に鑑みなされたもので、電
極材料として使用されるアルミニウムと半導体基板を構
成するシリコンの相互拡散を確実に防止するようにする
と共に、上記シリコン基板とのオーミック性が確実に保
たれるようにして、安定した特性が設定され、信頼性の
向上された半導体装置を提供しようとするものであり、
またこの半導体装置を効果的に製造する方法を提供しよ
うとするものである。
極材料として使用されるアルミニウムと半導体基板を構
成するシリコンの相互拡散を確実に防止するようにする
と共に、上記シリコン基板とのオーミック性が確実に保
たれるようにして、安定した特性が設定され、信頼性の
向上された半導体装置を提供しようとするものであり、
またこの半導体装置を効果的に製造する方法を提供しよ
うとするものである。
[問題点を解決するための手段] すなわち、この発明に係る半導体装置は、シリコン半
導体基板に設定されるコンタクト部に、アルミニウムと
高融点金属との重量比が1:9〜5:5である合金で構成され
る第1の金属層を形成し、さらにこの金属層に積層して
アルミニウムあるいはアルミニウムを含む合金からなる
第2の金属層を形成し、2層の電極配線部が形成される
ようにする。そして、さらにシンタリングを行ないシリ
コン基板と第1の金属層とのコンタクト部に合金・シリ
サイド層を形成させるようにするものである。
導体基板に設定されるコンタクト部に、アルミニウムと
高融点金属との重量比が1:9〜5:5である合金で構成され
る第1の金属層を形成し、さらにこの金属層に積層して
アルミニウムあるいはアルミニウムを含む合金からなる
第2の金属層を形成し、2層の電極配線部が形成される
ようにする。そして、さらにシンタリングを行ないシリ
コン基板と第1の金属層とのコンタクト部に合金・シリ
サイド層を形成させるようにするものである。
[作用] 上記のような半導体装置にあっては、第1および第2
の金属層を形成した後にアニールの工程を実施するだけ
で、第1の金属層とシリコンからなる半導体基板との間
に合金・シリサイド層が形成されるようになる。この場
合、合金・シリサイド層にはアルミニウムが含まれてい
るものであり、したがって半導体基板とのオーミック性
が効果的に保たれるようになる。また、半導体基板とア
ルミニウムあるいはアルミニウムを含む合金からなる第
2の金属層との間に高融点金属を含む第1の金属層が存
在するものである。第1の金属層においては、アルミニ
ウムと高融点金属との重量比を1:9〜5:5としているた
め、バリア効果とオーミックコンタクトとの双方を良好
に保つことができる。
の金属層を形成した後にアニールの工程を実施するだけ
で、第1の金属層とシリコンからなる半導体基板との間
に合金・シリサイド層が形成されるようになる。この場
合、合金・シリサイド層にはアルミニウムが含まれてい
るものであり、したがって半導体基板とのオーミック性
が効果的に保たれるようになる。また、半導体基板とア
ルミニウムあるいはアルミニウムを含む合金からなる第
2の金属層との間に高融点金属を含む第1の金属層が存
在するものである。第1の金属層においては、アルミニ
ウムと高融点金属との重量比を1:9〜5:5としているた
め、バリア効果とオーミックコンタクトとの双方を良好
に保つことができる。
[発明の実施例] 以下、図面を参照してこの発明の一実施例を説明す
る。第1図は半導体装置の特に電極を取出すコンタクト
部の金属配線部分を示しているもので、拡散工程等は終
了され、半導体素子が形成された状態のシリコン半導体
基板11の表面には、層間絶縁層となる例えばSiO2の層
が、CVD法等によって絶縁膜12として形成されている。
この絶縁膜12のコンタクトに対応する部分は、露光およ
び現像工程によって形成されたレジストパターンにした
がってエッチングされ、基板11のコンタクト部分が露出
されるようになる。そして、この露出部分に電極が形成
されるようになるものである。
る。第1図は半導体装置の特に電極を取出すコンタクト
部の金属配線部分を示しているもので、拡散工程等は終
了され、半導体素子が形成された状態のシリコン半導体
基板11の表面には、層間絶縁層となる例えばSiO2の層
が、CVD法等によって絶縁膜12として形成されている。
この絶縁膜12のコンタクトに対応する部分は、露光およ
び現像工程によって形成されたレジストパターンにした
がってエッチングされ、基板11のコンタクト部分が露出
されるようになる。そして、この露出部分に電極が形成
されるようになるものである。
この基板11の露出部分に形成される電極としては、ま
ず高融点金属を含む第1の金属層13が、上記基板11の露
出されたコンタクト領域部分に、厚さ500Å〜1μ程度
にして形成される。この場合、この高融点金属として
は、例えばチタン(Ti)が使用されるもので、上記第1
の金属層13はアルミニウム(Al)とチタンとの合金によ
って構成される。そして、この第1の金属層13の上に、
さらにアルミニウムあるいはアルミニウムを含む合金に
よる第2の金属層14が、厚さ1μ程度に蒸着等の手段に
よって積層形成される。
ず高融点金属を含む第1の金属層13が、上記基板11の露
出されたコンタクト領域部分に、厚さ500Å〜1μ程度
にして形成される。この場合、この高融点金属として
は、例えばチタン(Ti)が使用されるもので、上記第1
の金属層13はアルミニウム(Al)とチタンとの合金によ
って構成される。そして、この第1の金属層13の上に、
さらにアルミニウムあるいはアルミニウムを含む合金に
よる第2の金属層14が、厚さ1μ程度に蒸着等の手段に
よって積層形成される。
このように積層形成された第1および第2の金属層13
および14は、再び通常のフォトエッチングによって順次
エッチングし、配線部分に対応する部分を残すようにし
ているものである。
および14は、再び通常のフォトエッチングによって順次
エッチングし、配線部分に対応する部分を残すようにし
ているものである。
そして、このようにしてコンタクト部分に接続される
ような配線の基本構造が完成されたならば、次に「N2+H
2」ガスの雰囲気中で450℃で30分のシンタリングを実行
する。このシンタリングによってシリコン基板11と第1
の金属層13との接触部分に、Al・Si合金と高融点金属の
シリサイドを同時に形成させた合金・シリサイド層15を
形成させるようにする。
ような配線の基本構造が完成されたならば、次に「N2+H
2」ガスの雰囲気中で450℃で30分のシンタリングを実行
する。このシンタリングによってシリコン基板11と第1
の金属層13との接触部分に、Al・Si合金と高融点金属の
シリサイドを同時に形成させた合金・シリサイド層15を
形成させるようにする。
ここで、上記第1の金属層13を構成するアルミニウム
と高融点金属との合金比は、シリコン基板11とオーミッ
クコンタクトを確実に取れるようにすることと、且つ第
1の金属層13がバリアとしての働きを保つことを考慮し
て、「Al:Ti=1.9〜5:5」であることが望ましいこと
が、本発明者等の実験等によって確認された。
と高融点金属との合金比は、シリコン基板11とオーミッ
クコンタクトを確実に取れるようにすることと、且つ第
1の金属層13がバリアとしての働きを保つことを考慮し
て、「Al:Ti=1.9〜5:5」であることが望ましいこと
が、本発明者等の実験等によって確認された。
第2図は上記実験の結果の状態を示すもので、AlとTi
の合金比と、バリア効果の例としてのh FE劣化率、およ
びP-シリコン基板とのコンタクト抵抗の関係を示してい
るものである。
の合金比と、バリア効果の例としてのh FE劣化率、およ
びP-シリコン基板とのコンタクト抵抗の関係を示してい
るものである。
すなわち、上記のように構成される半導体装置にあっ
ては、アルミニウムとチタンあるいはタングステンのよ
うな高融点金属との合金による第1の金属層13は、上記
したようにオーミックコンタクトを取るための働きと共
に、バリアとしての働きの2つの役割を受持たせるよう
になる。具体的には高融点金属によって、シリコンから
なる半導体基板11と第2の金属層14を構成するアルミニ
ウムとの間の相互拡散を防止するようになるものであ
り、さらに第1の金属層13に合金として含まれるアルミ
ニウムが基板11のシリコンと合金化することによって、
オーミック性が確保されるようになるものである。
ては、アルミニウムとチタンあるいはタングステンのよ
うな高融点金属との合金による第1の金属層13は、上記
したようにオーミックコンタクトを取るための働きと共
に、バリアとしての働きの2つの役割を受持たせるよう
になる。具体的には高融点金属によって、シリコンから
なる半導体基板11と第2の金属層14を構成するアルミニ
ウムとの間の相互拡散を防止するようになるものであ
り、さらに第1の金属層13に合金として含まれるアルミ
ニウムが基板11のシリコンと合金化することによって、
オーミック性が確保されるようになるものである。
しかも、この場合第1の金属層13の高融点金属との合
金として、基板11のシリコンと反応するようになるもの
であるため、ここで合金化するアルミニウムは、アルミ
ニウム単体の場合と比べて非常に微量である。したがっ
て、基板11のシリコンに対する拡散は最少限に止どめら
れるものである。
金として、基板11のシリコンと反応するようになるもの
であるため、ここで合金化するアルミニウムは、アルミ
ニウム単体の場合と比べて非常に微量である。したがっ
て、基板11のシリコンに対する拡散は最少限に止どめら
れるものである。
[発明の効果] 以上のようにこの発明に係る半導体装置にあっては、
電極材料として使用されるアルミニウムと半導体基板を
構成するシリコンとの相互拡散が確実に防止されるよう
になるものであり、同時に配線部とシリコンとのオーミ
ック性が確実に設定されるものである。しかも、この半
導体装置は基本的には2層構造で構成されるようになる
ものであり、2層構造の状態で製造することができる。
したがって、充分に簡単に製造工程によって、諸特性の
安定した信頼性の高い半導体装置が得られるようになる
ものである。
電極材料として使用されるアルミニウムと半導体基板を
構成するシリコンとの相互拡散が確実に防止されるよう
になるものであり、同時に配線部とシリコンとのオーミ
ック性が確実に設定されるものである。しかも、この半
導体装置は基本的には2層構造で構成されるようになる
ものであり、2層構造の状態で製造することができる。
したがって、充分に簡単に製造工程によって、諸特性の
安定した信頼性の高い半導体装置が得られるようになる
ものである。
第1図はこの発明の一実施例に係る半導体装置の特に電
極コンタクト部分を取出して示した断面構成図、第2図
は上記実施例で示された第1の金属層の合金比の状態を
実験で求めた結果を示す特性図である。 11……半導体基板(シリコン)、12……絶縁膜、13……
第1の金属層(Al+高融点金属)、14……第2の金属層
(アルミニウム)、15……合金・シリサイド層。
極コンタクト部分を取出して示した断面構成図、第2図
は上記実施例で示された第1の金属層の合金比の状態を
実験で求めた結果を示す特性図である。 11……半導体基板(シリコン)、12……絶縁膜、13……
第1の金属層(Al+高融点金属)、14……第2の金属層
(アルミニウム)、15……合金・シリサイド層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−120442(JP,A) 特開 昭60−206067(JP,A) 特開 昭59−150421(JP,A) 特開 昭51−57163(JP,A) 特開 昭59−219940(JP,A)
Claims (2)
- 【請求項1】アルミニウム対高融点金属の重量比が1:9
〜5:5に設定された合金によって構成され、シリコン半
導体基板のコンタクト部に積層形成された第1の金属層
と、 この第1の金属層に積層形成されたアルミニウムあるい
はアルミニウムを含む合金によって構成された第2の金
属層と、 上記第1の金属層部に対応して上記シリコン半導体基板
面のコンタクト部に上記第1の金属層を接続するアニー
ルによって形成された合金・シリサイド層とを具備し、
上記第1および第2の金属層によって電極部が形成され
るようにしたことを特徴とする半導体装置。 - 【請求項2】シリコン半導体基板の表面に形成された絶
縁膜を、上記シリコン半導体基板に形成された回路素子
のコンタクト部に対応して除去する工程と、 上記絶縁膜の除去されたシリコン半導体基板のコンタク
ト部に、アルミニウム対高融点金属の重量比が1:9〜5:5
に設定された合金によって構成された第1の金属層を形
成する工程と、 上記第1の金属層に積層されるようにアルミニウムある
いはアルミニウムを含む合金によって構成した第2の金
属層を形成する工程と、 シンタリングを行い、上記シリコン半導体基板と第1の
金属層とのコンタクト部分に、アルミニウムとシリコン
との合金、並びに高融点金属のシリサイドを発生させて
合金・シリサイド層を形成させる工程とを具備し、 上記第1および第2の金属層をエッチングして電極を形
成させるようにしたことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61079801A JP2598780B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61079801A JP2598780B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62235775A JPS62235775A (ja) | 1987-10-15 |
JP2598780B2 true JP2598780B2 (ja) | 1997-04-09 |
Family
ID=13700318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61079801A Expired - Lifetime JP2598780B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2598780B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5189436A (en) * | 1989-03-29 | 1993-02-23 | Canon Kabushiki Kaisha | Recording method that selects a movement velocity in conformity with a recognized recording width to accomplish recording and recording apparatus using the same method |
US5500301A (en) | 1991-03-07 | 1996-03-19 | Kabushiki Kaisha Kobe Seiko Sho | A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films |
JP2809523B2 (ja) * | 1991-04-23 | 1998-10-08 | 株式会社神戸製鋼所 | 耐熱性に優れた液晶ディスプレイ用配線電極薄膜材料 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59150421A (ja) * | 1983-02-10 | 1984-08-28 | Toshiba Corp | 半導体装置の製造方法 |
JPS60206067A (ja) * | 1984-03-30 | 1985-10-17 | Hitachi Ltd | 電極配線 |
JPS61120442A (ja) * | 1984-11-16 | 1986-06-07 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-04-07 JP JP61079801A patent/JP2598780B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62235775A (ja) | 1987-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
JPH05206135A (ja) | 半導体装置の製造方法 | |
US4870033A (en) | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device | |
JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
JP2598780B2 (ja) | 半導体装置およびその製造方法 | |
JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
JP3194793B2 (ja) | 半導体装置の製造方法 | |
JP3021683B2 (ja) | 集積回路用配線 | |
US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
JPH0376031B2 (ja) | ||
JPS61214538A (ja) | 配線構造体の製造方法 | |
JP2900522B2 (ja) | 半導体装置 | |
JP3189399B2 (ja) | 半導体装置の製造方法 | |
JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
JP3017810B2 (ja) | 半導体装置の製造方法 | |
JPH05102156A (ja) | 半導体装置 | |
JPS62190850A (ja) | 半導体装置 | |
JPH04340254A (ja) | 半導体装置の製造方法 | |
JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
JPH06163720A (ja) | 半導体装置とその製法 | |
JPH05136137A (ja) | 半導体装置の製造方法 | |
JPH0629237A (ja) | 半導体装置及びその製造方法 | |
JPH06275725A (ja) | 半導体装置の製造方法 | |
JPH05251384A (ja) | 半導体装置及びその製造方法 | |
JPH1084084A (ja) | 半導体装置および半導体装置の製造方法 |