JP2592513Y2 - Ｈｄｄ用電源回路 - Google Patents
Ｈｄｄ用電源回路Info
- Publication number
- JP2592513Y2 JP2592513Y2 JP1993012411U JP1241193U JP2592513Y2 JP 2592513 Y2 JP2592513 Y2 JP 2592513Y2 JP 1993012411 U JP1993012411 U JP 1993012411U JP 1241193 U JP1241193 U JP 1241193U JP 2592513 Y2 JP2592513 Y2 JP 2592513Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- normally open
- open contact
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、ＨＤＤ用の電源回路、
特に、リレーの応動時間よりも短い瞬停対策用のＨＤＤ
用の電源回路に関する。
特に、リレーの応動時間よりも短い瞬停対策用のＨＤＤ
用の電源回路に関する。
【０００２】
【従来の技術】ハードディスク（ＨＤＤ）は高密度記憶
用としてパソコン、マイコン、ワークステーション等の
各種のコンピュータのメモリとして広汎に使われてい
る。ハードディスクのアクセスのためには、磁気ヘッド
の該当アドレスへのシーク動作、及びシーク完了後のリ
ード、ライト動作を必要とする。
用としてパソコン、マイコン、ワークステーション等の
各種のコンピュータのメモリとして広汎に使われてい
る。ハードディスクのアクセスのためには、磁気ヘッド
の該当アドレスへのシーク動作、及びシーク完了後のリ
ード、ライト動作を必要とする。
【０００３】従来ハードディスクへのアクセス（シー
ク、リード、ライト動作）を行う際、制御信号により、
現在のハードディスクがどのような状態にあるかを確認
しながらハードディスクの制御を行っている。この制御
信号の例としては、ヘッドがシリンダゼロにきている
か、目標シリンダにきているか、モータの回転数が安定
したか等である。
ク、リード、ライト動作）を行う際、制御信号により、
現在のハードディスクがどのような状態にあるかを確認
しながらハードディスクの制御を行っている。この制御
信号の例としては、ヘッドがシリンダゼロにきている
か、目標シリンダにきているか、モータの回転数が安定
したか等である。
【０００４】
【考案が解決しようとする課題】ハードディスクの起動
中、入力電源の瞬停が起こった場合で、なおかつ瞬停時
間が極めて短い時、ハードディスクとして電源ＯＦＦを
認識できない場合が存在する。その場合、電源投入時の
イニシャル状態から作動せずそのままの状態から引続き
動作しようとするが、瞬時に電源ＯＦＦとなっているた
め本来は起こり得ない制御信号状態が瞬間的に発生す
る。
中、入力電源の瞬停が起こった場合で、なおかつ瞬停時
間が極めて短い時、ハードディスクとして電源ＯＦＦを
認識できない場合が存在する。その場合、電源投入時の
イニシャル状態から作動せずそのままの状態から引続き
動作しようとするが、瞬時に電源ＯＦＦとなっているた
め本来は起こり得ない制御信号状態が瞬間的に発生す
る。
【０００５】これは、電源回路を構成するリレーの応動
時間に比して瞬停時間が短い時である。瞬停時間が短い
と、リレーは瞬停に気づかないまま電源０Ｎが継続して
いるものとしての動作をし、入力電源電圧を瞬停にもか
かわらず継続して発生する。一方、ハードディスク側で
はこの瞬停に応動してしまうことがある。電源回路は応
動せず、ＨＤＤ側が応動することにより、瞬停がＨＤＤ
に対して悪影響を及ぼすことになる。ＨＤＤがますます
高速化アクセスを必要とするから、この悪影響は無視で
きない。悪影響の例としては、電源ＯＦＦにより本来の
動作を行えないでヘッドが途中停止する等がある。この
ような場合、再度電源ＯＦＦとし、イニシャル状態から
立ち上げようとしても、復帰できないときが発生し、故
障に至る場合がある。
時間に比して瞬停時間が短い時である。瞬停時間が短い
と、リレーは瞬停に気づかないまま電源０Ｎが継続して
いるものとしての動作をし、入力電源電圧を瞬停にもか
かわらず継続して発生する。一方、ハードディスク側で
はこの瞬停に応動してしまうことがある。電源回路は応
動せず、ＨＤＤ側が応動することにより、瞬停がＨＤＤ
に対して悪影響を及ぼすことになる。ＨＤＤがますます
高速化アクセスを必要とするから、この悪影響は無視で
きない。悪影響の例としては、電源ＯＦＦにより本来の
動作を行えないでヘッドが途中停止する等がある。この
ような場合、再度電源ＯＦＦとし、イニシャル状態から
立ち上げようとしても、復帰できないときが発生し、故
障に至る場合がある。
【０００６】本考案の目的は、電源回路内のリレーの応
動時間よりも短い時間幅の瞬停が発生しても、この瞬停
を検出可能にするＨＤＤ用電源回路を提供するものであ
る。
動時間よりも短い時間幅の瞬停が発生しても、この瞬停
を検出可能にするＨＤＤ用電源回路を提供するものであ
る。
【０００７】
【課題を解決するための手段】本考案は、電源スイッチ
と、第１の常開接点と、パルス時間幅伸長回路と第２の
常開接点と常閉接点より成る直列回路と、上記電源スイ
ッチと第１の常開接点と直列回路とのそれぞれの一方の
端子に共通に接続した電源入力端子と、上記第２の常開
接点と常閉接点との接続点に並列に接続された、上記第
１の常開接点励磁用の第１のリレーと上記第２の常開接
点及び常閉接点励磁用の第２のリレーと、上記電源スイ
ッチと第１の常開接点と直列回路とのそれぞれの他方の
側を共通に接続して該接続点からＨＤＤ用の入力電源を
出力する出力端子と、より成ると共に、上記パルス時間
幅伸長回路は、上記電源入力端子に印加される電源の瞬
停時に上記第１、第２のリレーが応動できるような時間
幅の出力を発生する構成とする。
と、第１の常開接点と、パルス時間幅伸長回路と第２の
常開接点と常閉接点より成る直列回路と、上記電源スイ
ッチと第１の常開接点と直列回路とのそれぞれの一方の
端子に共通に接続した電源入力端子と、上記第２の常開
接点と常閉接点との接続点に並列に接続された、上記第
１の常開接点励磁用の第１のリレーと上記第２の常開接
点及び常閉接点励磁用の第２のリレーと、上記電源スイ
ッチと第１の常開接点と直列回路とのそれぞれの他方の
側を共通に接続して該接続点からＨＤＤ用の入力電源を
出力する出力端子と、より成ると共に、上記パルス時間
幅伸長回路は、上記電源入力端子に印加される電源の瞬
停時に上記第１、第２のリレーが応動できるような時間
幅の出力を発生する構成とする。
【０００８】
【作用】本考案によれば、電源の瞬停時に、この瞬停時
間が第１、第２のリレーの応動時間より短い場合でも、
パルス時間幅伸長回路の働きで瞬停時間が信号的に広が
るため、第１、第２のリレーはその瞬停に応動して、Ｈ
ＤＤ用電源を断にする。
間が第１、第２のリレーの応動時間より短い場合でも、
パルス時間幅伸長回路の働きで瞬停時間が信号的に広が
るため、第１、第２のリレーはその瞬停に応動して、Ｈ
ＤＤ用電源を断にする。
【０００９】
【実施例】図１は本考案のＨＤＤ用電源回路の実施例図
である。この電源回路は、電源スイッチ１、第１の常開
接点２ａ（ノーマル・オープン、即ちＮ・０接点）、第
２の常開接点３ａ、常閉接点３ｂ（ノーマル・クロー
ズ、即ちＮ・Ｃ接点）、パルス幅伸長回路４、第１、第
２のリレー２、３より成る。第１の常開接点２ａはリレ
ー２の接点、第２の常開接点３ａ及び常閉接点３ｂはリ
レー３の接点である。ここで、常開、常閉とはリレー
２、３に電源が印加されていない時に常に開、常に閉と
なる接点状態を云う。
である。この電源回路は、電源スイッチ１、第１の常開
接点２ａ（ノーマル・オープン、即ちＮ・０接点）、第
２の常開接点３ａ、常閉接点３ｂ（ノーマル・クロー
ズ、即ちＮ・Ｃ接点）、パルス幅伸長回路４、第１、第
２のリレー２、３より成る。第１の常開接点２ａはリレ
ー２の接点、第２の常開接点３ａ及び常閉接点３ｂはリ
レー３の接点である。ここで、常開、常閉とはリレー
２、３に電源が印加されていない時に常に開、常に閉と
なる接点状態を云う。
【００１０】パルス幅伸長回路４は、リレー２、３で応
動時間τ0よりも小さい時間幅τの瞬停発生時に、τ1≧
τ0となる時間幅τ1のパルスを発生する回路である。こ
こで、応動時間とは、リレー２、３が接点２ａ、３ａ、
３ｂを切り換（０ＮからＯＦＦ、又はＯＦＦから０Ｎへ
の切り換えのこと）えるために必要な入力時間幅であ
り、この入力時間幅よりも小さな時間幅の入力信号が入
力してもリレー２、３の０ＮからＯＦＦ、又はＯＦＦか
ら０Ｎへの切り換えは行わない。そこで、パルス幅伸長
回路４を設けておき、τ＜τ0なるτの場合、τではな
くτ1≧τ0なるτ1のパルス幅の信号を出力することに
よって、リレー２、３の接点２ａ、３ａ、３ｂは確実に
切り換わる。
動時間τ0よりも小さい時間幅τの瞬停発生時に、τ1≧
τ0となる時間幅τ1のパルスを発生する回路である。こ
こで、応動時間とは、リレー２、３が接点２ａ、３ａ、
３ｂを切り換（０ＮからＯＦＦ、又はＯＦＦから０Ｎへ
の切り換えのこと）えるために必要な入力時間幅であ
り、この入力時間幅よりも小さな時間幅の入力信号が入
力してもリレー２、３の０ＮからＯＦＦ、又はＯＦＦか
ら０Ｎへの切り換えは行わない。そこで、パルス幅伸長
回路４を設けておき、τ＜τ0なるτの場合、τではな
くτ1≧τ0なるτ1のパルス幅の信号を出力することに
よって、リレー２、３の接点２ａ、３ａ、３ｂは確実に
切り換わる。
【００１１】次に動作を説明する。図２はそのタイムチ
ャートである。入力電源Ａが既に０からＶccに立ち上が
っているものとする。この状態でスイッチ１がＯＦＦで
あれば、リレー２、３への電源系路（４→３ａ、及び２
ａ→３ｂ）はいずれもＯＦＦであり、リレー２、３の励
磁はない。従って、ＨＤＤ用電源ＢはＯＦＦのままであ
る。そこで任意の時刻に電源スイッチ１を０Ｎにする
と、Ａ→１→３ｂ（常閉）→２、３の系路が形成され、
リレー２、３へ電圧Ａが供給される。このスイッチ１は
一定時間Τ0で自動的にＯＦＦになるスイッチであり、
Τ0》τ0に設定しておけばこのスイッチ１の０Ｎによ
り、リレー２、３が動作し接点２ａがＯＦＦ→０Ｎ、接
点３ａがＯＦＦ→０Ｎ、接点３ｂが０Ｎ→ＯＦＦとな
る。接点３ｂがＯＦＦとなることにより、Ａ→１→３ｂ
→２、３の系路は断となるが、代わりに自己保持用の系
路Ａ→４→３ａ→２、３が形成され、リレー２、３は継
続して励磁状態となる。これにより、スイッチ１が自動
的にＯＦＦになった後でもＡ→２ａ→Ｂの系路が形成さ
れ、電源Ａは電源Ｂとして出力されることになる。
ャートである。入力電源Ａが既に０からＶccに立ち上が
っているものとする。この状態でスイッチ１がＯＦＦで
あれば、リレー２、３への電源系路（４→３ａ、及び２
ａ→３ｂ）はいずれもＯＦＦであり、リレー２、３の励
磁はない。従って、ＨＤＤ用電源ＢはＯＦＦのままであ
る。そこで任意の時刻に電源スイッチ１を０Ｎにする
と、Ａ→１→３ｂ（常閉）→２、３の系路が形成され、
リレー２、３へ電圧Ａが供給される。このスイッチ１は
一定時間Τ0で自動的にＯＦＦになるスイッチであり、
Τ0》τ0に設定しておけばこのスイッチ１の０Ｎによ
り、リレー２、３が動作し接点２ａがＯＦＦ→０Ｎ、接
点３ａがＯＦＦ→０Ｎ、接点３ｂが０Ｎ→ＯＦＦとな
る。接点３ｂがＯＦＦとなることにより、Ａ→１→３ｂ
→２、３の系路は断となるが、代わりに自己保持用の系
路Ａ→４→３ａ→２、３が形成され、リレー２、３は継
続して励磁状態となる。これにより、スイッチ１が自動
的にＯＦＦになった後でもＡ→２ａ→Ｂの系路が形成さ
れ、電源Ａは電源Ｂとして出力されることになる。
【００１２】一方、τ＜τ0なる時間幅τの瞬停が発生
したとすると、これを受けてパルス幅伸長回路４は、τ
1≧τ0なるパルス幅の出力を発生する。このパルス幅τ
1によりリレー２、３は０Ｎ→ＯＦＦとなる。リレー
２、３のＯＦＦにより、２ａ、３ａが０Ｎ→ＯＦＦとな
り、自己保持系路が断となり、Ａ→２ａ→Ｂの系路も断
となり、電源ＢはＯＦＦとなる。かくして、τ≦τ0な
る微小な時間幅の瞬停が発生しても、リレー２、３は確
実にＯＦＦとなり、ＨＤＤ用電源Ｂは、Ｖcc→０へと変
化し、いわゆる電源断となる。
したとすると、これを受けてパルス幅伸長回路４は、τ
1≧τ0なるパルス幅の出力を発生する。このパルス幅τ
1によりリレー２、３は０Ｎ→ＯＦＦとなる。リレー
２、３のＯＦＦにより、２ａ、３ａが０Ｎ→ＯＦＦとな
り、自己保持系路が断となり、Ａ→２ａ→Ｂの系路も断
となり、電源ＢはＯＦＦとなる。かくして、τ≦τ0な
る微小な時間幅の瞬停が発生しても、リレー２、３は確
実にＯＦＦとなり、ＨＤＤ用電源Ｂは、Ｖcc→０へと変
化し、いわゆる電源断となる。
【００１３】以上はパルス幅伸長回路４が存在するため
であるが、もし、この回路４がなければ、時間幅τの瞬
停が発生した場合、リレー２、３は応動せず、従って、
電源Ｂは、瞬停があったにもかかわらず、断とならずに
そのまま０Ｎを継続する。しかし、この途中で瞬停が発
生したことは事実であり、瞬停状態はそのままＢとして
出力されてしまう。ＨＤＤ側では、この瞬停により一時
的に影響を受ける。例えばシーク動作中であれば、瞬停
の期間中、シーク停止となる。しかし、シークの制御を
行っているマイコン側ではこのことを知らない。これは
ソフト上問題である。本実施例によれば、こうした事態
をなくすことができる。
であるが、もし、この回路４がなければ、時間幅τの瞬
停が発生した場合、リレー２、３は応動せず、従って、
電源Ｂは、瞬停があったにもかかわらず、断とならずに
そのまま０Ｎを継続する。しかし、この途中で瞬停が発
生したことは事実であり、瞬停状態はそのままＢとして
出力されてしまう。ＨＤＤ側では、この瞬停により一時
的に影響を受ける。例えばシーク動作中であれば、瞬停
の期間中、シーク停止となる。しかし、シークの制御を
行っているマイコン側ではこのことを知らない。これは
ソフト上問題である。本実施例によれば、こうした事態
をなくすことができる。
【００１４】尚、パルス幅伸長回路４の機能としては、
τ＜τ0なる場合のみ、τ1≧τ0としたが、このために
は瞬停幅検出機能、及びτ1≧τ0なるτ1を発生する機
能を備えておくことが必要である。更に、リレー２、３
の２つの例としたが、２ａ、３ａ、３ｂの３接点駆動可
能な１個のリレーによっても実現できる。
τ＜τ0なる場合のみ、τ1≧τ0としたが、このために
は瞬停幅検出機能、及びτ1≧τ0なるτ1を発生する機
能を備えておくことが必要である。更に、リレー２、３
の２つの例としたが、２ａ、３ａ、３ｂの３接点駆動可
能な１個のリレーによっても実現できる。
【００１５】
【考案の効果】本考案によれば、ハードディスク起動中
の入力電源瞬停時、リレーの応動が確実になされ、急峻
な瞬停発生があっても、瞬停を正しく検出でき、ＨＤＤ
の誤制御はなくなる。この誤制御がなくなることによ
り、ＨＤＤ自体の破壊も防止できる。
の入力電源瞬停時、リレーの応動が確実になされ、急峻
な瞬停発生があっても、瞬停を正しく検出でき、ＨＤＤ
の誤制御はなくなる。この誤制御がなくなることによ
り、ＨＤＤ自体の破壊も防止できる。
【図１】本考案のＨＤＤ電源回路の実施例図である。
【図２】図１の実施例のタイムチャートである。
１ 電源スイッチ ２、３ リレー ４ パルス幅伸長回路 ２ａ、３ａ 常開接点 ３ｂ 常閉接点
Claims (1)
- 【請求項１】 電源スイッチと、第１の常開接点と、パ
ルス時間幅伸長回路と第２の常開接点と常閉接点より成
る直列回路と、上記電源スイッチと第１の常開接点と直
列回路とのそれぞれの一方の端子に共通に接続した電源
入力端子と、上記第２の常開接点と常閉接点との接続点
に並列に接続された、上記第１の常開接点励磁用の第１
のリレーと上記第２の常開接点及び常閉接点励磁用の第
２のリレーと、上記電源スイッチと第１の常開接点と直
列回路とのそれぞれの他方の側を共通に接続して該接続
点からＨＤＤ用の入力電源を出力する出力端子と、より
成ると共に、上記パルス時間幅伸長回路は、上記電源入
力端子に印加される電源の瞬停時に上記第１、第２のリ
レーが応動できるような時間幅の出力を発生する構成と
するＨＤＤ用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993012411U JP2592513Y2 (ja) | 1993-03-19 | 1993-03-19 | Ｈｄｄ用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993012411U JP2592513Y2 (ja) | 1993-03-19 | 1993-03-19 | Ｈｄｄ用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677085U JPH0677085U (ja) | 1994-10-28 |
| JP2592513Y2 true JP2592513Y2 (ja) | 1999-03-24 |
Family
ID=11804527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993012411U Expired - Fee Related JP2592513Y2 (ja) | 1993-03-19 | 1993-03-19 | Ｈｄｄ用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592513Y2 (ja) |
-
1993
- 1993-03-19 JP JP1993012411U patent/JP2592513Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677085U (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7746708B2 (en) | Nonvolatile latch circuit and system on chip with the same | |
| JPS59206231A (ja) | 座席の手動でまたはプログラム化されて操作可能な調節装置の安全装置 | |
| JPH0785672A (ja) | 半導体メモリ回路 | |
| JP2592513Y2 (ja) | Ｈｄｄ用電源回路 | |
| JPS5855591B2 (ja) | バブルメモリ・ユニット用電源装置 | |
| JP4049050B2 (ja) | 駆動装置 | |
| JPH0690184B2 (ja) | リレーを用いた入力状態記憶回路 | |
| JP2939833B2 (ja) | モータのロック検知回路 | |
| JPH04354011A (ja) | 電源開閉制御装置 | |
| JPH1196083A (ja) | 半導体ディスク装置 | |
| JPH0142162Y2 (ja) | ||
| JPH1055228A (ja) | マイコンリセット回路 | |
| JPH1185301A (ja) | 電子機器保護装置 | |
| KR960009131Y1 (ko) | 브이 씨 알의 플레이 복원회로 | |
| JPH06311781A (ja) | ディスク装置 | |
| JP3757407B2 (ja) | 制御装置 | |
| JPH08129821A (ja) | フロッピィ・ディスク装置 | |
| JPH02224044A (ja) | プログラム記憶装置 | |
| JPH1069702A (ja) | 磁気ディスク装置の電圧異常検出回路 | |
| JPH0349070A (ja) | 磁気ディスク装置の制御方法 | |
| JPS6160154A (ja) | 記憶装置へのアクセス制御方式 | |
| JPS6059552A (ja) | 電源回路 | |
| JPH05143802A (ja) | メモリーカード | |
| JP2001148212A (ja) | 電磁操作式開閉器 | |
| JPS63113996A (ja) | 磁気バブルメモリカセツト用ホルダ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |