JP2591857B2 - クロック従属方式 - Google Patents
クロック従属方式Info
- Publication number
- JP2591857B2 JP2591857B2 JP2296089A JP29608990A JP2591857B2 JP 2591857 B2 JP2591857 B2 JP 2591857B2 JP 2296089 A JP2296089 A JP 2296089A JP 29608990 A JP29608990 A JP 29608990A JP 2591857 B2 JP2591857 B2 JP 2591857B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- dependent
- processing units
- selecting
- operating system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック従属方式に関し、特に独立した動作
系を持つ処理ユニットを互いに同期動作する多重化構成
としたディジタル伝送システムのクロック従属方式に関
する。
系を持つ処理ユニットを互いに同期動作する多重化構成
としたディジタル伝送システムのクロック従属方式に関
する。
従来、独立した動作系を持つ処理ユニットを多重化構
成した伝送システムで、伝送路から抽出したクロック，
外部クロック発生装置からのクロックまたは各々の処理
ユニット内部の発振器のクロックに従属して動作させる
場合、第２図に示すように各処理ユニットごとに独立し
た動作をするようになっていた。
成した伝送システムで、伝送路から抽出したクロック，
外部クロック発生装置からのクロックまたは各々の処理
ユニット内部の発振器のクロックに従属して動作させる
場合、第２図に示すように各処理ユニットごとに独立し
た動作をするようになっていた。
第２図において、各処理ユニット300,400,500のそれ
ぞれは、内部8KHzクロック（b,c,d）をそれぞれ発生す
る発振器31,41,51及び分周回路（1/n）32,42,52と、ク
ロックを選択する選択回路（SEL）330,430,530と、外部
からの64K＋8KHzバイポーラ信号（ａ）から外部8KHzク
ロック（e,f,g）をそれぞれ抽出するタンク回路34,44,5
4と、位相同期したクロックを出力するPLO（フェーズ・
ロックド・オシレータ）35,45,55とのそれぞれを備えて
おり、64K＋8KHzバイポーラ信号（ａ）を出力する外部
クロック発生装置10と、伝送路従属8KHzクロック（ｌ）
を出力するチャネルインターフェースユニット200に接
続されている。これらの処理ユニットはそれぞれ、クロ
ック選択信号（ｓ）により、内部8KHzクロック，外部8K
Hzクロック，伝送路従属8KHzクロックのいずれかを選択
し、そのクロックに同期して動作する。
ぞれは、内部8KHzクロック（b,c,d）をそれぞれ発生す
る発振器31,41,51及び分周回路（1/n）32,42,52と、ク
ロックを選択する選択回路（SEL）330,430,530と、外部
からの64K＋8KHzバイポーラ信号（ａ）から外部8KHzク
ロック（e,f,g）をそれぞれ抽出するタンク回路34,44,5
4と、位相同期したクロックを出力するPLO（フェーズ・
ロックド・オシレータ）35,45,55とのそれぞれを備えて
おり、64K＋8KHzバイポーラ信号（ａ）を出力する外部
クロック発生装置10と、伝送路従属8KHzクロック（ｌ）
を出力するチャネルインターフェースユニット200に接
続されている。これらの処理ユニットはそれぞれ、クロ
ック選択信号（ｓ）により、内部8KHzクロック，外部8K
Hzクロック，伝送路従属8KHzクロックのいずれかを選択
し、そのクロックに同期して動作する。
上述した従来のクロック従属方式では、各処理ユニッ
トが伝送路より抽出した伝送路従属クロックに対して従
属動作する場合はそれぞれのユニットを同期動作させる
ことは可能であるが、外部または内部のクロックに従属
し動作させる場合、独立した動作系を持つ処理ユニット
同志が、内部の部品性能のバラツキや周囲の環境変化に
影響され、お互いにクロックの同期がとれていないた
め、動作系の切り替えの際、データエラーが発生し、更
に非現用系にてパリティーアラームやユニット間パス監
視アラームなどの様々なアラームが発生するという欠点
があった。
トが伝送路より抽出した伝送路従属クロックに対して従
属動作する場合はそれぞれのユニットを同期動作させる
ことは可能であるが、外部または内部のクロックに従属
し動作させる場合、独立した動作系を持つ処理ユニット
同志が、内部の部品性能のバラツキや周囲の環境変化に
影響され、お互いにクロックの同期がとれていないた
め、動作系の切り替えの際、データエラーが発生し、更
に非現用系にてパリティーアラームやユニット間パス監
視アラームなどの様々なアラームが発生するという欠点
があった。
本発明のクロック従属方式は、独立した動作系を持つ
処理ユニットを互いに同期動作する多重化構成としたデ
ィジタル伝送システムのクロック従属方式において、内
部クロックを生成する内部クロック生成手段と、外部ク
ロック発生装置からのクロックに基づく外部クロックを
生成する外部クロック生成手段と、前記内部クロック及
び前記外部クロックのいずれかを選択し動作系クロック
として出力する選択手段とを前記各処理ユニットのそれ
ぞれに設け、前記各処理ユニットそれぞれの前記選択手
段から出力される前記動作系クロックのうちからいずれ
か１つを選択し動作系従属クロックとして出力する動作
系クロック選択回路と、前記動作系クロック選択回路か
らの前記動作系従属クロックと伝送路から抽出した伝送
路従属クロックとのいずれかを選択し基準クロックとし
て前記各処理ユニットに分配する従属クロック選択回路
とを備え、指定された従属先に対応して前記各処理ユニ
ットの前記各選択手段，前記動作系クロック選択回路及
び前記従属クロック選択回路の選択制御を行う構成であ
る。
処理ユニットを互いに同期動作する多重化構成としたデ
ィジタル伝送システムのクロック従属方式において、内
部クロックを生成する内部クロック生成手段と、外部ク
ロック発生装置からのクロックに基づく外部クロックを
生成する外部クロック生成手段と、前記内部クロック及
び前記外部クロックのいずれかを選択し動作系クロック
として出力する選択手段とを前記各処理ユニットのそれ
ぞれに設け、前記各処理ユニットそれぞれの前記選択手
段から出力される前記動作系クロックのうちからいずれ
か１つを選択し動作系従属クロックとして出力する動作
系クロック選択回路と、前記動作系クロック選択回路か
らの前記動作系従属クロックと伝送路から抽出した伝送
路従属クロックとのいずれかを選択し基準クロックとし
て前記各処理ユニットに分配する従属クロック選択回路
とを備え、指定された従属先に対応して前記各処理ユニ
ットの前記各選択手段，前記動作系クロック選択回路及
び前記従属クロック選択回路の選択制御を行う構成であ
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり、３重
化構成の場合のクロック関連部分のみを示している。
化構成の場合のクロック関連部分のみを示している。
まず、伝送路より抽出したクロックにて従属動作する
場合について説明する。チャネルインタフェースユニッ
ト20において伝送路より抽出した伝送路従属8KHzクロッ
ク（ｌ）は、従属クロック選択回路22に入力され、従属
クロック選択信号（ｐ）の伝送路従属側の情報により選
択され、基準8KHzクロック（ｍ）として処理ユニット3
0,40,50のそれぞれのPLO35,45,55に分配される。
場合について説明する。チャネルインタフェースユニッ
ト20において伝送路より抽出した伝送路従属8KHzクロッ
ク（ｌ）は、従属クロック選択回路22に入力され、従属
クロック選択信号（ｐ）の伝送路従属側の情報により選
択され、基準8KHzクロック（ｍ）として処理ユニット3
0,40,50のそれぞれのPLO35,45,55に分配される。
次に、外部に設けたクロック発生装置のクロックに従
属動作する場合について説明する。外部クロック発生装
置10より64K＋8KHzバイポーラ信号（ａ）が出力され処
理ユニット30,40,50にそれぞれ分配され、タンク回路3
4,44,54にそれぞれ入力される。それぞれのタンク回路3
4,44,54は、64K＋8KHzバイポーラ信号（ａ）より外部8K
Hzクロック（e,f,g）をそれぞれ抽出し、それぞれのユ
ニット内の選択回路（SEL）33,43,53にそれぞれ入力す
る。入力されたそれぞれの外部8KHzクロック（e,f,g）
は、外部／内部従属選択信号（ｎ）の外部側の情報によ
り、動作系クロック（h,i,j）としてそれぞれ出力し、
チャネルインタフェースユニット20内の動作系クロック
選択回路21に入力され動作系選択信号（ｏ）の情報によ
り、動作系クロック（h,i,j）の２つのクロックから１
つを選び、動作系従属8KHzクロック（ｋ）とする。この
動作系従属8KHzクロック（ｋ）は、伝送路従属8KHzクロ
ック（ｌ）と共に従属クロック選択回路22に入力されて
いて、従属クロック選択信号（ｐ）の動作系従属側の情
報により選択され、基準8KHzクロック（ｍ）として各処
理ユニットの30,40,50のPLO35,45,55のそれぞれに分配
される。
属動作する場合について説明する。外部クロック発生装
置10より64K＋8KHzバイポーラ信号（ａ）が出力され処
理ユニット30,40,50にそれぞれ分配され、タンク回路3
4,44,54にそれぞれ入力される。それぞれのタンク回路3
4,44,54は、64K＋8KHzバイポーラ信号（ａ）より外部8K
Hzクロック（e,f,g）をそれぞれ抽出し、それぞれのユ
ニット内の選択回路（SEL）33,43,53にそれぞれ入力す
る。入力されたそれぞれの外部8KHzクロック（e,f,g）
は、外部／内部従属選択信号（ｎ）の外部側の情報によ
り、動作系クロック（h,i,j）としてそれぞれ出力し、
チャネルインタフェースユニット20内の動作系クロック
選択回路21に入力され動作系選択信号（ｏ）の情報によ
り、動作系クロック（h,i,j）の２つのクロックから１
つを選び、動作系従属8KHzクロック（ｋ）とする。この
動作系従属8KHzクロック（ｋ）は、伝送路従属8KHzクロ
ック（ｌ）と共に従属クロック選択回路22に入力されて
いて、従属クロック選択信号（ｐ）の動作系従属側の情
報により選択され、基準8KHzクロック（ｍ）として各処
理ユニットの30,40,50のPLO35,45,55のそれぞれに分配
される。
次に処理ユニット内の内部発振器のクロックに従属動
作する場合について説明する。処理ユニット30,40,50の
それぞれが内部に持つ発振器31,41,51のそれぞれのクロ
ックからそれぞれの分周回路32,42,52により、内部8KHz
クロック（b,c,d）をそれぞれ生成し、各ユニット内の
選択回路33,43,53にそれぞれ入力する。入力された各内
部8KHzクロック（b,c,d）は、外部／内部従属選択信号
（ｎ）の内部側の情報により、動作系クロック（h,i,
j）としてそれぞれ出力し、チャネルインタフェースユ
ニット20内の動作系クロック選択回路21に入力され、動
作系選択信号（ｒ）の情報により、動作系クロック（h,
i,j）の３つのクロックから１つを選び、動作系従属8KH
zクロック（ｋ）とする。この動作系従属8KHzクロック
（ｋ）は従属クロック選択回路22に入力されていて、従
属クロック選択信号（ｐ）の動作系従属側の情報により
選択され、基準8KHzクロック（ｍ）として各処理ユニッ
ト30,40,50のPLO35,45,55にそれぞれ分配される。
作する場合について説明する。処理ユニット30,40,50の
それぞれが内部に持つ発振器31,41,51のそれぞれのクロ
ックからそれぞれの分周回路32,42,52により、内部8KHz
クロック（b,c,d）をそれぞれ生成し、各ユニット内の
選択回路33,43,53にそれぞれ入力する。入力された各内
部8KHzクロック（b,c,d）は、外部／内部従属選択信号
（ｎ）の内部側の情報により、動作系クロック（h,i,
j）としてそれぞれ出力し、チャネルインタフェースユ
ニット20内の動作系クロック選択回路21に入力され、動
作系選択信号（ｒ）の情報により、動作系クロック（h,
i,j）の３つのクロックから１つを選び、動作系従属8KH
zクロック（ｋ）とする。この動作系従属8KHzクロック
（ｋ）は従属クロック選択回路22に入力されていて、従
属クロック選択信号（ｐ）の動作系従属側の情報により
選択され、基準8KHzクロック（ｍ）として各処理ユニッ
ト30,40,50のPLO35,45,55にそれぞれ分配される。
〔発明の効果〕 以上説明したように本発明は、処理ユニットを多重化
構成した伝送システムでクロック従属を行う場合に、伝
送路から抽出したクロックとそれぞれの処理ユニットで
生成される外部クロックに基づくクロック及び内部クロ
ックから１つのクロックを選択し、それを基準クロック
としてそれぞれの処理ユニットに分配することにより、
動作系の切り替え時に、従来のような各処理ユニットの
非同期によるクロックの位相のずれから起こるデータエ
ラーと、それにより発生するアラームとを抑えることが
できる効果がある。
構成した伝送システムでクロック従属を行う場合に、伝
送路から抽出したクロックとそれぞれの処理ユニットで
生成される外部クロックに基づくクロック及び内部クロ
ックから１つのクロックを選択し、それを基準クロック
としてそれぞれの処理ユニットに分配することにより、
動作系の切り替え時に、従来のような各処理ユニットの
非同期によるクロックの位相のずれから起こるデータエ
ラーと、それにより発生するアラームとを抑えることが
できる効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
のクロック従属方式の一例のブロック図である。 10……外部クロック発生装置、20……チャネルインタフ
ェースユニット、21……動作系クロック選択回路、22…
…従属クロック選択回路、30,40,50……処理ユニット、
31,41,51……発振器、32,42,52……分周回路、33,43,53
……選択回路、34,44,54……タンク回路、35,45,55……
PLO。
のクロック従属方式の一例のブロック図である。 10……外部クロック発生装置、20……チャネルインタフ
ェースユニット、21……動作系クロック選択回路、22…
…従属クロック選択回路、30,40,50……処理ユニット、
31,41,51……発振器、32,42,52……分周回路、33,43,53
……選択回路、34,44,54……タンク回路、35,45,55……
PLO。
Claims (1)
- 【請求項１】独立した動作系を持つ処理ユニットを互い
に同期動作する多重化構成としたディジタル伝送システ
ムのクロック従属方式において、内部クロックを生成す
る内部クロック生成手段と、外部クロック発生装置から
のクロックに基づく外部クロックを生成する外部クロッ
ク生成手段と、前記内部クロック及び前記外部クロック
のいずれかを選択し動作系クロックとして出力する選択
手段とを前記各処理ユニットのそれぞれに設け、前記各
処理ユニットそれぞれの前記選択手段から出力される前
記動作系クロックのうちからいずれか１つを選択し動作
系従属クロックとして出力する動作系クロック選択回路
と、前記動作系クロック選択回路からの前記動作系従属
クロックと伝送路から抽出した伝送路従属クロックとの
いずれかを選択し基準クロックとして前記各処理ユニッ
トに分配する従属クロック選択回路とを備え、指定され
た従属先に対応して前記各処理ユニットの前記各選択手
段，前記動作系クロック選択回路及び前記従属クロック
選択回路の選択制御を行うことを特徴とするクロック従
属方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296089A JP2591857B2 (ja) | 1990-10-31 | 1990-10-31 | クロック従属方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296089A JP2591857B2 (ja) | 1990-10-31 | 1990-10-31 | クロック従属方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04168818A JPH04168818A (ja) | 1992-06-17 |
| JP2591857B2 true JP2591857B2 (ja) | 1997-03-19 |
Family
ID=17828980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296089A Expired - Lifetime JP2591857B2 (ja) | 1990-10-31 | 1990-10-31 | クロック従属方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591857B2 (ja) |
-
1990
- 1990-10-31 JP JP2296089A patent/JP2591857B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04168818A (ja) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591857B2 (ja) | クロック従属方式 | |
| JP2543138B2 (ja) | 網同期装置および網同期方法 | |
| KR100406863B1 (ko) | 다중컴퓨터 시스템의 클럭 생성장치 | |
| JPH0741230Y2 (ja) | 低次群障害発生時用スタッフ率固定回路 | |
| JP2001244923A (ja) | クロック生成回路 | |
| JPH04316234A (ja) | クロック切替回路 | |
| JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
| JP2746683B2 (ja) | クロック位相制御回路 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| JPH0741228Y2 (ja) | デジタル信号多重化装置 | |
| JPH03272234A (ja) | 従属同期方式 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JP2972463B2 (ja) | 同期信号供給装置 | |
| JP2534722B2 (ja) | 外部同期方式 | |
| JP2000183729A (ja) | クロック発生回路 | |
| JP2526781B2 (ja) | 同期クロック発生装置 | |
| JPS6313437A (ja) | 多重化回路 | |
| JP2977955B2 (ja) | サンプリング回路 | |
| JP2009200872A (ja) | 冗長構成システムにおける基準信号同期制御方法 | |
| JPH0833072A (ja) | 冗長構成ディジタル回路の制御システム | |
| JPH0427229A (ja) | 伝送装置 | |
| JPH0318145A (ja) | 網同期方式 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 |