JP2590610B2 - 多重化システムにおける装置活性挿抜試験装置 - Google Patents
多重化システムにおける装置活性挿抜試験装置Info
- Publication number
- JP2590610B2 JP2590610B2 JP2405569A JP40556990A JP2590610B2 JP 2590610 B2 JP2590610 B2 JP 2590610B2 JP 2405569 A JP2405569 A JP 2405569A JP 40556990 A JP40556990 A JP 40556990A JP 2590610 B2 JP2590610 B2 JP 2590610B2
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- bus
- cpu
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多重化システムにおい
て、各装置の活性挿抜試験を行う場合に、システム全体
に何らかの影響を与えないことを確認する装置活性挿抜
試験装置に関する。
て、各装置の活性挿抜試験を行う場合に、システム全体
に何らかの影響を与えないことを確認する装置活性挿抜
試験装置に関する。
【０００２】近年、装置が二重化され、障害が発生して
も、システムを停止することなく、稼働し続けることの
できるノンストップ計算機が増加しつつある。このよう
なノンストップ計算機では、障害が発生して障害装置を
取り除き、新装置を組み込んでも悪影響を及ぼさずにシ
ステムが稼働し続ける必要があることから、活性挿抜機
構のより精度の高い試験方式が要求されている。
も、システムを停止することなく、稼働し続けることの
できるノンストップ計算機が増加しつつある。このよう
なノンストップ計算機では、障害が発生して障害装置を
取り除き、新装置を組み込んでも悪影響を及ぼさずにシ
ステムが稼働し続ける必要があることから、活性挿抜機
構のより精度の高い試験方式が要求されている。
【０００３】
【従来の技術】図３は、従来のシステム構成を示した図
であり、(a) は一重化システムの構成例を示し、(b) は
多重化システムの構成例を示している。
であり、(a) は一重化システムの構成例を示し、(b) は
多重化システムの構成例を示している。
【０００４】本図の (a)に示したような、所謂、一重化
構成のデータ処理システムにおいては、ある装置、例え
ば、アダプタ装置 2に障害が発生しても、縮退した構成
で稼働を続けることができず、システムがダウンする
為、ノンストップ計算機として稼働することができない
という問題があった。
構成のデータ処理システムにおいては、ある装置、例え
ば、アダプタ装置 2に障害が発生しても、縮退した構成
で稼働を続けることができず、システムがダウンする
為、ノンストップ計算機として稼働することができない
という問題があった。
【０００５】そのため、障害が発生すると装置が停止
し、システム稼働中の活性挿抜を可能とした機能も装備
していないのが現状であった。
し、システム稼働中の活性挿抜を可能とした機能も装備
していないのが現状であった。
【０００６】
【発明が解決しようとする課題】そこで、(b) 図に示し
たような多重化システムが増加しつつあるが、このよう
な多重化システムでは、ある装置、例えば、バスハンド
ラ装置 3a に障害が発生すると、該障害の発生したバス
ハンドラ装置 3a を取り除いて、バスハンドラ装置 3b
を用いた一重系装置に縮退させて、システムの稼働を続
けることが行われる。
たような多重化システムが増加しつつあるが、このよう
な多重化システムでは、ある装置、例えば、バスハンド
ラ装置 3a に障害が発生すると、該障害の発生したバス
ハンドラ装置 3a を取り除いて、バスハンドラ装置 3b
を用いた一重系装置に縮退させて、システムの稼働を続
けることが行われる。
【０００７】この場合、障害発生装置 (バスハンドラ装
置 3a)の活性挿抜をしても、システムダウンしないこと
を保証しなければならない。本発明は、該障害の発生し
たバスハンドラ装置を取り除いても、システム全体に影
響を与えることのない装置活性挿抜試験方式、更に、具
体的には、該活性挿抜機構の検証手段を提供することを
目的とするものである。
置 3a)の活性挿抜をしても、システムダウンしないこと
を保証しなければならない。本発明は、該障害の発生し
たバスハンドラ装置を取り除いても、システム全体に影
響を与えることのない装置活性挿抜試験方式、更に、具
体的には、該活性挿抜機構の検証手段を提供することを
目的とするものである。
【０００８】
【課題を解決するための手段】図１は、本発明の原理構
成図である。上記の課題は、下記のように構成した多重
化システムの装置活性挿抜試験装置によって解決され
る。
成図である。上記の課題は、下記のように構成した多重
化システムの装置活性挿抜試験装置によって解決され
る。
【０００９】多重化システム内で、或る系に装置を挿入
または抜去したときの他系への影響を検証する多重化シ
ステムにおける装置活性挿抜試験装置であって、 多重化
システムの中央処理装置をマスタとスレーブの形式に構
成変更する手段と、 前記マスタ側の中央処理装置におい
て、前記スレーブ側の中央処理装置に対し、装置活性挿
抜試験におけるシステム構成及び装置活性挿抜試験の開
始を通知する手段と、 前記スレーブ側の中央処理装置に
おいて、前記マスタ側の中央処理装置からの通知内容に
基づき、前記システムに対する診断処理を行う手段と、
前記マスタ側の中央処理装置において、診断処理を行っ
ている前記スレーブ側の中央処理装置に対し、前記シス
テムへの所定の装置の挿入或いは抜去の有無を確認する
よう指示する手段と、 前記スレーブ側の中央処理装置に
おいて、前記マスタ側からの確認指示に応じて、前記シ
ステムへの所定の装置の挿入或いは抜去の有無を確認
し、その結果を前記マスタ側の中央処理装置に応答する
手段と、を有してなるように構成する。
または抜去したときの他系への影響を検証する多重化シ
ステムにおける装置活性挿抜試験装置であって、 多重化
システムの中央処理装置をマスタとスレーブの形式に構
成変更する手段と、 前記マスタ側の中央処理装置におい
て、前記スレーブ側の中央処理装置に対し、装置活性挿
抜試験におけるシステム構成及び装置活性挿抜試験の開
始を通知する手段と、 前記スレーブ側の中央処理装置に
おいて、前記マスタ側の中央処理装置からの通知内容に
基づき、前記システムに対する診断処理を行う手段と、
前記マスタ側の中央処理装置において、診断処理を行っ
ている前記スレーブ側の中央処理装置に対し、前記シス
テムへの所定の装置の挿入或いは抜去の有無を確認する
よう指示する手段と、 前記スレーブ側の中央処理装置に
おいて、前記マスタ側からの確認指示に応じて、前記シ
ステムへの所定の装置の挿入或いは抜去の有無を確認
し、その結果を前記マスタ側の中央処理装置に応答する
手段と、を有してなるように構成する。
【００１０】
【作用】図１において、3a,3b はバスハンドラ装置でバ
スの制御を司るものであり、1aはマスタの中央処理装置
(CPU) であり、1bはスレーブの中央処理装置(CPU) であ
る。該図１を用いて本発明の原理を説明する。本例で
は、バスハンドラ装置 3a が障害になった場合を例にし
ており、本発明は、該中央処理装置(CPU) 1a,1b のデー
タ処理機能, データ転送機能を駆使して、障害装置を活
性挿抜した後のシステムの動作確認を行うようにしたも
のである。
スの制御を司るものであり、1aはマスタの中央処理装置
(CPU) であり、1bはスレーブの中央処理装置(CPU) であ
る。該図１を用いて本発明の原理を説明する。本例で
は、バスハンドラ装置 3a が障害になった場合を例にし
ており、本発明は、該中央処理装置(CPU) 1a,1b のデー
タ処理機能, データ転送機能を駆使して、障害装置を活
性挿抜した後のシステムの動作確認を行うようにしたも
のである。
【００１１】1) バスハンドラ装置 3a の抜粋テストを
開始するため、例えば、機番が最若番の中央処理装置(C
PU) 1aをマスタとし、他の中央処理装置(CPU) 1bをスレ
ーブとした後、該マスタの中央処理装置(CPU) 1aか
ら、スレーブ側の全中央処理装置(CPU 2,3, 〜n) 1b
に、挿抜テスト開始条件 (本例では、障害となったバス
ハンドラ装置 3a を取り除いてテストすること)と、該
挿抜テストの開始のメッセージを通知し、両者の動作
上の同期を取る。
開始するため、例えば、機番が最若番の中央処理装置(C
PU) 1aをマスタとし、他の中央処理装置(CPU) 1bをスレ
ーブとした後、該マスタの中央処理装置(CPU) 1aか
ら、スレーブ側の全中央処理装置(CPU 2,3, 〜n) 1b
に、挿抜テスト開始条件 (本例では、障害となったバス
ハンドラ装置 3a を取り除いてテストすること)と、該
挿抜テストの開始のメッセージを通知し、両者の動作
上の同期を取る。
【００１２】2) マスタの中央処理装置(CPU) 1aから、
図示されていないシステムコンソールのディスプレイ画
面に、バスハンドラ装置3a を抜き取るメッセージを出
力し、オペレータが該バスハンドラ装置 3a の抜き取っ
たことを確認する為の通知をスレーブ側の中央処理装置
(CPU) 1bに送信する。
図示されていないシステムコンソールのディスプレイ画
面に、バスハンドラ装置3a を抜き取るメッセージを出
力し、オペレータが該バスハンドラ装置 3a の抜き取っ
たことを確認する為の通知をスレーブ側の中央処理装置
(CPU) 1bに送信する。
【００１３】3) スレーブ側の各中央処理装置(CPU) 1b
は、上記通知された障害情報からバスハンドラ装置 3a
が使用できないとして、バスハンドラ装置 3b と，バス
#1 4 を用いて、アダプタ装置 2b によりＩ／Ｏアクセ
スを連続的に行い、正常動作することによって、バスハ
ンドラ装置 3a が抜取られたことによるバス #1 4 への
影響がないことを確認すると共に、該バスハンドラ装置
3a にバス獲得要求を送出し、該バスハンドラ装置 3a
が完全に抜き取られていることを確認すると、マスタ
側の中央処理装置(CPU) 1aに、その旨を通知する。
は、上記通知された障害情報からバスハンドラ装置 3a
が使用できないとして、バスハンドラ装置 3b と，バス
#1 4 を用いて、アダプタ装置 2b によりＩ／Ｏアクセ
スを連続的に行い、正常動作することによって、バスハ
ンドラ装置 3a が抜取られたことによるバス #1 4 への
影響がないことを確認すると共に、該バスハンドラ装置
3a にバス獲得要求を送出し、該バスハンドラ装置 3a
が完全に抜き取られていることを確認すると、マスタ
側の中央処理装置(CPU) 1aに、その旨を通知する。
【００１４】4) 上記と同様にして、今度は、該マスタ
の中央処理装置(CPU) 1aから、修復された, 又は、新規
なバスハンドラ装置 3a を挿入するようにオペレータに
対して挿入メッセージを出力することにより、オペレー
タが挿入を行う。
の中央処理装置(CPU) 1aから、修復された, 又は、新規
なバスハンドラ装置 3a を挿入するようにオペレータに
対して挿入メッセージを出力することにより、オペレー
タが挿入を行う。
【００１５】5) スレーブ側の中央処理装置(CPU) 1b
は、上記と同じバスハンドラ装置 3b を使用してＩ／Ｏ
アクセスを連続的に行い、バスハンドラ装置 3a を挿入
しても、正常動作することによって、該バスハンドラ装
置 3a の挿入によるバス #1 4 への影響がないことを確
認する。
は、上記と同じバスハンドラ装置 3b を使用してＩ／Ｏ
アクセスを連続的に行い、バスハンドラ装置 3a を挿入
しても、正常動作することによって、該バスハンドラ装
置 3a の挿入によるバス #1 4 への影響がないことを確
認する。
【００１６】6) バスハンドラ装置 3a 挿入確認後、全
中央処理装置(CPU) 1a,1b からテスト対象バス (本例で
は、上記バス #0 4)を用いて、Ｉ／Ｏアクセス, もしく
は、データ転送を行うことによって、該バス #0 4 が使
用できることを確認する。
中央処理装置(CPU) 1a,1b からテスト対象バス (本例で
は、上記バス #0 4)を用いて、Ｉ／Ｏアクセス, もしく
は、データ転送を行うことによって、該バス #0 4 が使
用できることを確認する。
【００１７】このように、本発明は、システムにあるす
べての中央処理装置(CPU 1a,1b),および、バス(#0/#1)
4 を用いたデータ転送機能を駆使することにより、該活
性挿抜後のシステム動作の確認を行うようにしたもので
ある。
べての中央処理装置(CPU 1a,1b),および、バス(#0/#1)
4 を用いたデータ転送機能を駆使することにより、該活
性挿抜後のシステム動作の確認を行うようにしたもので
ある。
【００１８】従って、上記の手段により、障害発生装置
を活性挿抜しながら、正常系での動作テストをすること
により、該障害装置を活性挿抜しても、システム全体の
動作に悪影響を及ぼさないことの確認が可能となる効果
がある。
を活性挿抜しながら、正常系での動作テストをすること
により、該障害装置を活性挿抜しても、システム全体の
動作に悪影響を及ぼさないことの確認が可能となる効果
がある。
【００１９】
【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１が本発明の原理構成図であり、図２が本
発明の一実施例を流れ図で示した図である。
る。前述の図１が本発明の原理構成図であり、図２が本
発明の一実施例を流れ図で示した図である。
【００２０】本発明においては、多重化システムのある
装置が障害になった時、該システムの中央処理装置 (以
下、ＣＰＵという) 1 をマスタＣＰＵ 1a ／スレーブＣ
ＰＵ1b の形式に構成変更し、該マスタＣＰＵ 1a か
ら、スレーブＣＰＵ 1b に挿抜テストの条件と開始を通
知し、スレーブＣＰＵ 1b で該マスタＣＰＵ 1a から
の該通知を受けた時点で、該条件にあった装置構成で特
定のデータ処理を行いつつ、マスタＣＰＵ 1a からの該
障害装置の挿抜を確認を指示する通知に基づいて、該障
害装置の挿抜を確認した後、該確認したことをスレー
ブＣＰＵ 1b からマスタＣＰＵ 1c に通知する手段が
本発明を実施するのに必要な手段である。尚、全図を通
して同じ符号は同じ対象物を示している。
装置が障害になった時、該システムの中央処理装置 (以
下、ＣＰＵという) 1 をマスタＣＰＵ 1a ／スレーブＣ
ＰＵ1b の形式に構成変更し、該マスタＣＰＵ 1a か
ら、スレーブＣＰＵ 1b に挿抜テストの条件と開始を通
知し、スレーブＣＰＵ 1b で該マスタＣＰＵ 1a から
の該通知を受けた時点で、該条件にあった装置構成で特
定のデータ処理を行いつつ、マスタＣＰＵ 1a からの該
障害装置の挿抜を確認を指示する通知に基づいて、該障
害装置の挿抜を確認した後、該確認したことをスレー
ブＣＰＵ 1b からマスタＣＰＵ 1c に通知する手段が
本発明を実施するのに必要な手段である。尚、全図を通
して同じ符号は同じ対象物を示している。
【００２１】以下、図１を参照しながら、図２によっ
て、本発明の多重化システムにおける装置活性挿抜試験
装置を説明する。図２において、(a) はマスタＣＰＵ 1
a での動作を示し、(b) はスレーブＣＰＵ 1b での動作
を示している。
て、本発明の多重化システムにおける装置活性挿抜試験
装置を説明する。図２において、(a) はマスタＣＰＵ 1
a での動作を示し、(b) はスレーブＣＰＵ 1b での動作
を示している。
【００２２】ａ．先ず、多重化システムにおいて、例え
ば、バスハンドラ装置3a に障害が発生したとき、複数
台のＣＰＵ 1のうち、機番の最若番であるＣＰＵ 1a を
テストの主導権のあるマスタＣＰＵとし、他のＣＰＵ 1
b をスレーブＣＰＵとし、該マスタＣＰＵ 1a から、
スレーブＣＰＵ 1b に対して、正常な系 (即ち、バス#1
4)によるデータ転送手段を用いて、装置抜粋テストの
条件、例えば、バスハンドラ装置 3a,及び、バス #0 4
をテスト対象とする条件と、装置抜粋テストの開始を通
知する。（ステップ 100,105参照) ｂ．マスタＣＰＵ 1a 以外の、スレーブＣＰＵ 1b はテ
スト対象外のバス (本実施例では、バス #1 4)を用い
て、例えば、アダプタ装置 2b を介して、Ｉ／Ｏアクセ
スを連続的に行う。 (ステップ 106参照) ｃ．マスタＣＰＵ 1a は、図示されていないシステムコ
ンソールのディスプレイ画面に、 #0 系のバス 4に接続
されている障害のバスハンドラ装置 3a を抜きとるよう
に出力する。
ば、バスハンドラ装置3a に障害が発生したとき、複数
台のＣＰＵ 1のうち、機番の最若番であるＣＰＵ 1a を
テストの主導権のあるマスタＣＰＵとし、他のＣＰＵ 1
b をスレーブＣＰＵとし、該マスタＣＰＵ 1a から、
スレーブＣＰＵ 1b に対して、正常な系 (即ち、バス#1
4)によるデータ転送手段を用いて、装置抜粋テストの
条件、例えば、バスハンドラ装置 3a,及び、バス #0 4
をテスト対象とする条件と、装置抜粋テストの開始を通
知する。（ステップ 100,105参照) ｂ．マスタＣＰＵ 1a 以外の、スレーブＣＰＵ 1b はテ
スト対象外のバス (本実施例では、バス #1 4)を用い
て、例えば、アダプタ装置 2b を介して、Ｉ／Ｏアクセ
スを連続的に行う。 (ステップ 106参照) ｃ．マスタＣＰＵ 1a は、図示されていないシステムコ
ンソールのディスプレイ画面に、 #0 系のバス 4に接続
されている障害のバスハンドラ装置 3a を抜きとるよう
に出力する。
【００２３】オペレータは、該ディスプレイ画面に指示
された内容に基づいて、該障害となったバスハンドラ装
置 3a を抜き取る。 (ステップ 101,102参照) ｄ．上記の動作ｃ．により、システム全体からバスハン
ドラ装置 3a が抜き取れたことを確認するため、もう一
方のバス (本例では、バス#1 4)を用いて、マスタＣＰ
Ｕ 1a から他のスレーブＣＰＵ 1b に対して、該抜き取
りの確認を行う為のメッセージを転送する。 (ステップ
103参照) ｅ．該メッセージによる通知を受けたスレーブＣＰＵ 1
b は、バスハンドラ装置 3a が抜き取られ、該抜き取ら
れた側のバス #0 4を用いてアクセスできないことによ
り、バス #0 4 が使用できないことを確認する。又、バ
スハンドラ装置3a を抜き取った時のもう一方のバス #1
4 への影響がないことを、上記Ｉ／Ｏ連続アクセスが
正常終了することによって確認する。 (ステップ 10
7,108,109参照) 該スレーブＣＰＵ 1b においては、該
抜き取りの確認が終了すると、マスタＣＰＵ 1a に対し
て、確認終了メッセージを送信する。 (ステップ 110
参照) 同様にして、該バスハンドラ装置 3a を挿入した
時にも、以下の手順で、試験を行う。
された内容に基づいて、該障害となったバスハンドラ装
置 3a を抜き取る。 (ステップ 101,102参照) ｄ．上記の動作ｃ．により、システム全体からバスハン
ドラ装置 3a が抜き取れたことを確認するため、もう一
方のバス (本例では、バス#1 4)を用いて、マスタＣＰ
Ｕ 1a から他のスレーブＣＰＵ 1b に対して、該抜き取
りの確認を行う為のメッセージを転送する。 (ステップ
103参照) ｅ．該メッセージによる通知を受けたスレーブＣＰＵ 1
b は、バスハンドラ装置 3a が抜き取られ、該抜き取ら
れた側のバス #0 4を用いてアクセスできないことによ
り、バス #0 4 が使用できないことを確認する。又、バ
スハンドラ装置3a を抜き取った時のもう一方のバス #1
4 への影響がないことを、上記Ｉ／Ｏ連続アクセスが
正常終了することによって確認する。 (ステップ 10
7,108,109参照) 該スレーブＣＰＵ 1b においては、該
抜き取りの確認が終了すると、マスタＣＰＵ 1a に対し
て、確認終了メッセージを送信する。 (ステップ 110
参照) 同様にして、該バスハンドラ装置 3a を挿入した
時にも、以下の手順で、試験を行う。
【００２４】ｆ．全ＣＰＵによる上記テストの確認終了
後、マスタＣＰＵ1a から他のスレーブＣＰＵ 1b に対
して、正常系によるデータ転送手段を用いて、バスハン
ドラ装置 3a の挿入テストの開始を通知する。
後、マスタＣＰＵ1a から他のスレーブＣＰＵ 1b に対
して、正常系によるデータ転送手段を用いて、バスハン
ドラ装置 3a の挿入テストの開始を通知する。
【００２５】ｇ．スレーブＣＰＵ 1b は、上記テスト対
象外のバス (バス #1 4)を用いてＩ／Ｏアクセスを連続
的に行う。 ｈ．マスタＣＰＵ 1a は、図示されていないシステムコ
ンソールのディスプレイ画面に、 #0 系のバス 4に接続
されている障害のバスハンドラ装置 3a を挿入するよう
に出力する。
象外のバス (バス #1 4)を用いてＩ／Ｏアクセスを連続
的に行う。 ｈ．マスタＣＰＵ 1a は、図示されていないシステムコ
ンソールのディスプレイ画面に、 #0 系のバス 4に接続
されている障害のバスハンドラ装置 3a を挿入するよう
に出力する。
【００２６】オペレータは、該ディスプレイ画面の指示
に基づいて、バスハンドラ装置 3a を挿入する。 ｉ．システムに対して、バスハンドラ装置 3a が挿入で
きたことを確認するため、もう一方のバス #1 4 を用い
て、マスタＣＰＵ 1a から他のスレーブＣＰＵ1b に対
して、正常系によるデータ転送手段を用いて、挿入確認
を指示するメッセージを送信する。
に基づいて、バスハンドラ装置 3a を挿入する。 ｉ．システムに対して、バスハンドラ装置 3a が挿入で
きたことを確認するため、もう一方のバス #1 4 を用い
て、マスタＣＰＵ 1a から他のスレーブＣＰＵ1b に対
して、正常系によるデータ転送手段を用いて、挿入確認
を指示するメッセージを送信する。
【００２７】ｊ．該メッセージの通知を受けたスレーブ
ＣＰＵ 1b は、バスハンドラ装置 3a が挿入でき、バス
#0 4 が使用できることを確認する。又、装置挿入時の
もう一方のバス #1 4 への影響がないことを、該バス #
1 4,アダプタ装置 2b の系を使用したＩ／Ｏ連続アクセ
スが正常終了することによって確認する。
ＣＰＵ 1b は、バスハンドラ装置 3a が挿入でき、バス
#0 4 が使用できることを確認する。又、装置挿入時の
もう一方のバス #1 4 への影響がないことを、該バス #
1 4,アダプタ装置 2b の系を使用したＩ／Ｏ連続アクセ
スが正常終了することによって確認する。
【００２８】ｋ．バスハンドラ装置 3a 挿入確認後、全
ＣＰＵ 1a,1bからテスト対象バス (本例では、上記バス
#0 4)を用いて、Ｉ／Ｏアクセス, もしくは、データ転
送を行うことによって、該バス #0 4 が使用できること
を確認する。
ＣＰＵ 1a,1bからテスト対象バス (本例では、上記バス
#0 4)を用いて、Ｉ／Ｏアクセス, もしくは、データ転
送を行うことによって、該バス #0 4 が使用できること
を確認する。
【００２９】上記の実施例においては、バスハンドラ装
置 3a が障害になったことを例にして説明したが、バス
ハンドラ装置 3a,3bの障害に限定されないことはいう迄
もないことである。
置 3a が障害になったことを例にして説明したが、バス
ハンドラ装置 3a,3bの障害に限定されないことはいう迄
もないことである。
【００３０】例えば、アダプタ装置 2a,又は、2bの障害
に対しては、上記バスハンドラ装置3a,又は、3bに対す
る活性挿抜試験と同様の手順で該アダプタ装置 2a,又
は、2bに対する活性挿抜試験が可能であるが、ＣＰＵ 1
a,1bに対しては、該装置がバス#0/1 4 の両方に接続さ
れているので、該障害のＣＰＵ 1a,又は、1bをバス #0/
1 4 から切り離して、他の全てのＣＰＵ 1から、該２つ
のバス #0/1 4 が、共に使用できること、例えば、上記
アダプタ装置 2a,2bを介するＩ／Ｏ連続アクセスを試験
するような手順で、活性挿抜試験を行うことができる。
に対しては、上記バスハンドラ装置3a,又は、3bに対す
る活性挿抜試験と同様の手順で該アダプタ装置 2a,又
は、2bに対する活性挿抜試験が可能であるが、ＣＰＵ 1
a,1bに対しては、該装置がバス#0/1 4 の両方に接続さ
れているので、該障害のＣＰＵ 1a,又は、1bをバス #0/
1 4 から切り離して、他の全てのＣＰＵ 1から、該２つ
のバス #0/1 4 が、共に使用できること、例えば、上記
アダプタ装置 2a,2bを介するＩ／Ｏ連続アクセスを試験
するような手順で、活性挿抜試験を行うことができる。
【００３１】このように、本発明は、システムにあるす
べての中央処理装置(CPU 1a,1b),および、バス(#0/#1)
4 を用いたデータ転送機能を駆使することにより、該活
性挿抜後のシステム動作の確認を行うようにしたところ
に特徴がある。
べての中央処理装置(CPU 1a,1b),および、バス(#0/#1)
4 を用いたデータ転送機能を駆使することにより、該活
性挿抜後のシステム動作の確認を行うようにしたところ
に特徴がある。
【００３２】
【発明の効果】以上、詳細に説明したように、本発明の
多重化システムにおける装置活性挿抜試験装置は、多重
化システムのある装置が障害になった時、該多重化シス
テムの中央処理装置(CPU) をマスタの中央処理装置(CP
U) ／スレーブの中央処理装置(CPU) の形式に構成変更
し、該マスタの中央処理装置(CPU) から、スレーブの中
央処理装置(CPU) に、該挿抜状態の確認と、該挿抜時で
の正常系への影響の有無のチェックを行う挿抜テストの
装置構成条件と、該挿抜テストの開始を通知し、該スレ
ーブの中央処理装置(CPU) で、該マスタの中央処理装置
(CPU) からの上記挿抜テストの装置構成条件と、該挿抜
テストの開始の通知を受けた時点で、該挿抜テストの装
置構成条件に合った装置構成で所定の診断処理を行いつ
つ、マスタの中央処理装置(CPU) からの該障害装置の挿
抜の確認を指示する通知に基づいて、該障害装置の挿抜
を確認した後、該確認したことをスレーブの中央処理装
置(CPU) からマスタの中央処理装置(CPU) に通知する
ようにしたものであるので、従来の活性挿抜機構に対す
る確認だけでなく、挿抜対象外装置の正常動作を確認す
ることにより、信頼性の高い試験を行うことができる効
果がある。
多重化システムにおける装置活性挿抜試験装置は、多重
化システムのある装置が障害になった時、該多重化シス
テムの中央処理装置(CPU) をマスタの中央処理装置(CP
U) ／スレーブの中央処理装置(CPU) の形式に構成変更
し、該マスタの中央処理装置(CPU) から、スレーブの中
央処理装置(CPU) に、該挿抜状態の確認と、該挿抜時で
の正常系への影響の有無のチェックを行う挿抜テストの
装置構成条件と、該挿抜テストの開始を通知し、該スレ
ーブの中央処理装置(CPU) で、該マスタの中央処理装置
(CPU) からの上記挿抜テストの装置構成条件と、該挿抜
テストの開始の通知を受けた時点で、該挿抜テストの装
置構成条件に合った装置構成で所定の診断処理を行いつ
つ、マスタの中央処理装置(CPU) からの該障害装置の挿
抜の確認を指示する通知に基づいて、該障害装置の挿抜
を確認した後、該確認したことをスレーブの中央処理装
置(CPU) からマスタの中央処理装置(CPU) に通知する
ようにしたものであるので、従来の活性挿抜機構に対す
る確認だけでなく、挿抜対象外装置の正常動作を確認す
ることにより、信頼性の高い試験を行うことができる効
果がある。
【図１】本発明の原理構成図
【図２】本発明の一実施例を流れ図で示した図
【図３】従来のシステム構成を示した図
1 中央処理装置(CPU) 1a マスタＣＰ
Ｕ 1b スレーブＣＰＵ 2,2a,2b アダプタ
装置 3,3a,3b バスハンドラ装置 4 バス #0/#1 100 〜111 はステップ
Ｕ 1b スレーブＣＰＵ 2,2a,2b アダプタ
装置 3,3a,3b バスハンドラ装置 4 バス #0/#1 100 〜111 はステップ
Claims (1)
- 【請求項１】多重化システム内で、或る系に装置を挿入
または抜去したときの他系への影響を検証する多重化シ
ステムにおける装置活性挿抜試験装置であって、 多重化システムの中央処理装置をマスタとスレーブの形
式に構成変更する手段と、 前記マスタ側の中央処理装置において、前記スレーブ側
の中央処理装置に対し、装置活性挿抜試験におけるシス
テム構成及び装置活性挿抜試験の開始を通知する手段
と、 前記スレーブ側の中央処理装置において、前記マスタ側
の中央処理装置からの通知内容に基づき、前記システム
に対する診断処理を行う手段と、 前記マスタ側の中央処理装置において、診断処理を行っ
ている前記スレーブ側の中央処理装置に対し、前記シス
テムへの所定の装置の挿入或いは抜去の有無を確認する
よう指示する手段と、 前記スレーブ側の中央処理装置において、前記マスタ側
からの確認指示に応じて、前記システムへの所定の装置
の挿入或いは抜去の有無を確認し、その結果を前記マス
タ側の中央処理装置に応答する手段と、 を有してなることを特徴とする多重化システムにおける
装置活性挿抜試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405569A JP2590610B2 (ja) | 1990-12-25 | 1990-12-25 | 多重化システムにおける装置活性挿抜試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405569A JP2590610B2 (ja) | 1990-12-25 | 1990-12-25 | 多重化システムにおける装置活性挿抜試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04222030A JPH04222030A (ja) | 1992-08-12 |
| JP2590610B2 true JP2590610B2 (ja) | 1997-03-12 |
Family
ID=18515174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2405569A Expired - Lifetime JP2590610B2 (ja) | 1990-12-25 | 1990-12-25 | 多重化システムにおける装置活性挿抜試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590610B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128555A (en) * | 1997-05-29 | 2000-10-03 | Trw Inc. | In situ method and system for autonomous fault detection, isolation and recovery |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63180872A (ja) * | 1987-01-23 | 1988-07-25 | Hitachi Ltd | 電子計算機システム |
-
1990
- 1990-12-25 JP JP2405569A patent/JP2590610B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04222030A (ja) | 1992-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01269151A (ja) | 多重プロセツサシステム試験方法 | |
| JP3982353B2 (ja) | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム | |
| TW440755B (en) | Method and system for environmental sensing and control within a computer system | |
| US20060150004A1 (en) | Fault tolerant system and controller, operation method, and operation program used in the fault tolerant system | |
| JPH01154243A (ja) | 耐欠陥性でない要素と耐欠陥性システムとのインターフェイス | |
| JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
| JPH01154240A (ja) | 単一レールインターフェイスにエラーチェック機能を有する二重レールプロセッサ | |
| JP2004152298A (ja) | バスを機能強化する方法および装置 | |
| CN106776282A (zh) | 一种bios程序的异常处理方法及装置 | |
| JP2000181887A (ja) | 情報処理装置における障害処理方法及び記憶制御装置 | |
| US7000153B2 (en) | Computer apparatus and method of diagnosing the computer apparatus and replacing, repairing or adding hardware during non-stop operation of the computer apparatus | |
| JP2004046455A (ja) | 情報処理装置 | |
| JP2590610B2 (ja) | 多重化システムにおける装置活性挿抜試験装置 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JPH07321799A (ja) | 入出力機器管理方法 | |
| EP1845447B1 (en) | Method, apparatus and software for preventing switch failures in the presence of faults | |
| JP3381756B2 (ja) | 並列プロセッサシステム | |
| JP2000322284A (ja) | 疑似多重障害発生装置 | |
| JP2896206B2 (ja) | 多重化メモリ装置のオンライン診断方式 | |
| JP2820084B2 (ja) | 活線挿抜方法 | |
| JPH08147183A (ja) | 診断制御装置の活線挿抜方式 | |
| JPH0916509A (ja) | 汎用コンピュータシステムにおける周辺装置の保守管理 装置 | |
| JPH04312043A (ja) | プロセッサ間通信用バスの障害処理方式 | |
| JP3342030B2 (ja) | 入出力装置のリセット方式 | |
| JP2000298628A (ja) | 論理カードの増設方法ならびに同方法を用いた共通バスシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961022 |