JP2004152298A - バスを機能強化する方法および装置 - Google Patents
バスを機能強化する方法および装置 Download PDFInfo
- Publication number
- JP2004152298A JP2004152298A JP2003368072A JP2003368072A JP2004152298A JP 2004152298 A JP2004152298 A JP 2004152298A JP 2003368072 A JP2003368072 A JP 2003368072A JP 2003368072 A JP2003368072 A JP 2003368072A JP 2004152298 A JP2004152298 A JP 2004152298A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- device interface
- controller
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】実施形態によって、ビット・エラーに対して、バス・セグメント、デバイス・インターフェース、デバイスとデバイス・インターフェースとの間の結合、をテストすることができる。いくつかの実施形態では、デバイスをデバイス・インターフェースと結合させるのに応答してテスト信号を生成し、バス上に当該テスト信号を送信し、デバイス・インターフェースでのバス信号が予想されたバス信号と異なる時にエラー信号を生成する。当該テスト信号は、バス・セグメントと、バスからアダプタ・カードを分離するためのデバイス・インターフェースのバス・スイッチと、デバイス・インターフェースのスロットに挿入されるアダプタ・カードの回路またはバッファと、に関連する1つまたは複数の障害を識別するように構成された1つまたは複数のビット・パターンを有することができる。これらの実施形態の多くにおいては、バス信号は、デバイス・インターフェースのバス側および/またはスロット側にて判定される。
【選択図】図1
Description
120 システム・バス
130 システム・メモリ
140 ホット・プラグ・コントローラ
142 副バス
144 I/Oバス
146 デバイス・インターフェース
148 デバイス・インターフェース
150 周辺デバイス
155 周辺デバイス
160 ホット・プラグ・コントローラ
162 副バス
164 I/Oバス
166 デバイス・インターフェース
168 デバイス・インターフェース
170 周辺デバイス
175 周辺デバイス
200 装置
210 ホット・プラグ・コントローラ
212 信号
214 スロット・リセット信号
216 スロット電力状況
218 スロット電力制御信号
220 エラー信号
222 I2Cバス
224 スロット・バス制御
228 JTAGバス
230 デバイス・インターフェース
240 電力コントローラおよびパワーFET
244 スロット電力
250 FETバス・スイッチ
254 スロットPCIバス信号
260 PCI拡張スロット・コネクタ
270 アダプタ・カード
280 PCIホスト・ブリッジ
282 PCIバス
300 バス・スイッチ
302 ノード
304 スイッチ
306 ノード
308 マルチプレクサ
310 コンパレータ
312 ノード
314 スイッチ
316 ノード
318 マルチプレクサ
320 コンパレータ
322 ノード
324 スイッチ
326 ノード
328 マルチプレクサ
330 コンパレータ
340 I2Cコントローラ
350 コンパレータ
360 バス
370 スロット・バス
400 ステップ(処理)
410 ステップ(処理)
420 ステップ(処理)
430 ステップ(処理)
440 ステップ(条件分岐)
445 ステップ(処理)
450 ステップ(条件分岐)
460 ステップ(終了)
490 実施形態のフロー・チャート
500 実施形態
510 処理
515 処理
520 処理
525 処理
530 処理
535 処理
540 処理
Claims (28)
- デバイスをバスに結合させるのに応答してテスト信号を生成するコントローラと、
前記バス上に前記テスト信号を送信するために、前記コントローラに応答可能なように結合されたブリッジと、
前記デバイスを前記バスに結合させ、前記バスからバス信号を受け取るための、そして、前記コントローラと前記ブリッジとに結合され、前記バス信号と前記テスト信号から導出された信号とに基づいてエラー信号を確定するための、デバイス・インターフェースと、
を有する装置。 - 前記コントローラが、前記デバイスが前記デバイス・インターフェースに結合された後に前記デバイスを検出する論理を有する、請求項1に記載の装置。
- 前記コントローラが、前記エラー信号に基づいて障害の源を確定する回路を有する、請求項1に記載の装置。
- 前記コントローラが、前記障害の前記源を分離する信号を送信する回路を有する、請求項3に記載の装置。
- 前記デバイス・インターフェースが、前記デバイスを前記バスから分離するために前記デバイスと前記バスとの間に結合されたバス・スイッチを有する、請求項1に記載の装置。
- 前記デバイス・インターフェースが、前記コントローラから比較信号を受け取るための、そして前記比較信号を前記バス信号と比較するための、前記バス・スイッチに結合された回路を有し、
前記比較信号が、前記バス信号になると予想される信号を有する、請求項5に記載の装置。 - 前記回路が、制御信号に応答して前記バス信号を確定するために、前記バス・スイッチの第1の側および第2の側のバスに結合されたマルチプレクサを有する、請求項6に記載の装置。
- 論理回路が、前記比較信号の前記バス信号との比較に基づいて前記エラー信号を生成する比較回路を有する、請求項6に記載の装置。
- デバイスをバスと結合させるのに応答してテスト信号を生成するコントローラと、
前記バス上に前記テスト信号を送信するために、前記コントローラに結合されたブリッジと、
前記デバイスを前記バスに結合させ、前記バスからバス信号を受け取るための、そして、前記コントローラと前記ブリッジとに結合され、前記テスト信号と前記バス信号とに基づいてエラー信号を確定するための、デバイス・インターフェースと、
前記デバイスと通信するために前記ブリッジと結合されたプロセッサと、
を有するシステム。 - 前記ブリッジと結合されたメモリ・デバイス、をさらに有する、請求項9に記載のシステム。
- 前記ブリッジが、PCI(Peripheral ComponentInterconnect)ブリッジを有する、請求項9に記載のシステム。
- 前記デバイス・インターフェースが、前記デバイスから前記バスを分離するために、電界効果トランジスタを持ったバス・スイッチを有する、請求項9に記載のシステム。
- 前記デバイス・インターフェースが、前記バス信号を確定するために、バス・スイッチのバス側におけるバスに結合された比較回路を有する、請求項9に記載のシステム。
- 前記デバイス・インターフェースが、前記バス信号を確定するために、バス・スイッチのスロット側におけるバスに結合された比較回路を有する、請求項9に記載のシステム。
- 論理回路が、前記バス信号のビットに対して比較信号のビットを比較するのに基づいて前記エラー信号を生成する比較回路を有し、前記比較信号が、前記テスト信号の送信に応答して前記バスを介して受け取られると予想されるバス信号である、請求項9に記載のシステム。
- 前記プロセッサが、アプレットの実行に基づいて前記テスト信号を生成するように前記コントローラに指示をする、請求項9に記載のシステム。
- 命令を含むマシン可読媒体であって、前記命令が、マシンによって実行される時に、前記マシンに、
デバイスをバス用のデバイス・インターフェースと結合させるのに応答して、前記バス上に送信するためのテスト信号を確定するステップと、
前記バスに関連する障害を判定するために、前記テスト信号の送信に応答して生成されるエラー信号を解釈するステップと、
前記エラー信号の解釈が、前記障害が前記デバイスに関連するものであることを示す時に、前記バスから前記デバイスを分離するステップと、
を有する操作を実行させる、マシン可読媒体。 - ユーザ・インターフェースを介して前記障害を伝達するステップ、をさらに有する、請求項17に記載のマシン可読媒体。
- テスト信号を確定するステップが、前記障害を識別するように構成されたビット・パターンを選択するステップを有する、請求項17に記載のマシン可読媒体。
- エラー信号を解釈するステップが、別のエラー信号の解釈に基づいて前記エラー信号を解釈するステップを有する、請求項17に記載のマシン可読媒体。
- 前記デバイスを分離するステップが、バス・スイッチに信号を送るステップを有する、請求項17に記載のマシン可読媒体。
- デバイスをバス用のデバイス・インターフェースと結合させるのに応答してテスト信号を確定するステップと、
前記バス上に前記テスト信号を送信するステップと、
前記テスト信号を送信した後に前記デバイス・インターフェースでバス信号を確定するステップと、
前記バス信号と、前記バス上で前記テスト信号を送ることに対する応答として予想される比較信号と、の間の差異に基づいてエラー信号を生成するステップと、
を有する方法。 - 第2のバスを介して前記デバイス・インターフェースに前記比較信号を送信するステップ、をさらに有する、請求項22に記載の方法。
- 前記バス信号を前記比較信号と比較するステップ、をさらに有する、請求項22に記載の方法。
- テスト信号を確定するステップが、前記バスに関連する障害を識別するように構成されたビット・パターンを選択するステップを有する、請求項22に記載の方法。
- バス信号を確定するステップが、ブリッジと前記デバイス・インターフェースとの間のバス上での障害を検出するために、前記デバイス・インターフェースの入力での前記バス信号を確定するステップを有する、請求項22に記載の方法。
- バス信号を確定するステップが、前記デバイス・インターフェースに関連する障害を検出するために、前記デバイス・インターフェースの出力での前記バス信号を確定するステップを有する、請求項22に記載の方法。
- エラー信号を生成するステップが、XOR論理を用いて前記バス信号と前記比較信号とを組み合わせるステップを有する、請求項22に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/283,994 US7069477B2 (en) | 2002-10-30 | 2002-10-30 | Methods and arrangements to enhance a bus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004152298A true JP2004152298A (ja) | 2004-05-27 |
JP3745761B2 JP3745761B2 (ja) | 2006-02-15 |
Family
ID=32174787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003368072A Expired - Fee Related JP3745761B2 (ja) | 2002-10-30 | 2003-10-28 | バスを機能強化する方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7069477B2 (ja) |
JP (1) | JP3745761B2 (ja) |
CN (1) | CN1310159C (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040044928A1 (en) * | 2002-09-04 | 2004-03-04 | Der-Shyong Chang | Test device and method for information transmission interfaces |
US7656867B2 (en) * | 2003-11-25 | 2010-02-02 | Marcon International, Inc. | Serial bus identification circuit for a computer chip enclosed in a stainless steel can |
TW200537305A (en) * | 2004-05-04 | 2005-11-16 | Quanta Comp Inc | Communication system, transmission device and the control method thereof |
US7257654B1 (en) * | 2004-11-09 | 2007-08-14 | Advanced Micro Devices, Inc. | PCI bridge device configured for using JTAG scan for writing internal control registers and outputting debug state |
JP4487756B2 (ja) * | 2004-12-16 | 2010-06-23 | 日本電気株式会社 | コンピュータシステム及びシステム監視プログラム |
CN100444123C (zh) * | 2004-12-31 | 2008-12-17 | 北京中星微电子有限公司 | 一种接口测试响应设备 |
TWI275932B (en) * | 2005-08-19 | 2007-03-11 | Wistron Corp | Methods and devices for detecting and isolating serial bus faults |
US7502953B2 (en) * | 2006-01-05 | 2009-03-10 | International Business Machines Corporation | Dynamically adding additional masters onto multi-mastered IIC buses with tunable performance |
US7437496B2 (en) * | 2006-04-28 | 2008-10-14 | Ixia | Hot swap adapter |
CN100511162C (zh) * | 2006-09-29 | 2009-07-08 | 华为技术有限公司 | 一种隔离总线故障的方法、装置与一种单板 |
US7853850B2 (en) * | 2007-02-01 | 2010-12-14 | Raytheon Company | Testing hardware components to detect hardware failures |
CN100585568C (zh) * | 2008-06-17 | 2010-01-27 | 炬力集成电路设计有限公司 | 一种ahb总线测试方法与*** |
JP5401679B2 (ja) * | 2009-02-19 | 2014-01-29 | 株式会社日立製作所 | 計算機システム、管理方法及び管理サーバ |
US8918573B2 (en) | 2010-06-23 | 2014-12-23 | International Business Machines Corporation | Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment |
US8645767B2 (en) * | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Scalable I/O adapter function level error detection, isolation, and reporting |
US8615622B2 (en) | 2010-06-23 | 2013-12-24 | International Business Machines Corporation | Non-standard I/O adapters in a standardized I/O architecture |
US8656228B2 (en) | 2010-06-23 | 2014-02-18 | International Business Machines Corporation | Memory error isolation and recovery in a multiprocessor computer system |
US8645606B2 (en) | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Upbound input/output expansion request and response processing in a PCIe architecture |
US8677180B2 (en) | 2010-06-23 | 2014-03-18 | International Business Machines Corporation | Switch failover control in a multiprocessor computer system |
US8745292B2 (en) | 2010-06-23 | 2014-06-03 | International Business Machines Corporation | System and method for routing I/O expansion requests and responses in a PCIE architecture |
US8683108B2 (en) | 2010-06-23 | 2014-03-25 | International Business Machines Corporation | Connected input/output hub management |
US8949499B2 (en) * | 2010-06-24 | 2015-02-03 | International Business Machines Corporation | Using a PCI standard hot plug controller to modify the hierarchy of a distributed switch |
JP5585332B2 (ja) * | 2010-09-14 | 2014-09-10 | 日本電気株式会社 | 耐故障システム、マスタft制御lsi、スレーブft制御lsiおよび耐故障制御方法 |
US9411762B2 (en) * | 2013-03-15 | 2016-08-09 | Intel Corporation | Method and system for platform management messages across peripheral component interconnect express (PCIe) segments |
CN104679615A (zh) * | 2013-11-26 | 2015-06-03 | 英业达科技有限公司 | 总线压力测试***及其方法 |
US10444283B1 (en) * | 2017-02-14 | 2019-10-15 | Intel Corporation | Sharing a JTAG interface among multiple partitions |
US11372462B2 (en) * | 2020-03-24 | 2022-06-28 | Hitachi Energy Switzerland Ag | Protected power and data bus connection of peripheral device and host device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5833743A (ja) | 1981-08-25 | 1983-02-28 | Nec Home Electronics Ltd | コンピユ−タのインタ−フエイス検査装置 |
JPS58203533A (ja) | 1982-05-24 | 1983-11-28 | Meidensha Electric Mfg Co Ltd | デ−タ処理装置 |
JPH07334433A (ja) | 1994-06-08 | 1995-12-22 | Nec Corp | バス制御装置 |
US5701409A (en) * | 1995-02-22 | 1997-12-23 | Adaptec, Inc. | Error generation circuit for testing a digital bus |
US5852617A (en) * | 1995-12-08 | 1998-12-22 | Samsung Electronics Co., Ltd. | Jtag testing of buses using plug-in cards with Jtag logic mounted thereon |
US6032271A (en) * | 1996-06-05 | 2000-02-29 | Compaq Computer Corporation | Method and apparatus for identifying faulty devices in a computer system |
US6141711A (en) * | 1996-12-19 | 2000-10-31 | National Semiconductor Corporation | Method and apparatus to enable insertion/ejection of a device in a computer system while maintaining operation of the computer system and application software |
US5930496A (en) * | 1997-09-26 | 1999-07-27 | Compaq Computer Corporation | Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card |
US6070207A (en) * | 1998-01-26 | 2000-05-30 | Intel Corporation | Hot plug connected I/O bus for computer system |
US6363452B1 (en) * | 1999-03-29 | 2002-03-26 | Sun Microsystems, Inc. | Method and apparatus for adding and removing components without powering down computer system |
JP2001005743A (ja) | 1999-06-17 | 2001-01-12 | Toyo Commun Equip Co Ltd | 伝送装置 |
-
2002
- 2002-10-30 US US10/283,994 patent/US7069477B2/en not_active Expired - Fee Related
-
2003
- 2003-10-21 CN CNB2003101017247A patent/CN1310159C/zh not_active Expired - Fee Related
- 2003-10-28 JP JP2003368072A patent/JP3745761B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3745761B2 (ja) | 2006-02-15 |
US7069477B2 (en) | 2006-06-27 |
US20040088604A1 (en) | 2004-05-06 |
CN1310159C (zh) | 2007-04-11 |
CN1499390A (zh) | 2004-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3745761B2 (ja) | バスを機能強化する方法および装置 | |
US6996750B2 (en) | Methods and apparatus for computer bus error termination | |
EP1041491A2 (en) | Method and apparatus for adding and removing components without powering down the computer system | |
TWI502336B (zh) | 電腦系統之偵錯裝置及其方法 | |
US7873874B2 (en) | System and method for controlling synchronous functional microprocessor redundancy during test and analysis | |
US7673188B2 (en) | System and method for controlling synchronous functional microprocessor redundancy during test and method for determining results | |
US7650540B2 (en) | Detecting and differentiating SATA loopback modes | |
CN101377754B (zh) | 桥接sas信道测试***及其测试方法 | |
US6728822B1 (en) | Bus bridge circuit, information processing system and cardbus controller | |
CN102455965A (zh) | 电子装置测试***及方法 | |
US10664339B2 (en) | Information processing apparatus, information processing system, and information processing apparatus control method | |
JP2003186697A (ja) | 周辺デバイス試験システム及び方法 | |
US7009380B2 (en) | Interface device for product testing | |
KR20070033856A (ko) | 디스플레이 장치의 입력신호 판별장치 및 방법 | |
JP3261014B2 (ja) | データ処理システムにおけるモジュール交換方法および自己診断方法 | |
CN117785756B (zh) | 存储器控制***、方法、芯片及计算机可读存储介质 | |
JP2006235665A (ja) | コマンドテスタ | |
CN101645029A (zh) | 周边连接接口的测试***及其测试方法 | |
TWI384357B (zh) | 橋接sas通道測試系統及其測試方法 | |
JPH07182253A (ja) | バスアダプタ及びバス多重化方式 | |
CN115801540A (zh) | 一种PCIe设备降级检测方法、装置、终端及存储介质 | |
JP2998439B2 (ja) | 回線制御装置 | |
JP2001356881A (ja) | 多重化記憶制御装置 | |
TW202223661A (zh) | 中央處理器 | |
JP3624051B2 (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050606 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |