JP2590197B2 - 半波整流回路およびピークホールド回路 - Google Patents
半波整流回路およびピークホールド回路Info
- Publication number
- JP2590197B2 JP2590197B2 JP63113245A JP11324588A JP2590197B2 JP 2590197 B2 JP2590197 B2 JP 2590197B2 JP 63113245 A JP63113245 A JP 63113245A JP 11324588 A JP11324588 A JP 11324588A JP 2590197 B2 JP2590197 B2 JP 2590197B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- circuit
- transistor circuit
- input terminal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えば無線回路において使用される集積回
路化が可能な半波整流回路およびピークホールド回路に
関する。
路化が可能な半波整流回路およびピークホールド回路に
関する。
（従来の技術） 従来、この種の回路として例えば次のようなものが知
られている。第４図はその構成を示すもので、この回路
は演算増幅器１と、この演算増幅器１への信号の供給を
オンオフするトランジスタ２と、このトランジスタ２を
スイッチング制御する比較器３とを有し、これらの回路
をスイッチS1〜S5および利得設定用のコンデンサC1,C2
を介して図示するように接続したものである。このよう
な構成において、スイッチS1,S4,S5およびスイッチS2,S
3は第５図のSS1およびSS2に示すタイミングでそれぞれ
オンオフ動作している。この状態で、入力端子INに供給
される交流信号ｖinが正（ｖin≧０）のときには、比較
器３の出力は“H"レベルになりこれによりトランジスタ
２は導通するため、コンデンサC1からコンデンサC2へ電
荷が転送されて、回路全体としては利得がC2/C1の増幅
器として動作することになり、この結果上記交流信号ｖ
inに応じた信号が出力端子OUTから出力される。一方交
流信号ｖinが負（ｖin＜０）のときには、比較器３の出
力は“L"レベルになりこれによりトランジスタ２は遮断
状態になるため、コンデンサC1からコンデンサC2への電
荷の転送は行なわれず、このため演算増幅器１から出力
端子OUTへは電圧は出力されない。しかして、この回路
は入力信号ｖinが正のときにはVout＝（C2/C1）ｖin
を、また入力信号ｖinが負のときにはVout＝０をそれぞ
れ出力する半波整流回路として動作する。
られている。第４図はその構成を示すもので、この回路
は演算増幅器１と、この演算増幅器１への信号の供給を
オンオフするトランジスタ２と、このトランジスタ２を
スイッチング制御する比較器３とを有し、これらの回路
をスイッチS1〜S5および利得設定用のコンデンサC1,C2
を介して図示するように接続したものである。このよう
な構成において、スイッチS1,S4,S5およびスイッチS2,S
3は第５図のSS1およびSS2に示すタイミングでそれぞれ
オンオフ動作している。この状態で、入力端子INに供給
される交流信号ｖinが正（ｖin≧０）のときには、比較
器３の出力は“H"レベルになりこれによりトランジスタ
２は導通するため、コンデンサC1からコンデンサC2へ電
荷が転送されて、回路全体としては利得がC2/C1の増幅
器として動作することになり、この結果上記交流信号ｖ
inに応じた信号が出力端子OUTから出力される。一方交
流信号ｖinが負（ｖin＜０）のときには、比較器３の出
力は“L"レベルになりこれによりトランジスタ２は遮断
状態になるため、コンデンサC1からコンデンサC2への電
荷の転送は行なわれず、このため演算増幅器１から出力
端子OUTへは電圧は出力されない。しかして、この回路
は入力信号ｖinが正のときにはVout＝（C2/C1）ｖin
を、また入力信号ｖinが負のときにはVout＝０をそれぞ
れ出力する半波整流回路として動作する。
（発明が解決しようとする課題） ところがこのような従来の回路は、全ての回路素子を
MOSプロセスにて実現でき、これにより集積回路化が可
能であるが、入力信号ｖinの正負を判定するための比較
器３が必要であり、このため回路の消費電流が大きく例
えば電源としてバッテリを使用した携帯用無線機等には
適さないという問題点があった。
MOSプロセスにて実現でき、これにより集積回路化が可
能であるが、入力信号ｖinの正負を判定するための比較
器３が必要であり、このため回路の消費電流が大きく例
えば電源としてバッテリを使用した携帯用無線機等には
適さないという問題点があった。
本発明はこの点に着目し、集積化が可能であることは
勿論のこと、電圧比較器を不要として消費電流の低減を
図り、これにより消費電力が少なく特に電源としてバッ
テリを用いた回路に好適な半波整流回路を提供しようと
するものである。
勿論のこと、電圧比較器を不要として消費電流の低減を
図り、これにより消費電力が少なく特に電源としてバッ
テリを用いた回路に好適な半波整流回路を提供しようと
するものである。
また本発明の別の目的は、集積化が可能であることは
勿論のこと、電圧比較器を不要として消費電流の低減を
図り、これにより消費電力が少なく特に電源としてバッ
テリを用いた回路に好適なピークホールド回路を提供し
ようとするものである。
勿論のこと、電圧比較器を不要として消費電流の低減を
図り、これにより消費電力が少なく特に電源としてバッ
テリを用いた回路に好適なピークホールド回路を提供し
ようとするものである。
［発明の構成］ （課題を解決するための手段） 本発明は、ダイオード接続された第１のMOSトランジ
スタ回路と、バックゲートに正電圧が印加されるＰチャ
ネル形のMOSトランジスタをダイオード接続してなりか
つ前記第１のMOSトランジスタ回路に対して順方向直列
接続された第２のMOSトランジスタ回路と、反転入力端
子が第１の抵抗を介して信号入力端子に接続されるとと
もに非反転入力端子が接地されかつ出力端子が前記第１
および第２のMOSトランジスタ回路の相互接続端に接続
された演算増幅器とを備え、前記第１のMOSトランジス
タ回路の電流流入端側を前記演算増幅器の反転入力端子
に接続するとともに前記第２のMOSトランジスタ回路の
電流流出端側を整流信号出力端子に接続し、かつ前記第
１のMOSトランジスタ回路の電流流入端と前記第２のMOS
トランジスタ回路の電流流出端との間を第２の抵抗を介
して接続して半波整流回路を構成したものである。
スタ回路と、バックゲートに正電圧が印加されるＰチャ
ネル形のMOSトランジスタをダイオード接続してなりか
つ前記第１のMOSトランジスタ回路に対して順方向直列
接続された第２のMOSトランジスタ回路と、反転入力端
子が第１の抵抗を介して信号入力端子に接続されるとと
もに非反転入力端子が接地されかつ出力端子が前記第１
および第２のMOSトランジスタ回路の相互接続端に接続
された演算増幅器とを備え、前記第１のMOSトランジス
タ回路の電流流入端側を前記演算増幅器の反転入力端子
に接続するとともに前記第２のMOSトランジスタ回路の
電流流出端側を整流信号出力端子に接続し、かつ前記第
１のMOSトランジスタ回路の電流流入端と前記第２のMOS
トランジスタ回路の電流流出端との間を第２の抵抗を介
して接続して半波整流回路を構成したものである。
また別の本発明は、上記発明の構成に加えて、出力端
子と接地端子との間に容量性負荷を接続するとともに、
前記第２の抵抗の抵抗値を、前記演算増幅器の出力イン
ピーダンスと前記第２のMOSトランジスタ回路の導通抵
抗との合成抵抗値よりも十分に大きく設定してピークホ
ールド回路を構成したものである。
子と接地端子との間に容量性負荷を接続するとともに、
前記第２の抵抗の抵抗値を、前記演算増幅器の出力イン
ピーダンスと前記第２のMOSトランジスタ回路の導通抵
抗との合成抵抗値よりも十分に大きく設定してピークホ
ールド回路を構成したものである。
（作用） この結果、ダイオード構成のMOSトランジスタを用い
て整流およびピークホールドを行なえるようになり、こ
のため電圧比較器は不要となってこれにより消費電流は
低減され、電源としてバッテリを使用した携帯用無線機
等に好適な回路を提供することが可能となる。また、回
路素子全てをMOSプロセスにて実現可能であるため、集
積回路化についても容易に行ない得る。
て整流およびピークホールドを行なえるようになり、こ
のため電圧比較器は不要となってこれにより消費電流は
低減され、電源としてバッテリを使用した携帯用無線機
等に好適な回路を提供することが可能となる。また、回
路素子全てをMOSプロセスにて実現可能であるため、集
積回路化についても容易に行ない得る。
（実施例） 第１図は本発明の一実施例における半波整流回路の構
成を示すものである。この回路は、反転入力端子（−）
と非反転入力端子（＋）との間に抵抗R1を直列に介して
入力信号ｖinが供給される演算増幅器10と、各々ゲート
とドレインとが短絡されたＰチャネル形のMOSトランジ
スタ11およびＮチャネル形のMOSトランジスタ12とを有
しており、これらのMOSトランジスタ11,12は上記演算増
幅器10の反転入力端子（−）と出力端子OUTとの間に順
方向に直列接続されている。また、上記各MOSトランジ
スタ11,12の直列回路には抵抗R2が並列に接続されてお
り、さらに上記各MOSトランジスタ11,12の相互接続点で
あるソースには上記演算増幅器10の出力端が接続されて
いる。尚、21,22は上記各MOSトランジスタ11,12のバッ
クゲートにバイアス電圧ＶB1,VB2を供給するためのバイ
アス電源であり、通常ＶB1は正電圧、ＶB2は負電圧にそ
れぞれ設定される。
成を示すものである。この回路は、反転入力端子（−）
と非反転入力端子（＋）との間に抵抗R1を直列に介して
入力信号ｖinが供給される演算増幅器10と、各々ゲート
とドレインとが短絡されたＰチャネル形のMOSトランジ
スタ11およびＮチャネル形のMOSトランジスタ12とを有
しており、これらのMOSトランジスタ11,12は上記演算増
幅器10の反転入力端子（−）と出力端子OUTとの間に順
方向に直列接続されている。また、上記各MOSトランジ
スタ11,12の直列回路には抵抗R2が並列に接続されてお
り、さらに上記各MOSトランジスタ11,12の相互接続点で
あるソースには上記演算増幅器10の出力端が接続されて
いる。尚、21,22は上記各MOSトランジスタ11,12のバッ
クゲートにバイアス電圧ＶB1,VB2を供給するためのバイ
アス電源であり、通常ＶB1は正電圧、ＶB2は負電圧にそ
れぞれ設定される。
このような構成であるから、各MOSトランジスタ11,12
はそれぞれ電流をｂ点から出力端子OUTへ、またａ点か
らｂ点へしか流さないダイオードとして動作する。
はそれぞれ電流をｂ点から出力端子OUTへ、またａ点か
らｂ点へしか流さないダイオードとして動作する。
したがって、入力端子INと接地端子との間に交流信号
ｖinが供給されると、先ずこの交流入力信号ｖinが正
（ｖin≧０）の時には、演算増幅器10の出力が負電圧に
なるため、電流は入力端子INから抵抗R1およびMOSトラ
ンジスタ12をそれぞれ介してｂ点に流れ、MOSトランジ
スタ11には流れない。このため、出力端子OUTには仮想
接地点であるａ点の電圧がそのまま現われる。一方交流
入力信号ｖinが負（ｖin＜０）のときには、演算増幅器
10の出力が正電圧になるため、電流はｂ点からMOSトラ
ンジスタ11を経たのち抵抗R2および抵抗R1をそれぞれ介
して入力端子INへ流れ、MOSトランジスタ12には流れな
い。このため、出力端子OUTには Vout＝−（R2/R1）ｖin なる電圧が現われる。すなわちこの回路は、入力信号ｖ
inが接地電圧以上のとき出力端子OUTに接地電圧（0V）
が、また入力信号ｖinが負電圧のとき出力端子に−（R2
/R1）ｖinなる電圧がそれぞれ出力される、半波整流回
路として動作することになる。
ｖinが供給されると、先ずこの交流入力信号ｖinが正
（ｖin≧０）の時には、演算増幅器10の出力が負電圧に
なるため、電流は入力端子INから抵抗R1およびMOSトラ
ンジスタ12をそれぞれ介してｂ点に流れ、MOSトランジ
スタ11には流れない。このため、出力端子OUTには仮想
接地点であるａ点の電圧がそのまま現われる。一方交流
入力信号ｖinが負（ｖin＜０）のときには、演算増幅器
10の出力が正電圧になるため、電流はｂ点からMOSトラ
ンジスタ11を経たのち抵抗R2および抵抗R1をそれぞれ介
して入力端子INへ流れ、MOSトランジスタ12には流れな
い。このため、出力端子OUTには Vout＝−（R2/R1）ｖin なる電圧が現われる。すなわちこの回路は、入力信号ｖ
inが接地電圧以上のとき出力端子OUTに接地電圧（0V）
が、また入力信号ｖinが負電圧のとき出力端子に−（R2
/R1）ｖinなる電圧がそれぞれ出力される、半波整流回
路として動作することになる。
この様に本実施例であれば、電圧比較器を用いずに交
流入力信号ｖinが負電圧のときのみ入力信号電圧に比例
した電圧Vout＝−（R2/R1）ｖinを出力する半波整流を
行なうことができ、これにより消費電流を低減して回路
の低消費電力化を図ることができる。したがって、例え
ば携帯用無線機のように電源としてバッテリを使用した
機器においても十分に使用することができる。また、整
流を行なうためのダイオードをMOSトランジスタ11,12に
より構成したので、全ての回路素子をMOSプロセスの集
積回路上で実現することができる。さらに本実施例であ
れば、出力端子OUT側に配置されるMOSトランジスタ11を
Ｐチャネル形のMOSトランジスタとしたので、このMOSト
ランジスタ11にｂ点から出力端子OUTへ向かう電流が流
れる際に、MOSトランジスタ11のソース、つまりｂ点の
電圧がMOSトランジスタ11のバックゲートのバイアス電
圧ＶB1に近付くように働き、これによりバックゲート効
果を打消してゲート・ソース間の電位差の増加を押える
ことができる。このため、出力端子OUTにおけるダイナ
ミックレンジをＮチャネル形のMOSトランジスタを用い
た場合よりも広く設定することができる。
流入力信号ｖinが負電圧のときのみ入力信号電圧に比例
した電圧Vout＝−（R2/R1）ｖinを出力する半波整流を
行なうことができ、これにより消費電流を低減して回路
の低消費電力化を図ることができる。したがって、例え
ば携帯用無線機のように電源としてバッテリを使用した
機器においても十分に使用することができる。また、整
流を行なうためのダイオードをMOSトランジスタ11,12に
より構成したので、全ての回路素子をMOSプロセスの集
積回路上で実現することができる。さらに本実施例であ
れば、出力端子OUT側に配置されるMOSトランジスタ11を
Ｐチャネル形のMOSトランジスタとしたので、このMOSト
ランジスタ11にｂ点から出力端子OUTへ向かう電流が流
れる際に、MOSトランジスタ11のソース、つまりｂ点の
電圧がMOSトランジスタ11のバックゲートのバイアス電
圧ＶB1に近付くように働き、これによりバックゲート効
果を打消してゲート・ソース間の電位差の増加を押える
ことができる。このため、出力端子OUTにおけるダイナ
ミックレンジをＮチャネル形のMOSトランジスタを用い
た場合よりも広く設定することができる。
すなわち、MOSトランジスタには、ソースとバックゲ
ートとの間の電位差が大きくなるにつれて、その閾値電
圧Vthの大きさが増加し、ダイオード接続した場合の順
方向電圧（ゲート・ソース間電圧|Vgs|（＞|Vth|））が
増加するという特性があるので、第２のMOSトランジス
タ回路をＮチャネル形のトランジスタを用いて構成する
と、使用する演算増幅器の正の出力最大値に対して半端
整流回路やピークホールド回路の出力ダイナミックレン
ジを著しく狭めてしまう恐れがある。MOSトランジスタ1
1をＰチャネル形とすれば、MOSトランジスタ11を電流が
流れるときにはMOSトランジスタ11のソースの電位は常
に正となるため、この状態でのソース電位はバックゲー
トに印加された正のバイアス電圧ＶB1に近付くことにな
る。この結果、ソースとバックゲートとの間の電位差を
小さく保って、ダイオード接続の順方向電圧の増加を抑
えることが可能となり、出力端子におけるダイナミック
レンジを広く確保することが可能となる。
ートとの間の電位差が大きくなるにつれて、その閾値電
圧Vthの大きさが増加し、ダイオード接続した場合の順
方向電圧（ゲート・ソース間電圧|Vgs|（＞|Vth|））が
増加するという特性があるので、第２のMOSトランジス
タ回路をＮチャネル形のトランジスタを用いて構成する
と、使用する演算増幅器の正の出力最大値に対して半端
整流回路やピークホールド回路の出力ダイナミックレン
ジを著しく狭めてしまう恐れがある。MOSトランジスタ1
1をＰチャネル形とすれば、MOSトランジスタ11を電流が
流れるときにはMOSトランジスタ11のソースの電位は常
に正となるため、この状態でのソース電位はバックゲー
トに印加された正のバイアス電圧ＶB1に近付くことにな
る。この結果、ソースとバックゲートとの間の電位差を
小さく保って、ダイオード接続の順方向電圧の増加を抑
えることが可能となり、出力端子におけるダイナミック
レンジを広く確保することが可能となる。
一方第２図は、本発明の別の実施例として、前記半波
整流回路の主要部をそのまま用いて構成したピークホー
ルド回路の構成を示すものである。尚、同図において前
記第１図と同一部分には同一符号を付して詳しい説明は
省略する。
整流回路の主要部をそのまま用いて構成したピークホー
ルド回路の構成を示すものである。尚、同図において前
記第１図と同一部分には同一符号を付して詳しい説明は
省略する。
本実施例の回路において前記第１図と構成を異にする
ところは、出力端子OUTと接地端子との間に容量性負荷C
Lを接続した点である。このような構成において、信号
無入力時において容量性負荷CLには初期電圧ｖinitial
が充電されており、この状態で入力端子INに交流信号ｖ
inが入力されると、このときの交流入力信号ｖinと上記
初期電圧ｖinitialとが −（R2′/R1）ｖin＜ｖinitial の関係にあるときには、上記容量性負荷CLに充電されて
いる電圧はｖinitialから−（R2′/R1）ｖinになるまで
抵抗R2′を通して放電される。このときの放電時定数τ
は τ＝R2′CL である。
ところは、出力端子OUTと接地端子との間に容量性負荷C
Lを接続した点である。このような構成において、信号
無入力時において容量性負荷CLには初期電圧ｖinitial
が充電されており、この状態で入力端子INに交流信号ｖ
inが入力されると、このときの交流入力信号ｖinと上記
初期電圧ｖinitialとが −（R2′/R1）ｖin＜ｖinitial の関係にあるときには、上記容量性負荷CLに充電されて
いる電圧はｖinitialから−（R2′/R1）ｖinになるまで
抵抗R2′を通して放電される。このときの放電時定数τ
は τ＝R2′CL である。
逆に、上記交流入力信号ｖinと上記初期電圧ｖinitia
lとが −（R2′/R1）ｖin≧ｖinitial の関係にあるときには、上記容量性負荷CLの電圧は初期
電圧ｖinitialから−（R2′/R1）ｖinになるまで充電さ
れる。このときの充電時定数τは、演算増幅器10の出力
インピーダンスをRop、MOSトランジスタ11の導通抵抗を
R11とすれば、 τ＝（Rop＋R11）CL である。したがって、いま仮に抵抗R2′の抵抗値を R2′≫Rop＋R11 となるように設定すれば、出力端子OUTには例えば第３
図（ａ）に示すような交流入力信号に対し、第３図
（ｂ）に示すようにその信号波形のピーク値が保持され
た信号が出力されることになり、回路はピークホールド
回路として動作することになる。
lとが −（R2′/R1）ｖin≧ｖinitial の関係にあるときには、上記容量性負荷CLの電圧は初期
電圧ｖinitialから−（R2′/R1）ｖinになるまで充電さ
れる。このときの充電時定数τは、演算増幅器10の出力
インピーダンスをRop、MOSトランジスタ11の導通抵抗を
R11とすれば、 τ＝（Rop＋R11）CL である。したがって、いま仮に抵抗R2′の抵抗値を R2′≫Rop＋R11 となるように設定すれば、出力端子OUTには例えば第３
図（ａ）に示すような交流入力信号に対し、第３図
（ｂ）に示すようにその信号波形のピーク値が保持され
た信号が出力されることになり、回路はピークホールド
回路として動作することになる。
この様に本実施例の回路であれば、電圧比較器を用い
ずにピークホールドを行なうことができ、これにより消
費電流が小さくランニングコストが安価なピークホール
ド回路を提供することができる。また、回路素子として
全てMOSプロセスにて実現できるものを使用しているの
で、集積回路化を容易に実現することができる。
ずにピークホールドを行なうことができ、これにより消
費電流が小さくランニングコストが安価なピークホール
ド回路を提供することができる。また、回路素子として
全てMOSプロセスにて実現できるものを使用しているの
で、集積回路化を容易に実現することができる。
尚、本発明は上記各実施例に限定されるものではな
い。例えば、前記実施例では出力端子側にＰチャネル形
のMOSトランジスタ11を使用するとともに入力端子側に
Ｎチャネル形のMOSトランジスタ12を使用した場合につ
いて説明したが、入力端子IN側についてはＰチャネル形
のMOSトランジスタを使用するようにしてもよい。その
他、演算増幅器とMOSトランジスタとの接続構成等につ
いても、本発明の要旨を逸脱しない範囲で種々変形して
実施できる。
い。例えば、前記実施例では出力端子側にＰチャネル形
のMOSトランジスタ11を使用するとともに入力端子側に
Ｎチャネル形のMOSトランジスタ12を使用した場合につ
いて説明したが、入力端子IN側についてはＰチャネル形
のMOSトランジスタを使用するようにしてもよい。その
他、演算増幅器とMOSトランジスタとの接続構成等につ
いても、本発明の要旨を逸脱しない範囲で種々変形して
実施できる。
［発明の効果］ 以上詳述したように本発明によれば、ダイオード接続
された第１のMOSトランジスタ回路と、バックゲートに
正電圧が印加されるＰチャネル形のMOSトランジスタを
ダイオード接続してなりかつ前記第１のMOSトランジス
タ回路に対して順方向直列接続された第２のMOSトラン
ジスタ回路と、反転入力端子が第１の抵抗を介して信号
入力端子に接続されるとともに非反転入力端子が接地さ
れかつ出力端子が前記第１および第２のMOSトランジス
タ回路の相互接続端に接続された演算増幅器とを備え、
前記第１のMOSトランジスタ回路の電流流入端側を前記
演算増幅器の反転入力端子に接続するとともに前記第２
のMOSトランジスタ回路の電流流出端側を整流信号出力
端子に接続し、かつ前記第１のMOSトランジスタ回路の
電流流入端と前記第２のMOSトランジスタ回路の電流流
出端との間を第２の抵抗を介して接続したことによっ
て、集積化が可能であることは勿論のこと、電圧比較器
を不要として消費電流の低減を図ることができ、これに
より消費電力が少なく特に電源としてバッテリを用いた
回路に好適な半波整流回路を提供することができる。
された第１のMOSトランジスタ回路と、バックゲートに
正電圧が印加されるＰチャネル形のMOSトランジスタを
ダイオード接続してなりかつ前記第１のMOSトランジス
タ回路に対して順方向直列接続された第２のMOSトラン
ジスタ回路と、反転入力端子が第１の抵抗を介して信号
入力端子に接続されるとともに非反転入力端子が接地さ
れかつ出力端子が前記第１および第２のMOSトランジス
タ回路の相互接続端に接続された演算増幅器とを備え、
前記第１のMOSトランジスタ回路の電流流入端側を前記
演算増幅器の反転入力端子に接続するとともに前記第２
のMOSトランジスタ回路の電流流出端側を整流信号出力
端子に接続し、かつ前記第１のMOSトランジスタ回路の
電流流入端と前記第２のMOSトランジスタ回路の電流流
出端との間を第２の抵抗を介して接続したことによっ
て、集積化が可能であることは勿論のこと、電圧比較器
を不要として消費電流の低減を図ることができ、これに
より消費電力が少なく特に電源としてバッテリを用いた
回路に好適な半波整流回路を提供することができる。
また上記発明の構成に加えて、出力端子と接地端子と
の間に容量性負荷を接続するとともに、前記第２の抵抗
の抵抗値を、前記演算増幅器の出力インピーダンスと前
記第２のMOSトランジスタ回路の導通抵抗との合成抵抗
値よりも十分に大きく設定したことによって、集積化が
可能であることは勿論のこと、電圧比較器を不要として
消費電流の低減を図ることができ、これにより消費電力
が少なく特に電源としてバッテリを用いた回路に好適な
ピークホールド回路を提供することができる。
の間に容量性負荷を接続するとともに、前記第２の抵抗
の抵抗値を、前記演算増幅器の出力インピーダンスと前
記第２のMOSトランジスタ回路の導通抵抗との合成抵抗
値よりも十分に大きく設定したことによって、集積化が
可能であることは勿論のこと、電圧比較器を不要として
消費電流の低減を図ることができ、これにより消費電力
が少なく特に電源としてバッテリを用いた回路に好適な
ピークホールド回路を提供することができる。
第１図は本発明の一実施例における半波整流回路の回路
構成図、第２図は本発明の別の実施例におけるピークホ
ールド回路の回路構成図、第３図は同回路の動作説明に
使用する入出力信号波形の一例を示す図、第４図は従来
の半波整流回路の一例を示す回路構成図、第５図は同回
路におけるスイッチのオンオフタイミングを示す図であ
る。 10……演算増幅器、11……Ｐチャネル形のMOSトランジ
スタ、12……Ｎチャネル形のMOSトランジスタ、21,22…
…バックゲート用のバイアス電源、IN……交流信号ｖin
の入力端子、OUT……出力端子、R1,R2,R2′……抵抗、C
L……容量性負荷。
構成図、第２図は本発明の別の実施例におけるピークホ
ールド回路の回路構成図、第３図は同回路の動作説明に
使用する入出力信号波形の一例を示す図、第４図は従来
の半波整流回路の一例を示す回路構成図、第５図は同回
路におけるスイッチのオンオフタイミングを示す図であ
る。 10……演算増幅器、11……Ｐチャネル形のMOSトランジ
スタ、12……Ｎチャネル形のMOSトランジスタ、21,22…
…バックゲート用のバイアス電源、IN……交流信号ｖin
の入力端子、OUT……出力端子、R1,R2,R2′……抵抗、C
L……容量性負荷。
Claims (2)
- 【請求項１】ダイオード接続された第１のMOSトランジ
スタ回路と、 バックゲートに正電圧が印加されるＰチャネル形のMOS
トランジスタをダイオード接続してなりかつ前記第１の
MOSトランジスタ回路に対して順方向直列接続された第
２のMOSトランジスタ回路と、 反転入力端子が第１の抵抗を介して信号入力端子に接続
されるとともに非反転入力端子が接地されかつ出力端子
が前記第１および第２のMOSトランジスタ回路の相互接
続端に接続された演算増幅器とを備え、 前記第１のMOSトランジスタ回路の電流流入端側を前記
演算増幅器の反転入力端子に接続するとともに前記第２
のMOSトランジスタ回路の電流流出端側を整流信号出力
端子に接続し、かつ前記第１のMOSトランジスタ回路の
電流流入端と前記第２のMOSトランジスタ回路の電流流
出端との間を第２の抵抗を介して接続してなることを特
徴とする半波整流回路。 - 【請求項２】ダイオード接続された第１のMOSトランジ
スタ回路と、 バックゲートに正電圧が印加されるＰチャネル形のMOS
トランジスタをダイオード接続してなりかつ前記第１の
MOSトランジスタ回路に対して順方向直列接続された第
２のMOSトランジスタ回路と、 反転入力端子が第１の抵抗を介して信号入力端子に接続
されるとともに非反転入力端子が接地されかつ出力端子
が前記第１および第２のMOSトランジスタ回路の相互接
続端に接続された演算増幅器とを備え、 前記第１のMOSトランジスタ回路の電流流入端側を前記
演算増幅器の反転入力端子に接続するとともに前記第２
のMOSトランジスタ回路の電流流出端側を出力端子に接
続し、かつ前記第１のMOSトランジスタ回路の電流流入
端と前記第２のMOSトランジスタ回路の電流流出端との
間を前記演算増幅器の出力インピーダンスと前記第２の
MOSトランジスタ回路の導通抵抗との合成抵抗値よりも
抵抗値が十分に大きい第２の抵抗を介して接続し、かつ
前記出力端子と接地端子との間に容量性負荷を接続して
なることを特徴とするピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113245A JP2590197B2 (ja) | 1988-05-10 | 1988-05-10 | 半波整流回路およびピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113245A JP2590197B2 (ja) | 1988-05-10 | 1988-05-10 | 半波整流回路およびピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01284003A JPH01284003A (ja) | 1989-11-15 |
| JP2590197B2 true JP2590197B2 (ja) | 1997-03-12 |
Family
ID=14607251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63113245A Expired - Lifetime JP2590197B2 (ja) | 1988-05-10 | 1988-05-10 | 半波整流回路およびピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590197B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791673A (en) * | 1980-11-27 | 1982-06-07 | Omron Tateisi Electronics Co | Full wave rectifying circuit |
| JPS6083408A (ja) * | 1983-10-14 | 1985-05-11 | Pioneer Electronic Corp | 電流変換回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195105U (ja) * | 1984-11-28 | 1986-06-19 |
-
1988
- 1988-05-10 JP JP63113245A patent/JP2590197B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791673A (en) * | 1980-11-27 | 1982-06-07 | Omron Tateisi Electronics Co | Full wave rectifying circuit |
| JPS6083408A (ja) * | 1983-10-14 | 1985-05-11 | Pioneer Electronic Corp | 電流変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01284003A (ja) | 1989-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2601974B2 (ja) | 電子機器用電源装置及び電子機器システム | |
| JP2783044B2 (ja) | 昇圧回路 | |
| KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
| EP0372956A1 (en) | Constant current source circuit | |
| US5959442A (en) | Buck converter | |
| JP2002116829A (ja) | 半導体集積回路 | |
| US20110134674A1 (en) | Active rectifier and method for energy harvesting power management circuit | |
| US10303193B2 (en) | Voltage regulator circuit, corresponding device, apparatus and method | |
| EP1246362A2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| US6133766A (en) | Control circuit for the current switch edges of a power transistor | |
| US20140376292A1 (en) | Floating bias generator | |
| JP2590197B2 (ja) | 半波整流回路およびピークホールド回路 | |
| EP0582289A1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH0611102B2 (ja) | 信号検出回路 | |
| US8471414B2 (en) | Low impedance polarity conversion circuit | |
| JPH0155762B2 (ja) | ||
| JP2861693B2 (ja) | コンパレ−タ始動回路 | |
| JPH05127764A (ja) | ボルテージレギユレータ | |
| JPH05276688A (ja) | ２次電池の負荷回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JP3351405B2 (ja) | 出力端子充電機能付きバッファアンプ | |
| JP2689622B2 (ja) | パワーオンリセット回路 | |
| JP2937355B2 (ja) | スイッチングレギュレータ回路 | |
| JP4412067B2 (ja) | 直流電源装置 | |
| JPH0263219A (ja) | チャージポンプ回路 |