JP2524130Y2 - Data input device - Google Patents
Data input deviceInfo
- Publication number
- JP2524130Y2 JP2524130Y2 JP18166987U JP18166987U JP2524130Y2 JP 2524130 Y2 JP2524130 Y2 JP 2524130Y2 JP 18166987 U JP18166987 U JP 18166987U JP 18166987 U JP18166987 U JP 18166987U JP 2524130 Y2 JP2524130 Y2 JP 2524130Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- character
- switch
- kana
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【考案の詳細な説明】 〔考案の技術分野〕 本考案は、電子手帳や電子メモ、或いは、これらの機
能を組込まれ電子時計や小型電子式計算機に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an electronic organizer, an electronic memo, or an electronic timepiece or a small electronic computer incorporating these functions.
従来、例えば、電話番号及び氏名データ、スケジュー
ルデータ等メモリに記憶させておき、必要に応じてデー
タをメモリから読み出し表示装置に表示させる電子機器
が知られている。2. Description of the Related Art Conventionally, there has been known an electronic device in which, for example, a telephone number, name data, schedule data, and the like are stored in a memory, and data is read from the memory as needed and displayed on a display device.
この種の電子機器にあっては、上記メモリへ入力及び
記憶されるデータは、キーボードを用いて入力されるも
のであり、上記キーボードには、数字キーやアルファベ
ットキー或いは、カナ文字キー等が備えられている。In this type of electronic device, data input to and stored in the memory is input using a keyboard. The keyboard includes numeric keys, alphabet keys, kana character keys, and the like. Have been.
一方、この様に多くのキーを備えると、装置自体が大
型化する為、桁を選択するキーと、選択された桁に設定
キーによってデータを順次設定していき、所望のデータ
が設定された際に、次の桁を選択し新たなデータをセッ
トしてゆくという、いわゆる2つのキーによるセレクト
アンドセット方式のものも知られている。On the other hand, if a large number of keys are provided, the size of the apparatus itself becomes large. Therefore, data is sequentially set by a key for selecting a digit and a setting key for the selected digit, and desired data is set. In this case, a so-called two-key select-and-set method of selecting the next digit and setting new data is also known.
しかして、上記セレクトアンドセット方式において
は、設定スイッチによって設定されるデータの数が多い
と、操作が面倒で且つ長時間を有するという欠点があっ
た。例えば、選択された桁に対して、0〜9の数字デー
タ、アルファベット26文字データ、及びカナ50文字が設
定キーによって順次設定されるとすれば、最大86回も設
定キーを操作する場合が生じるものであり、極めて不便
であった。However, in the above-mentioned select and set method, when the number of data set by the setting switch is large, there is a disadvantage that the operation is troublesome and a long time is required. For example, if numeric data of 0-9, 26-letter alphabet data, and 50 kana characters are sequentially set by the setting key for the selected digit, the setting key may be operated up to 86 times at the maximum. And was extremely inconvenient.
本考案は上記従来の問題点に鑑みてなされたもので、
データ入力に於けるデータの設定操作において、設定で
きるデータの種類が多くても極めて簡素な操作で設定が
可能なデータ入力装置を提供することを目的とする。The present invention has been made in view of the above conventional problems,
It is an object of the present invention to provide a data input device that can be set by a very simple operation even when there are many types of data that can be set in a data setting operation in data input.
本考案は上記目的を達成するために、データ記憶手段
に記憶されているでデータの集合のなかから、任意のデ
ータの集合を選択し、この選択されたデータの集合のな
かから読み出されたでデータを位置選択手段により選択
された位置に入力することができるようにしたことを特
徴とする。In order to achieve the above object, the present invention selects an arbitrary set of data from a set of data stored in data storage means and reads out the set of data from the selected set of data. , Data can be input to the position selected by the position selecting means.
以下、図面を参照しながら本考案の実施例について説
明する。第1図は、本考案の一実施例であるデータ入力
装置のブロック図である。Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a data input device according to an embodiment of the present invention.
第1図に示すように、データを入力する位置を選択す
るための位置選択手段を構成するスイッチS3と、夫々異
なるデータの集合を記憶するためのデータ記憶手段を構
成するアルファベットパターン発生回路12、数字パター
ン発生回路13、カナ文字パターン発生回路14と、このア
ルファベットパターン発生回路12等に記憶されているデ
ータの集合のなかから任意のデータの集合を選択するた
めのデータ選択手段を構成するスイッチS1及びスイッチ
S2と、このスイッチS1,S2によって選択されたデータの
集合のなかから順番にデータを読み出して、この読み出
されたデータを前記スイッチS3によって選択された位置
に入力するための入力手段を構成するスイッチS4とを備
えている。以下、これらの構成を詳述する。RAM2は(氏
名、電話番号)から成る電話メモデータ、あるいは(時
刻、メモ)から成るスケジュールデータ等をページ単位
(1ページは21文字から成る)で多数ページ記憶出来る
ランダム・アクセス・メモリであり、英数カナ文字から
成る前記電話メモデータ、前記スケジュールデータ等の
キャラクタコードを記憶している。As shown in FIG. 1, a switch S 3 constituting the position selecting means for selecting a position for inputting data, alphabet pattern generating circuit 12 constituting the data storage means for storing a set of respective different data , A number pattern generating circuit 13, a kana character pattern generating circuit 14, and a switch constituting data selecting means for selecting an arbitrary data set from among the data sets stored in the alphabet pattern generating circuit 12, etc. S 1 and switch
And S 2, reads the data sequentially from among a set of data selected by the switches S 1, S 2, input for inputting the read data to the selected position by said switch S 3 and a switch S 4 constituting the means. Hereinafter, these configurations will be described in detail. RAM2 is a random access memory capable of storing many pages of telephone memo data including (name, telephone number) or schedule data including (time, memo) in page units (one page is composed of 21 characters). Character codes such as the telephone memo data and the schedule data, which are composed of alphanumeric and kana characters, are stored.
また、スイッチ制御部1はスイッチS1、スイッチS2の
操作に応じて、RAMアドレス制御部3にRAM2のページア
ドレスを加算するための+1信号、RAM2のページアドレ
スを減算するための−1信号を出力するスイッチ制御装
置であり、スイッチS1のみが操作された場合+1信号b
を、スイッチS2のみが操作された場合−1信号pをRAM
アドレス制御部3に出力する。またスイッチS1またはス
イッチS2が所定時間以上操作され続けた場合、それぞれ
+1信号または−1信号を所定周期(例えば8Hz)で連
続してRAMアドレス制御部2に出力する。さらに、スイ
ッチS1とスイッチS2が同時に操作された場合、データ制
御部6内のTフリップフロップ19の端子Tにモード切換
信号Kを出力する。In addition, the switch control unit 1 responds to the operation of the switches S 1 and S 2 so that the +1 signal for adding the page address of RAM 2 to the RAM address control unit 3 and the −1 signal for subtracting the page address of RAM 2 are sent to the RAM address control unit 3. a switch controller that outputs, +1 signal b when only the switch S 1 is being operated
The, RAM -1 signal p when only the switch S 2 is operated
Output to the address control unit 3. Also when the switch S 1 or switch S 2 is continuously operated for a predetermined time or more, it outputs the respective +1 signal or -1 signal sequentially in the RAM address controller 2 at a predetermined cycle (for example, 8 Hz). Furthermore, when the switch S 1 and switch S 2 are simultaneously operated, and outputs the mode switching signal K to the terminal T of the T flip-flop 19 of the data control unit 6.
次にRAMアドレス制御部3は、RAM2にページアドレス
信号PAを供給して、ページ単位でRAM2内に格納されたデ
ータの読み出し/書込みを行なう回路であり、スイッチ
SWが操作されるとワンショットパルス発生回路4から書
き込み信号WEが加わり、シフトレジスタ5に格納されて
いるデータをRAM2のページアドレス信号PAで指定される
アドレスに書き込む。また、信号b又はpが与えられた
際の読み出し動作時にはページアドレス信号PAで指定さ
れるアドレスのデータをRAM2から読み出してシフトレジ
スタ5に格納する。シフトレジスタ5は21桁分のビット
レジスタ5a〜5uがカスケード接続されたシフトレジスタ
であり、RAM2から読み出された1ページのデータ(21文
字のキャラクタコードから成る)を格納する。また、シ
フトレジスタ5の各ビットシフトレジスタ5a乃至5uは夫
々8ビットからなり、各ビットレジスタ5a乃至5uのデー
タ入力端子はそれぞれデータ設定部6のゲートG1〜G21
に接続しており、ユーザがデータ設定部6を介して設定
した電話メモデータやスケジュールデータはゲートG1〜
G21を介してシフトレジスタ5にセットされる。シフト
レジスタ5に格納された21文字のデータは常に表示制御
部7を介して液晶表示装置(LCD)から成る表示部8に
表示される。Next, the RAM address control unit 3 is a circuit that supplies a page address signal PA to the RAM 2 and reads / writes data stored in the RAM 2 in page units.
When the SW is operated, a write signal WE is applied from the one-shot pulse generation circuit 4, and the data stored in the shift register 5 is written to the RAM 2 at the address specified by the page address signal PA. Further, at the time of a read operation when the signal b or p is given, the data of the address specified by the page address signal PA is read from the RAM 2 and stored in the shift register 5. The shift register 5 is a shift register in which 21-bit bit registers 5a to 5u are cascaded, and stores one page of data (consisting of 21 character codes) read from the RAM 2. Each bit shift register 5a to 5u of the shift register 5 is composed respectively 8 bits, gate G 1 ~G 21 of each of the data input terminals of each bit registers 5a to 5u are data setting section 6
It is connected to, telephone memo data and schedule data set by the user via the data setting unit 6 gate G 1 ~
Is set in the shift register 5 through a G 21. The data of 21 characters stored in the shift register 5 is always displayed on the display unit 8 composed of a liquid crystal display (LCD) via the display control unit 7.
表示制御部7は、キャラクタ・ジェネレータ(Charac
ter Generator)を有しておりシフトレジスタ5から所
定の周期で読み出される21文字の各キャラクタコードを
キャラクタ・ジェネレータを用いて所定のドットパター
ン(例えば、5×7ドット構成)に変換する。そして、
線順次走査を行なう走査信号を所定のフレーム周期で表
示部8に供給すると共に、走査信号に同期して変換され
たドットパターンデータから得られる走査信号の加わっ
ている走査ライン上の画像信号(ドット表示信号)を表
示部8に出力してシフトレジスタ5に格納されているキ
ャラクタコードに対応する文字を表示部8に表示する。The display control unit 7 includes a character generator (Charac
Each character code of 21 characters read from the shift register 5 at a predetermined cycle is converted into a predetermined dot pattern (for example, a 5 × 7 dot configuration) using a character generator. And
A scanning signal for performing line-sequential scanning is supplied to the display unit 8 at a predetermined frame period, and an image signal (dot) on a scanning line to which a scanning signal obtained from dot pattern data converted in synchronization with the scanning signal is added. A display signal is output to the display unit 8 to display a character corresponding to the character code stored in the shift register 5 on the display unit 8.
第2図は、表示部8の画面の概略構成図である。表示
部8は、3行7桁21文字の表示を行なうドットマトリク
ス文字表示装置であり、同図において夫々1文字が表示
される文字表示領域8a,8b,8c…8uは例えば、横5ドッ
ト、縦7ドットから成る。FIG. 2 is a schematic configuration diagram of a screen of the display unit 8. The display unit 8 is a dot matrix character display device that displays 21 characters in 3 rows and 7 columns. In the figure, character display areas 8a, 8b, 8c... It consists of 7 vertical dots.
次に、第1図のデータ設定部6の回路構成を説明す
る。まず、指定桁記憶部9は設定が行われる表示桁を記
憶するアップカウンタであり、スイッチS3が操作される
と、ワンショットパルス発生回路10からパルスが加わ
り、そのパルスが加わる毎にカウントアップを行ない
“0"から“21"までをカウントする。指定桁記憶部9の
カウント値はデコーダ11及び表示制御部7に加わってお
り、デコーダ11は指定桁記憶部9から入力する指定表示
桁データ値をデコードするデコーダである。デコーダ11
の1出力〜21出力はそれぞれゲートG1〜G21に加わって
おり、Hレベルが加わったゲートG1〜G21は開放され、
後述するアルファベットパターン発生回路12、数字パタ
ーン発生回路13、カナ文字パターン発生回路14から出力
されるキャラクタコードが開放されているアンドゲート
G1〜G21を通過して、開放されているアンドゲートG1〜G
21に接続されているシフトレジスタ5の8ビットシフト
レジスタにセットされる。Next, the circuit configuration of the data setting unit 6 in FIG. 1 will be described. First, specify the digit storage unit 9 are up-counter for storing display digits setting is performed, when the switch S 3 is operated, the count-up from the one-shot pulse generating circuit 10 adds the pulse, each the pulse is applied And counts from “0” to “21”. The count value of the designated digit storage unit 9 is added to the decoder 11 and the display control unit 7, and the decoder 11 is a decoder for decoding the designated display digit data value input from the designated digit storage unit 9. Decoder 11
1 Output to 21 output is applied to respective gates G 1 ~G 21, the gate G 1 ~G 21 that joined the H level is opened,
An AND gate in which the character codes output from the alphabet pattern generation circuit 12, the number pattern generation circuit 13, and the kana character pattern generation circuit 14, which will be described later, are open.
AND gates G 1 to G that are open through G 1 to G 21
It is set in the 8-bit shift register of the shift register 5 connected to 21 .
一方、表示制御部7は指定桁記憶部9から入力される
指定表示桁データに応じて表示部8の点減、点灯制御を
行なっており、指定表示桁のデータの値に基づいて指定
された表示桁を点減表示させる。On the other hand, the display control unit 7 controls the flashing and lighting of the display unit 8 in accordance with the designated display digit data input from the designated digit storage unit 9, and is designated based on the value of the designated display digit data. The display digit is flashed.
また、15はキャラクタ指定カウンタであり、“0"から
“85"までをカウントするアップカウンタからなる。そ
して、スイッチS4が操作される毎に発生されるワンショ
ットパルス発生回路16からのパルスを入力し、そのパル
スを計数する。キャラクタ指定カウンタ15のカウント値
はデコーダ17に加わっており、デコーダ17はキャラクタ
指定カウンタ15から入力するカウント値をデコードして
そのカウント値に応じた出力をHレベルとする。デコー
ダ17の0〜25出力はアルファベットパターン発生回路12
に、26〜35出力は数字パターン発生回路13に、36〜85出
力はカナ文字パターン発生回路14に加わっており、36出
力Yはさらにアンゲート18に加わっている。Reference numeral 15 denotes a character designation counter, which comprises an up counter that counts from "0" to "85". Then, enter the pulse from the one-shot pulse generating circuit 16 which is generated each time the switch S 4 is operated, for counting the pulses. The count value of the character designation counter 15 is added to the decoder 17, and the decoder 17 decodes the count value input from the character designation counter 15 and sets the output according to the count value to the H level. The outputs 0 to 25 of the decoder 17 correspond to the alphabet pattern generation circuit 12.
The outputs 26 to 35 are applied to the numeral pattern generating circuit 13, the outputs 36 to 85 are applied to the kana character pattern generating circuit 14, and the output 36 is applied to the ungate 18.
アルファベットパターン発生回路12、数字パターン発
生回路13、カナ文字パターン発生回路14は、ROM(リー
ド・オンリ・メモリ)から成っており、それぞれデコー
ダ17の0〜25出力、26〜35出力、36〜85出力をアドレス
信号として入力している。The alphabet pattern generation circuit 12, the number pattern generation circuit 13, and the kana character pattern generation circuit 14 are composed of a ROM (Read Only Memory), and each of the decoder 17 has 0 to 25 outputs, 26 to 35 outputs, and 36 to 85 outputs. The output is input as an address signal.
アルファベットパターン発生回路12は、“A"から“Z"
までのアルファベットのキャラクタコードを記憶してお
り、デコーダ17から加えられるアドレス信号0〜25の中
のHレベルとなっているアドレスビット信号に応じて、
それぞれアルファベット“A"から“Z"のキャラクタコー
ドのいずれかを出力して、ゲートG1〜G21に加える。ま
た数字パターン発生回路13は、“0"から“9"までの数字
のキャラクタコードを記憶しており、デコーダ17からの
出力26〜35に応じて0〜9のいずれかを出力して、ゲー
トG1〜G21に加える。さらにカナ文字パターン発生回路1
4は“ア”から“ン”までのカナ文字のキャラクタコー
ドを記憶しており、デコーダ17から加えられるアドレス
信号36〜85の中のHレベルとなっているアドレスビット
信号に応じて、それぞれカナ文字“ア”、“イ”、
“ウ”、…、“ン”のキャラクタコードを出力してゲー
トG1〜G21に加える。The alphabet pattern generation circuit 12 converts “A” to “Z”.
The character codes of the alphabets up to are stored, and according to the address bit signal at H level among the address signals 0 to 25 applied from the decoder 17,
Each outputting one of the character code "Z" alphabet "A", applied to the gate G 1 ~G 21. The number pattern generating circuit 13 stores character codes of numbers from "0" to "9", and outputs any one of 0 to 9 in accordance with the output 26 to 35 from the decoder 17, Add to G 1 ~G 21. Kana character pattern generation circuit 1
4 stores character codes of kana characters from "a" to "n". Each of them stores a kana character in accordance with an H-level address bit signal among address signals 36 to 85 applied from the decoder 17. The characters "a", "i",
"C", ..., and outputs a character code of "down" applied to the gate G 1 ~G 21.
次にTフリップフロップ19は、前記スイッチ制御部1
から出力されるモード切換信号K(スイッチS1とS2の同
時押し出力)を端子Tに入力しているトリガーフリップ
フロップであり、モード切換信号Kの立ち上がり毎に
Q、出力を反転させる。TフリップフロップのQ出力
(信号M1)、出力(信号M2)は切換パターン信号発生
回路20に入力しており、Q出力はさらにアンドゲート18
に入力している。アンゲート18の出力はキャラクタ指定
カウンタ15のリセット端子Rに入力しており、デコーダ
17の36出力Y及びTフリップフロップのQ出力が共にH
レベルである時に、アンゲート18を介してキャラクタ指
定カウンタ15をリセットさせる。Next, the T flip-flop 19 is connected to the switch control unit 1.
A trigger flip-flop being input mode switching signal K is output (simultaneous push the output of the switch S 1 and S 2) to the terminal T from, Q for each rise of the mode switching signal K, for inverting the output. The Q output (signal M 1 ) and output (signal M 2 ) of the T flip-flop are input to a switching pattern signal generation circuit 20, and the Q output is further supplied to an AND gate 18.
Is being entered. The output of the ungate 18 is input to the reset terminal R of the character designation counter 15 and
17 36 outputs Y and Q output of T flip-flop are both H
When the level is at the level, the character designation counter 15 is reset via the ungate 18.
またTフリップフロップ19の端子Q、から出力され
る信号M1、M2が入力する切換パターン信号発生回路20
は、信号M1の立ち上がり及び信号M2の立ち上がりで夫々
切換パターン信号を表示制御部7に出力する回路であ
る。Further, a switching pattern signal generating circuit 20 to which signals M 1 and M 2 output from the terminal Q of the T flip-flop 19 are input.
Is a circuit for outputting respective switching pattern signal to the display control unit 7 at the rising of the rising and the signal M 2 of the signal M 1.
上記の構成において、スイッチS1の単独操作では順次
RAM2の次のページを選択することが可能であり、スイッ
チS2の単独操作で順次前のページを選択することが可能
である。したがって、スイッチS1またはスイッチS2の単
独操作により所望のページを自由に選択することができ
る。第3図は、上記スイッチS1及びS2の操作によって表
示部8に表示される表示内容を示している。In the above configuration, sequentially alone operation of the switch S 1
It is possible to select the RAM2 of the next page, it is possible to select the sequential Previous alone operation of the switch S 2. Therefore, it is possible to freely select a desired page by a single operation of the switch S 1 or switch S 2. Figure 3 shows the display contents displayed on the display unit 8 by the operation of the switches S 1 and S 2.
また、スイッチS1またはスイッチS2の単独操作で所望
のページを選択した後は、訂正もしくは設定の為にスイ
ッチS3を操作して表示部8上に表示されたページ内の所
定の桁を選択することができる。スイッチS3を操作する
と、ワンショットパルス発生回路10からワンショットの
パルスが指定桁記憶部9の入力端子に加わり、指定桁記
憶部9は記憶している桁データを加算する。したがっ
て、スイッチS3を操作する毎に指定桁記憶部9は桁デー
タが加算されてデコーダ11に加わる。Further, after selecting the desired page alone operation of the switch S 1 or switch S 2 is the predetermined digit of the displayed for correction or set by operating the switch S 3 on the display unit 8 pages You can choose. Operating the switch S 3, applied from the one-shot pulse generating circuit 10 to the input terminal of the pulse is designated digit storage portion 9 of the one-shot, designated digit storage unit 9 adds the digit data stored. Therefore, designation digit storage portion 9 for every operating the switch S 3 are summed digits data applied to the decoder 11.
デコーダ11は、指定桁記憶部9から入力する桁データ
の値に応じてゲートG1〜G21のいずれかを開放する。従
って、スイッチS3を操作する毎に、ゲートG1、G2…G21
が順次開放されていく。Decoder 11, opens one of the gates G 1 ~G 21 in accordance with the value of the digit data input from the designated digit storage unit 9. Therefore, every time to operate the switch S 3, the gate G 1, G 2 ... G 21
Are sequentially released.
また、表示制御部7は、指定桁記憶部9から加わる桁
データの指定する表示桁を点減表示する。したがって、
スイッチS3の操作によって選択された表示桁は点減表示
される。Further, the display control unit 7 displays the display digit specified by the digit data added from the specified digit storage unit 9 in a dotted manner. Therefore,
Display digits selected by the operation of the switch S 3 is displayed down point.
スイッチS3によって選択した表示桁へのデータ指定は
スイッチS4の操作によって行なう。Data specification of the display digits selected by the switch S 3 is performed by the operation of the switch S 4.
スイッチS4を操作すると、ワンショットパルス発生回
路16からワンショットパルスがキャラクタ指定カウンタ
15の入力端子に加わる。キャラクタ指定カウンタ15は、
入力端子にパルスが加わる毎にカウントアップされ、そ
のカウント値をデコーダ17に加える。デコーダ17は、キ
ャラクタ指定カウンタ15から加わるカウントデータの値
に応じていずれかの出力をHレベルにしてアルファベッ
トパターン発生回路12、数字パターン発生回路13あるい
はカナ文字パターン発生回路14に加えるアルファベット
パターン発生回路12は、デコーダ17の0〜25のいずれか
の出力がHレベルに立ち上がったとき、それぞれアルフ
ァベット“A"〜“Z"のいずれかのキャラクタコードをゲ
ートG1〜G21に出力する。また、数字パターン発生回路1
3は、デコーダ17の26〜35出力のいずれかがHレベルに
立ち上がったときに、それぞれ数字“0"〜“9"のキャラ
クタコードのいずれかをゲートG1〜G21に出力する。さ
らにカナ文字パターン発生回路14は、デコーダ17の36〜
85出力のいずれかがHレベルに立ち上がったときにそれ
ぞれカナ文字“ア”〜“ン”のキャラクタコードをゲー
トG1〜G21に出力する。従って、スイッチS4を操作する
毎にアルファベットパターン発生回路12、数字パターン
発生回路13、カナ文字パターン発生回路14から、アルフ
ァベット“A"〜“Z"、数字“0"〜“9"、カナ文字“ア”
〜“ン”のキャラクタコードが、順次ゲートG1〜G21に
出力され、開放されているゲートを介して、シフトレジ
スタ5の指定されているレジスタにセットされる。Operating the switch S 4, the one-shot pulse character specified counter from the one-shot pulse generating circuit 16
Apply to 15 input terminals. Character designation counter 15
Each time a pulse is applied to the input terminal, the count is incremented, and the count value is applied to the decoder 17. The decoder 17 changes one of the outputs to the H level in accordance with the value of the count data added from the character designation counter 15, and adds the output to the alphabet pattern generation circuit 12, the number pattern generation circuit 13, or the kana character pattern generation circuit 14. 12, when 0-25 either the output of the decoder 17 rises to H level, respectively outputs one of the character codes of the alphabet "a" ~ "Z" to the gate G 1 ~G 21. Also, the number pattern generation circuit 1
3, one of 26-35 output of the decoder 17 is when the rises to H level, outputs one of the character codes of respective numerals "0" to "9" to the gate G 1 ~G 21. Furthermore, the kana character pattern generation circuit 14
85 one of the outputs to output a character code of the kana letter "A" - "down" respectively when rises to H level to the gate G 1 ~G 21. Therefore, the alphabet pattern generating circuit 12 for each to operate the switch S 4, numeral pattern generating circuit 13, a kana character pattern generating circuit 14, alphabetic "A" - "Z", numbers "0" to "9", kana characters “A”
Character Code - "down" is output sequentially to the gate G 1 ~G 21, via the opened in which the gate is set to a register that is specified in the shift register 5.
しかして、デコーダ17の36出力Yはアンゲート18に加
わっており、Tフリップフロップ19のQ出力(信号M1)
がHレベルとなってアンゲートに加わっているときは、
デコーダ17の36出力YがHレベルになると、アンゲート
18を介して、キャラクタ指定カウンタ15のリセット端子
RにHレベルが加わりキャラクタ指定カウンタ15は“0"
にリセットされる。したがって、キャラクタ指定カウン
タ15は、“0"〜“35"までをカウントしアルファベット
と数字のみ出力させる。また、Tフリップフロップ19の
Q出力がLレベルのときはデコーダ17の36出力YがHレ
ベルになってもキャラクタ指定カウンタ15はリセットさ
れず“0"〜“85"までをカウントし、アルファベット、
数字、カナ文字を出力させる。Thus, the 36 output Y of the decoder 17 is applied to the ungate 18 and the Q output of the T flip-flop 19 (signal M 1 ).
Is at the H level and is participating in the ungate,
When the 36 output Y of the decoder 17 becomes H level,
The H level is applied to the reset terminal R of the character designation counter 15 via 18 and the character designation counter 15 is set to "0".
Is reset to Therefore, the character designation counter 15 counts from "0" to "35" and outputs only alphabets and numbers. When the Q output of the T flip-flop 19 is at the L level, the character designation counter 15 is not reset even if the 36 output Y of the decoder 17 is at the H level, and counts from "0" to "85".
Output numbers and kana characters.
ここで、第4図(a)、(b)にキーS4の操作によっ
て設定されるデータを示す。Here, 4 (a), shows the data set by operation of the key S 4 in (b).
Tフリップフロップ19のQ出力がLレベルのときはカ
ナ有りモードであり、キーS4を操作する毎に、アルファ
ベットパターン発生回路12、数字パターン発生回路13、
カナ文字パターン発生回路14からアルファベット“A"〜
“Z"、数字“0"〜“9"、カナ文字“ア”〜“ン”のキャ
ラクタコードが順次出力され、その出力されたキャラク
タコードが開放されているG×を通過してシフトレジス
タ5の指定されているレジスタにセットされるので、表
示部8の選択されている表示桁にはキーS4を操作する毎
に第4図(a)に示すように、「A」→「B」→「C」
…→「Y」→「Z」→「0」→「1」→「2」…→
「9」→「ア」→「イ」→「ウ」…→「ン」が表示され
る。キャラクタ指定カウンタ15は、“0"から“85"まで
をカウントした後、再び“0"からカウントを開始するの
で、カナ有りモードにおいては、キーS4の操作により
「A」→「B」→「C」…→「Y」→「Z」→「0」→
「1」→「2」…→「9」→「ア」→「イ」→「ウ」…
→「ン」が表示部8の選択された表示桁にサイクリック
に表示される。したがって、カナ有りモードにおいて
は、アルファベット「A」〜「Z」、数字「0」〜
「9」、カナ文字「ア」〜「ン」を順次サイクリックに
設定できる。T Q output of the flip-flop 19 is in kana there mode at the L level, each operating the key S 4, the alphabet pattern generating circuit 12, numeral pattern generating circuit 13,
From the kana character pattern generation circuit 14 to the alphabet "A"
The character codes of “Z”, the numbers “0” to “9”, and the kana characters “a” to “n” are sequentially output, and the output character codes pass through the open G × and the shift register 5 because it is set in a register of the specified, as shown in FIG. 4 (a) for each the display the selected digit display section 8 to operate the key S 4, "a" → "B" → "C"
... → "Y" → "Z" → "0" → "1" → "2" ... →
"9" → "A" → "I" → "U" ... → "N" is displayed. Character specified counter 15, after counting up from "0" to "85", so to start counting again from "0", in Kana There mode, the operation of the key S 4 "A" → "B" → "C" ... → "Y" → "Z" → "0" →
"1" → "2" ... → "9" → "A" → "I" → "U" ...
→ "N" is cyclically displayed at the selected display digit of the display section 8. Therefore, in the kana mode, the alphabets "A" to "Z" and the numbers "0" to
"9" and kana characters "a" to "n" can be sequentially set cyclically.
一方、Tフリップフロップ19のQ出力がHレベルのと
きはカナ無しモードであり、カナ無しモードにおいて
は、キャラクタ指定カウンタ15はキーS4を操作する毎に
“0"〜“35"までをカウントするのでキーS4を操作する
毎に、アルファベットパターン発生回路12、数字パター
ン発生回路13から順次出力されるアルファベット「A」
〜「Z」、数字「0」〜「9」のキャラクタコードが、
開放されているゲートG×を通過してシフトレジスタ5
にセットされる。キーS4を操作する毎に表示制御部7を
介して、表示部8の表示桁は第4図(b)に示すように
「A」→「B」→「C」…→「Y」→「Z」→「0」→
「1」→「2」…→「9」がサイクリックに表示され
る。したがって、カナ無しモードにおいては、アルファ
ベット「A」〜「Z」、数字「0」〜「9」の設定が可
能である。On the other hand, when the Q output of the T flip-flop 19 is at H level is kana mode without, in kana no mode is counted up from "0" to "35" for each character designation counter 15 to operate the key S 4 every operating the key S 4 so that, in alphabetical pattern generating circuit 12, alphabetic sequentially output from numerical pattern generating circuit 13 "a"
~ "Z" and the character codes of the numbers "0"-"9"
The shift register 5 passes through the open gate G ×
Is set to Via the display control unit 7 for each operating key S 4, display digit of the display unit 8 as shown in FIG. 4 (b) "A" → "B" → "C" ... → "Y" → "Z" → "0" →
"1" → "2" ... → "9" are displayed cyclically. Therefore, in the kanaless mode, alphabets “A” to “Z” and numbers “0” to “9” can be set.
このような、カナ有りモードとカナ無しモードのモー
ド切換は、前述したようにスイッチS1とスイッチS2の同
時操作を行なうことにより、スイッチ制御部1よりモー
ド切換信号Kが出力され随時交互に切り換えることが可
能である。Such mode switching Kana with-a pinion without mode, by performing the simultaneous operation of switches S 1 and switch S 2 as described above, alternately at any time mode switching signal K from the switch control unit 1 is output It is possible to switch.
しかして、このようにカナ有りモードと、カナ無しモ
ードが切換えられた際は、切換パターン信号発生回路20
は、信号M1又はM2が立ち上がったことを検出して切換え
られたことを示すパターン信号を、所定時間、例えば1
秒間表示制御部7に送って、使用者に切換わったことを
報知する。When the mode with the kana and the mode without the kana are thus switched, the switching pattern signal generation circuit 20
Is a pattern signal indicating that the switched by detecting that the signal M 1 or M 2 has risen a predetermined time, for example 1
It is sent to the display control unit 7 for a second to notify the user of the switching.
第5図は、カナ有りモードからカナ無しモードに切換
わった際の表示状態を示しており、また、カナ無しモー
ドからカナ有りモードに切換割った場合には、ENGLISH
→JAPANESEの表示が行なわれるものである。FIG. 5 shows the display state when the mode is switched from the mode with kana to the mode without kana.
→ JAPANESE is displayed.
このように、上記実施例においては、設定スイッチS4
が操作される毎に設定されるデータとして、カナ文字が
設定される場合と、カナ文字が設定されない場合とをあ
らかじめ選択出来るようにしたので、カナ文字が不要の
場合には、アルファベット文字及び数字文字のみが設定
可能となり設定操作が極めて簡素化されるものである。Thus, in the above embodiment, the setting switch S 4
When the Kana character is set, it is possible to select in advance whether the Kana character is set or not when the Kana character is set. Only characters can be set, and the setting operation is extremely simplified.
なお、上記実施例においては、カナ文字としてカタカ
ナの場合について述べたが、平ガナであってもよいこと
は勿論である。In the above embodiment, the case of katakana has been described as the kana character, but it is needless to say that the character may be flat kana.
また、カナ有無を選択可能にしたが、カナではなく、
アルファベット、数字の有り無しを選択出来るようにし
てもよく、更には、アルファベットとカナのいずれか一
方を選択出来るようにしてもよい。In addition, we made it possible to select whether or not kana, but instead of kana,
It may be made possible to select the presence or absence of alphabets and numbers, and further, it may be possible to select either alphabets or kana.
以上説明したように、本考案によれば、データ記憶手
段に記憶されているデータの集合のなかから、任意のデ
ータの集合を選択し、この選択されたデータの集合のな
かから読み出されたデータを位置選択手段により選択さ
れた位置に入力することができる構成としているので、
設定するデータの集合を、記憶されているデータの集合
のなかから任意に選択でき、このため必要なデータの集
合のみでデータの入力設定ができ、データの設定操作を
簡素化し、使い勝手の著しい向上を図ることができる効
果を有するものである。As described above, according to the present invention, an arbitrary data set is selected from among the data sets stored in the data storage means, and the data set is read out from the selected data set. Since the data can be input to the position selected by the position selection means,
The set of data to be set can be arbitrarily selected from among the set of stored data. Therefore, data input setting can be performed only with the necessary set of data, simplifying the data setting operation and significantly improving usability. This has the effect of achieving the following.
【図面の簡単な説明】 第1図は本考案の一実施例の全体ブロック図、第2図は
表示部8の画像構成を示す図、第3図はスイッチ操作に
よる表示状態の変化を示す図、第4図(a)、(b)は
それぞれカナ有りモード切換パターン、カナ無しモード
切換パターンの表示を示す図、第5図は、スイッチS1、
S2が同時操作された場合の表示状態を示す図である。 2……RAM、3……RAMアドレス制御部、5……シフトレ
ジスタ、6……データ制御部、9……指定桁記憶部、15
……キャラクタ指定カウンタ、20……切換パターン信号
発生回路。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an overall block diagram of an embodiment of the present invention, FIG. 2 is a diagram showing an image configuration of a display unit 8, and FIG. 3 is a diagram showing a change in a display state by a switch operation. , FIGS. 4 (a) and 4 (b) show the display of the mode switching pattern with kana and the mode switching pattern without kana, respectively. FIG. 5 shows the switches S 1 ,
S 2 is a diagram illustrating a display state when co-operation. 2 ... RAM, 3 ... RAM address control unit, 5 ... shift register, 6 ... data control unit, 9 ... designated digit storage unit, 15
…… Character designation counter, 20 …… Switching pattern signal generation circuit.
Claims (1)
手段と、 夫々異なるデータの集合を記憶するデータ記憶手段と、 このデータ記憶手段に記憶されているデータの集合のな
かから任意のデータの集合を選択するデータ選択手段
と、 このデータ選択手段によって選択されたデータの集合の
なかから順番にデータを読み出して、この読み出された
データを前記位置選択手段によって選択された位置に入
力する入力手段と を備えたことを特徴とするデータ入力装置。1. A position selecting means for selecting a position for inputting data, a data storing means for storing a different set of data, and an arbitrary data set from a set of data stored in the data storing means. A data selecting means for selecting a set; and an input for reading data in order from a set of data selected by the data selecting means and inputting the read data to a position selected by the position selecting means. And a data input device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18166987U JP2524130Y2 (en) | 1987-11-28 | 1987-11-28 | Data input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18166987U JP2524130Y2 (en) | 1987-11-28 | 1987-11-28 | Data input device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0187434U JPH0187434U (en) | 1989-06-09 |
JP2524130Y2 true JP2524130Y2 (en) | 1997-01-29 |
Family
ID=31473147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18166987U Expired - Lifetime JP2524130Y2 (en) | 1987-11-28 | 1987-11-28 | Data input device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2524130Y2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06231023A (en) * | 1993-10-19 | 1994-08-19 | Olympus Optical Co Ltd | Information recorder |
JPH06231014A (en) * | 1993-10-19 | 1994-08-19 | Olympus Optical Co Ltd | Information recorder |
-
1987
- 1987-11-28 JP JP18166987U patent/JP2524130Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0187434U (en) | 1989-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4458238A (en) | Hand held data entry unit | |
JPS6122808B2 (en) | ||
US4519044A (en) | Small-sized electronic calculator capable of functioning as a musical instrument | |
JP2524130Y2 (en) | Data input device | |
JPS6357827B2 (en) | ||
KR100418066B1 (en) | Method for input character of cellular phone | |
JPS6356581B2 (en) | ||
GB2090451A (en) | Electronic display | |
JP3328245B2 (en) | Keyboard character input method, character input method, and recording medium | |
KR100352793B1 (en) | Method for inputting hangul in keyphone | |
JPS5930130A (en) | Input device | |
KR19990069519A (en) | Message input device of communication terminal | |
JPS6432125A (en) | Electronic scale device | |
KR19980013987A (en) | How to input Hangul signal using Tenki | |
KR20000012540U (en) | Cell Phone Text Input Device | |
KR20000020185A (en) | Korean language input method of mobile communication terminal and korean language input device | |
JP2589169B2 (en) | Display circuit | |
JPS5896372A (en) | Electronic translator | |
KR100421545B1 (en) | Method for inputting hangul character set and mobile phone using the same | |
JPS61281320A (en) | Electronic calculator provided with memo function | |
JP2822456B2 (en) | Data storage device | |
JPS6245224Y2 (en) | ||
JPS6022418Y2 (en) | Key-input electronic equipment | |
KR20000046526A (en) | Apparatus for inputting english message for communication terminal | |
JPH05150726A (en) | Display device |