JP2587928B2 - IC inspection equipment - Google Patents
IC inspection equipmentInfo
- Publication number
- JP2587928B2 JP2587928B2 JP62025172A JP2517287A JP2587928B2 JP 2587928 B2 JP2587928 B2 JP 2587928B2 JP 62025172 A JP62025172 A JP 62025172A JP 2517287 A JP2517287 A JP 2517287A JP 2587928 B2 JP2587928 B2 JP 2587928B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- circuit
- pin connection
- connection terminal
- bit position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、被検査ICのピンがそれぞれ接続されるピ
ン接続端子に測定回路を選択的に接続して被検査ICの測
定を行うIC検査装置に関し、特に、このようなIC検査装
置におけるピン接続端子と測定回路との接続制御に係わ
る改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an IC inspection for measuring an IC under test by selectively connecting a measurement circuit to a pin connection terminal to which each pin of the IC under test is connected. The present invention relates to an apparatus, and particularly to an improvement relating to control of connection between a pin connection terminal and a measurement circuit in such an IC inspection apparatus.
[従来の技術] 一般にIC検査装置においては、ICのピンに電圧を印加
してピン電流を測定するための直流測定回路を備えてお
り、ピン接続端子に対応して設けられたリレーにより、
直流測定回路をピン接続端子に選択的に接続して測定を
行なうようになっている。[Prior art] In general, an IC inspection apparatus is provided with a DC measurement circuit for applying a voltage to an IC pin and measuring a pin current, and a relay provided corresponding to a pin connection terminal is used.
The measurement is performed by selectively connecting a DC measurement circuit to the pin connection terminal.
このような測定の時間を短縮するために、最近のIC検
査装置にあっては、直流測定回路を複数個備えているも
のが多い。In order to reduce the time for such measurement, many recent IC inspection apparatuses include a plurality of DC measurement circuits.
あるIC検査装置は、128個のピン接続端子に対して4
個の直流測定回路を装備しており、同時に4個のピン接
続端子に直流測定回路を接続して測定を行うことができ
る。One IC inspection device has 4 pins for 128 pin connection terminals.
The DC measurement circuit is equipped, and the measurement can be performed by connecting the DC measurement circuit to four pin connection terminals at the same time.
このIC検査装置についてさらに説明すれば、1番目の
直流測定回路は1番,5番,,・・・,65番,69番,・・・,1
25番の合計32個のピン接続端子とそれぞれの対応リレー
を介して接続され、2番目の直流測定回路は2番,6番,
・・・,66番,70番,・・・,126番の合計32個のピン接続
端子にそれぞれの対応リレーを介して接続される。同様
に、3番目の直流測定回路は3番、7番,・・・,66番,
71番,・・・,127番のピン接続端子と対応のリレーを介
して接続され、4番目の直流測定回路は4番,8番,・・
・,68番,72番,・・・,128番のピン接続端子と対応のリ
レーを介して接続される。To further explain this IC inspection apparatus, the first DC measurement circuit is No. 1, No. 5,..., No. 65, No. 69,.
No. 25, a total of 32 pin connection terminals and their corresponding relays, the second DC measurement circuit is No. 2, No. 6,
, No. 66, No. 70,..., No. 126 are connected via a corresponding relay to a total of 32 pin connection terminals. Similarly, the third DC measurement circuit is the third, seventh, ..., 66,
The No. 71, ..., 127 pin connection terminals are connected via the corresponding relays, and the fourth DC measurement circuit is No. 4, 8, ...
・ Connected to the 68th, 72nd,..., 128th pin connection terminals via the corresponding relays.
また、前記各ピン接続端子に対応したリレーの制御の
ために、32ビットのシフトレジスタが4個設けられてお
り、各シフトレジスタの各ビット位置の出力信号は特定
のピン接続端子に対応したリレーの制御信号として割り
当てられている。Further, four 32-bit shift registers are provided for controlling the relay corresponding to each of the pin connection terminals, and the output signal at each bit position of each shift register outputs the relay signal corresponding to the specific pin connection terminal. Are assigned as control signals.
この割り当て関係は固定しており、1番目のシフトレ
ジスタの各ビット位置は1番目の直流測定回路と接続さ
れた32個のリレーに順番に割り当てられ、2番目のシフ
トレジスタの各ビット位置は2番目の直流測定回路と接
続された32個のリレーに順番に割り当てられ、3番目の
シフトレジスタの各ビット位置は3番目の直流測定回路
と接続された32個のリレーに順番に割り当てられ、同様
に4番目のシフトレジスタの各ビット位置は4番目の直
流測定回路と接続された32個のリレーに順番に割り当て
られている。This allocation relationship is fixed, and each bit position of the first shift register is sequentially allocated to 32 relays connected to the first DC measurement circuit, and each bit position of the second shift register is 2 bits. Each bit position of the third shift register is sequentially allocated to the 32 relays connected to the third DC measurement circuit, and the bit positions of the third shift register are sequentially allocated to the 32 relays connected to the third DC measurement circuit. Each bit position of the fourth shift register is sequentially assigned to 32 relays connected to the fourth DC measurement circuit.
このような構成において、各シフトレジスタの第1ビ
ット位置に“1"がセットされ、各シフトレジスタは同じ
シフトパルスにより一斉にシフトさせられる。最初、各
シフトレジスタの第1ビット位置の出力号が“1"になる
ため、1番,2番,3番,4番のピンに直流測定回路が同時に
接続され、その4ピンについて同時に測定が行われる。
次のシフトパルスのタイミングで各シフトレジスタの第
2ビット位置の出力信号が“1"になるので、5番,6番,7
番,8番のピンに直流測定回路が同時に接続され、その4
ピンについての測定が行われる。同様に、最後のシフト
パルスのタイミングで各シフトレジスタの第32ビット位
置の出力信号が“1"になるので、125番,126番,127番,12
8番のピンが同時に測定される。In such a configuration, "1" is set to the first bit position of each shift register, and each shift register is simultaneously shifted by the same shift pulse. First, since the output signal of the first bit position of each shift register becomes "1", a DC measurement circuit is simultaneously connected to the first, second, third, and fourth pins, and measurement is simultaneously performed for the four pins. Done.
Since the output signal at the second bit position of each shift register becomes "1" at the timing of the next shift pulse, the fifth, sixth, and seventh shift registers are output.
The DC measurement circuit is connected to pins # 8 and # 8 at the same time.
A measurement is made on the pin. Similarly, since the output signal at the 32nd bit position of each shift register becomes “1” at the timing of the last shift pulse, the 125th, 126th, 127th, and 12th
Pin 8 is measured simultaneously.
このように、128ピンのICについて、4ピンずつ直流
測定を行うことができるため、1ピンずつ直流測定を行
う場合に比較し、測定時間をほぼ4分の1まで短縮する
ことができる。As described above, the DC measurement can be performed for each of the four pins for the 128-pin IC, so that the measurement time can be reduced to almost one fourth as compared with the case where the DC measurement is performed for each of the one pins.
[解決しようとする問題点] しかし、前記従来のIC検査装置では、シフトレジスタ
の各ビット位置とリレーとの対応関係が固定しているた
め、次のような問題がある。[Problems to be Solved] However, in the above-described conventional IC inspection apparatus, since the correspondence between each bit position of the shift register and the relay is fixed, there is the following problem.
例えば、64ピンのICを2個、IC検査装置にセットして
検査を行う場合を考える。この場合、1番目のICのピン
は1番から64番のピン接続端子に接続され、2番目のIC
のピンは65番から128番のピン接続端子に接続される。For example, consider a case in which two 64-pin ICs are set in an IC inspection apparatus and an inspection is performed. In this case, the pins of the first IC are connected to the 1st to 64th pin connection terminals,
Are connected to the 65th to 128th pin connection terminals.
前記のように4個のシフトレジスタのシフト動作を行
わせた場合、最初、1番目のICは1番から4番の4本の
ピンに直流測定回路がそれぞれ接続されるが、2番目の
ICは直流測定回路が接続されない。次のシフトパルスの
タイミングでは、1番目のICの5番から8番のピンに直
接測定回路が接続されるが、2番目のICのピンには直流
測定回路が接続されない。When the shift operation of the four shift registers is performed as described above, first, the first IC is connected to the four pins No. 1 to No. 4, respectively.
No DC measurement circuit is connected to the IC. At the timing of the next shift pulse, the measurement circuit is directly connected to the fifth to eighth pins of the first IC, but the DC measurement circuit is not connected to the pins of the second IC.
同様に、1番目のICの測定だけが連続して行われ、そ
の間は2番目のICの測定は行われない。2番目のICの測
定が始まるのは、1番目のICの61番から64番のピンの測
定が済んだ次のシフトパルスのタイミングからである。Similarly, only the measurement of the first IC is performed continuously, during which time the measurement of the second IC is not performed. The measurement of the second IC starts at the timing of the next shift pulse after the measurement of the pins 61 to 64 of the first IC.
このように、従来のIC検査装置においては、2個(ま
たは3個以上)のICの測定を同時に行うことができな
い。As described above, the conventional IC inspection apparatus cannot measure two (or three or more) ICs at the same time.
したがって、この発明の目的は、そのような問題点を
解決し、1個のICの測定にも2個以上のICの同時測定に
も柔軟に対処可能なIC検査装置を提供することにある。Therefore, an object of the present invention is to solve such a problem and to provide an IC inspection apparatus capable of flexibly dealing with measurement of one IC and simultaneous measurement of two or more ICs.
[問題点を解決するための手段] このような目的を達成するためのこの発明のIC検査装
置の特徴は、m個(mは正の整数)の測定回路を有し、
被検査ICのピンがそれぞれ接続されるn個(nは整数で
n>m)のピン接続端子のうち選択されたm個の端子に
m個の測定回路をそれぞれ接続して被検査ICの測定を行
うIC検査装置において、n個の端子のうちm個をそれぞ
れの測定回路に順次割り当ててm−1個おきの端子をm
個の測定回路の1つに接続する各端子に対応してそれぞ
れ設けられ制御信号に応じてONするn個のスイッチ回路
と、m個の測定回路に対応してそれぞれ設けられたm個
のn/m(ただしn/mが整数でないときには、これの整数部
分+1の整数)ビットシフトレジスタと、測定される被
検査ICの端子と測定回路との接続条件を示すデータを記
憶するレジスタと、このレジスタに記憶されたデータと
m個のシフトレジスタのビットデータとを受け、これら
のデータに従って端子と測定回路との接続のうち接続条
件に従って選択される接続の組み合わせに対応するスイ
ッチ回路に対して制御信号を発生し、かつ、ビットデー
タのシフトによるビットデータの内容の変化に応じて測
定回路と接続されるべきそれぞれの端子との接続を切り
換える切り換え回路と、シフトレジスタにビットをセッ
トしこのビットをシフトさせるシフト制御回路とを備え
ていて、シフトレジスタのビットを順次シフトさせるこ
とで測定回路と端子とが所定の順序で順次接続されるも
のである。[Means for Solving the Problems] A feature of the IC inspection apparatus of the present invention for achieving such an object is to have m (m is a positive integer) measuring circuits,
Measurement of the IC under test by connecting m measurement circuits to m selected terminals out of n (n is an integer n> m) pin connection terminals to which the pins of the IC under test are respectively connected In the IC inspection apparatus for performing the above, m out of n terminals are sequentially assigned to each measurement circuit, and every m−1 terminals are assigned to m terminals.
N switch circuits respectively provided corresponding to each terminal connected to one of the measurement circuits and turned on in response to a control signal, and m number n provided corresponding to the m measurement circuits / m (where n / m is an integer, if n / m is not an integer, the integer part of the integer plus an integer of 1), a bit shift register, a register for storing data indicating connection conditions between the terminal of the IC to be measured and the measurement circuit, Receives data stored in a register and bit data of m shift registers, and controls a switch circuit corresponding to a combination of connections selected according to connection conditions among connections between a terminal and a measurement circuit according to the data. A switching circuit for generating a signal and switching connection with each terminal to be connected to the measurement circuit in accordance with a change in the content of the bit data due to the shift of the bit data; And a shift control circuit for setting a bit in the shift register and shifting the bit, and by sequentially shifting the bit of the shift register, the measuring circuit and the terminal are sequentially connected in a predetermined order.
[作用] n個のスイッチ回路とm個の測定回路の接続状態を前
提として前記のように接続状態を選択する信号を発生す
る切り換え回路を設けることで、複数の測定回路を完全
に任意の端子に接続ができるほどの自由度はないが、従
来よりもはるかに自由度が高く、実質的にIC測定では十
分な自由度で測定回路複数を同時に、求める端子に接続
することができる。しかも、その制御は、シフトレジス
タのビットシフトで順次行うことができ、従来の制御を
大きく変更しなくて済む。[Operation] By providing a switching circuit for generating a signal for selecting a connection state as described above on the premise of a connection state between n switch circuits and m measurement circuits, a plurality of measurement circuits can be completely connected to arbitrary terminals. Although there is not enough freedom to connect to the circuit, it is much more flexible than in the past, and a plurality of measurement circuits can be simultaneously connected to the desired terminal with sufficient freedom for IC measurement. In addition, the control can be sequentially performed by the bit shift of the shift register, and it is not necessary to largely change the conventional control.
すなわち、この発明によるIC検査装置は、シフトレジ
スタの各ビット位置とスイッチ要素との対応関係は予め
固定されたものではなく、制御情報に従って対応切り換
え回路により切り換えることができる構成である。That is, the IC inspection apparatus according to the present invention has a configuration in which the correspondence between each bit position of the shift register and the switch element is not fixed in advance, but can be switched by the corresponding switching circuit according to the control information.
したがって、装置にセットされたICの個数に応じて対
応切り換え回路に与える制御情報を設定し、ICが1個の
場合には全測定回路を同時に接続して測定を行わせるよ
うな対応付けに切り換えさせ、ICが2個以上の場合に
は、その各ICに測定回路をそれぞれ同時に接続して測定
を行わせるような対応付けに切り換えることができる。Therefore, control information to be given to the corresponding switching circuit is set according to the number of ICs set in the device, and when there is only one IC, switching is performed so that all the measuring circuits are simultaneously connected and measurement is performed. When there are two or more ICs, the association can be switched so that the measurement circuit is connected to each of the ICs at the same time to perform the measurement.
このように、この発明によれば、1個のICの測定も2
個以上のICの同時測定も可能となり、複数の測定回路を
用いた測定の柔軟性を向上させることができる。As described above, according to the present invention, the measurement of one IC is
Simultaneous measurement of more than one IC is also possible, and the flexibility of measurement using a plurality of measurement circuits can be improved.
[実施例] 以下、図面を参照し、この発明の一実施例について詳
細に説明する。Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
第1図は、この発明によるIC検査装置の一実施例の要
部構成を示すブロック図である。この図において、P1〜
P128はピン接続端子であり、合計128個設けられてい
る。11〜14は直流測定回路である。RL1〜RL128はピン接
続端子P1〜P128と直流測定回路11〜14との接続制御のた
めのスイッチ要素としてのリレーであり、ピン接続端子
P1〜P128のそれぞれに対応して合計128個設けられてい
る。C1〜C128は、それら各リレーRL1〜RL128の接点であ
る。FIG. 1 is a block diagram showing a main configuration of an embodiment of an IC inspection apparatus according to the present invention. In this figure, P1 ~
P128 is a pin connection terminal, and a total of 128 pins are provided. 1 1 to 1 4 is a DC measuring circuit. RL1~RL128 is relay as a switch element for connection control between the pin connection terminal P1~P128 the DC measuring circuit 1 1 to 1 4, pin connection terminal
A total of 128 are provided corresponding to each of P1 to P128. C1 to C128 are contacts of the respective relays RL1 to RL128.
1番目の直流測定回路11は合計32個のピン接続端子P
1,P5,P9,P13,・・・,P61,P67,P71,・・・,P127と対応の
リレー接点を介して接続される。2番目の直流測定回路
12は合計32個のピン接続端子P2,P6,P10,P14,・・・,P6
2,P68,P72,P76,・・・,P128と対応のリレー接点を介し
て接続される。3番目の直流測定回路13は合計32個のピ
ン接続端子P3,P7,P11,P15,・・・,P63,P65,P69,P73,・
・・,P125と対応のリレー接点を介して接続される。ま
た、4番目の直流測定回路14は合計32個のピン接続端子
P4,P8,P12,P16,・・・,P64,P66,P70,P74,・・・,P126と
対応のリレー接点を介して接続される。The first DC measuring circuit 1 1 is a total of 32 pin connection terminal P
1, P5, P9, P13,..., P61, P67, P71,. The second DC measurement circuit
1 2 is a total of 32 pin connection terminals P2, P6, P10, P14, ..., P6
2, P68, P72, P76,..., P128 are connected via corresponding relay contacts. Third DC measuring circuit 1 3 total of 32 pin connections terminals P3, P7, P11, P15, ···, P63, P65, P69, P73, ·
..Connected via P125 and corresponding relay contact. Further, the fourth DC measuring circuit 1 4 total of 32 pin connections terminals
, P64, P66, P70, P74,..., P126 are connected via corresponding relay contacts.
21〜2128はリレーRL1〜RL128を駆動するためのアンド
ゲートであり、合計128個設けられている。2 1 to 2 128 is an AND gate for driving the relay RL1~RL128, provided total of 128.
3はピンレジスタであり、これには直流測定の対象と
なるピン接続端子を指定するためのビットパターンがCP
U4からロードされる。このピンレジスタ3の各ビット位
置の出力信号は、対応したアンドゲート21〜2128に入力
される。アンドゲート21〜2128のうち、ピンレジスタ3
から“0"信号が入力されたものは抑止され、それに対応
するピン接続端子と直流測定回路11〜14との接続は禁止
される。Reference numeral 3 denotes a pin register, in which a bit pattern for designating a pin connection terminal to be subjected to DC measurement is CP.
Loaded from U4. The output signal of each bit position of the pin register 3 is inputted to the AND gate 2 1 to 2 128 that corresponds. Of the AND gates 2 1 to 2 128, pin register 3
From "0" which signal is input is suppressed, the connection between the pin connection terminal and its corresponding DC measuring circuit 1 1 to 1 4 are prohibited.
51〜54はピン接続端子と直流測定回路との接続制御の
ために設けられた32ビットのシフトレジスタである。こ
れらのシフトレジスタの各ビット位置の出力信号は、対
応切り換え回路6を介して、それにより対応付けられた
ピン接続端子に対するアンドゲート21〜2128に、リレー
制御信号として入力される。この対応切り換え回路6に
よる対応付けは、レジスタ7を介してCPU4より与えられ
る制御情報に従って切り換えられる。この制御情報は、
被検査ICが1個で128ピンであるときには、それに対応
するコードデータであり、また、1個のICで64ピンの場
合にはそれに対応するコードデータ、そして、64ピンの
ICが2個順次配列されて128ピンとなるときには、それ
に対応したコードデータになる。5 1 to 5 4 are 32-bit shift registers provided for connection control between the pin connection terminal and a DC measuring circuit. The output signal of each bit position of the shift registers via the corresponding switching circuit 6, the AND gate 2 1 to 2 128 thereto by a pin connection terminal associated, is input as a relay control signal. The association by the association switching circuit 6 is switched according to control information given from the CPU 4 via the register 7. This control information
When one IC to be tested has 128 pins, the code data corresponds to the IC. When one IC has 64 pins, the code data corresponding thereto corresponds to the code data.
When two ICs are sequentially arranged to have 128 pins, the corresponding code data is obtained.
8はシフトレジスタ51〜54を制御するためのシフト制
御回路であり、各シフトレジスタ51〜54に共通に供給す
るためのシフトパルスCLKと、データ信号Dを発生す
る。8 is a shift control circuit for controlling the shift register 5 1 to 5 4, and a shift pulse CLK to be supplied to the common to the shift register 5 1 to 5 4, to generate a data signal D.
次に、64ピンのICを2個、同時に測定する場合の動作
について説明する。1番目のICのピンは1番から64番の
ピン接続端子P1〜P64に接続され、2番目のICのピンは6
5番から128番のピン接続端子に接続される。Next, the operation when two 64-pin ICs are measured simultaneously will be described. The pin of the first IC is connected to the 1st to 64th pin connection terminals P1 to P64, and the pin of the second IC is 6
Connected to the 5th to 128th pin connection terminals.
この場合、CPU4から2個同時測定に対応した制御情報
がレジスタ7にロードされる。また、測定すべきピンを
指定するためのビットパターンがピンレジスタ3にロー
ドされる。ただし、ここでは説明を簡単にするために、
全ビットが“1"のビットパターンがロードされるものと
する。In this case, the control information corresponding to the two simultaneous measurements is loaded from the CPU 4 into the register 7. Further, a bit pattern for specifying a pin to be measured is loaded into the pin register 3. However, for simplicity,
It is assumed that a bit pattern in which all bits are “1” is loaded.
さて、この場合の対応切り換え回路6による対応付け
は次のようになる。The association by the association switching circuit 6 in this case is as follows.
1番目のシフトレジスタ51については、第1ビット位
置が1番のピン接続端子に、第2ビット位置が67番のピ
ン接続端子に、第3ビット位置が5番のピン接続端子
に、第71番ピン接続端子に、というように順次対応付け
られ、また第31ビット位置が61番のピン接続端子に、第
32ビット位置が127番のピン接続端子に対応付けられ
る。For the first shift register 5 1, the first bit position pin connection terminal No. 1, the pin connection terminal of the second bit position is 67th, the pin connection terminal of the third bit position # 5, the It is sequentially associated with the 71st pin connection terminal, and the 31st bit position is assigned to the 61st pin connection terminal.
The 32-bit position is associated with the 127th pin connection terminal.
2番目のシフトレジスタ52については、第1ビット位
置が2番のピン接続端子に、第2ビット位置が68番のピ
ン接続端子に、第3ビット位置が6番のピン接続端子
に、第4ビット位置に72番のピン接続端子に、というよ
うに順次対応付けられ、また第31ビット位置が62番のピ
ン接続端子に、第32ビット位置が128番のピン接続端子
に対応付けられる。For the second shift register 5 2, in the first bit position 2 pin connection terminals of the pin connection terminal of the second bit position # 68, the pin connection terminal of the third bit position # 6, the The 4 bit position is sequentially associated with the 72nd pin connection terminal, and the 31st bit position is associated with the 62nd pin connection terminal, and the 32nd bit position is associated with the 128th pin connection terminal.
3番目のシフトレジスタ53については、第1ビット位
置が65番のピン接続端子に、第2ビット位置が3番のピ
ン接続端子に、第3ビット位置が69番のピン接続端子
に、第4ビット位置が7番のピン接続端子に、というよ
うに順次対応付けられ、また第31ビット位置が125番の
ピン接続端子に、第32ビット位置が63番のピン接続端子
に対応付けられる。The third shift register 5 3, the pin connection terminal of the first bit position 65th, the pin connection terminal of the second bit position is third, the pin connection terminal of the third bit position # 69, the The 4-bit position is sequentially associated with the 7th pin connection terminal, the 31st bit position is associated with the 125th pin connection terminal, and the 32nd bit position is associated with the 63rd pin connection terminal.
4番目のシフトレジスタ54については、第1ビット位
置が66番のピン接続端子に、第2ビット位置が4番のピ
ン接続端子に、第3ビット位置が70番のピン接続端子
に、4ビット位置が8番のピン接続端子に、というよう
に順次対応付けられ、また第31ビット位置が126番のピ
ン接続端子P126に、第32ビット位置が64番のピン接続端
子P64に対応付けられる。The fourth shift register 5 4, the pin connection terminal of the first bit position number 66, the pin connection terminal of the second bit position number 4, the pin connection terminal of the third bit position No. 70, 4 The bit position is sequentially associated with the eighth pin connection terminal, and so on. The 31st bit position is associated with the 126th pin connection terminal P126, and the 32nd bit position is associated with the 64th pin connection terminal P64. .
シフト制御回路8は、CPU4から起動させられると、ま
ず、データ信号Dとして“1"信号を発生し、最初のシフ
トパルスを送出する。この最初のシフトパルスの発生後
にデータ信号Dは“0"にリセットされる。When activated by the CPU 4, the shift control circuit 8 first generates a "1" signal as the data signal D and sends out the first shift pulse. After the first shift pulse is generated, the data signal D is reset to "0".
各シフトレジスタ51〜54の第1ビット位置の出力信号
だけが“1"になるため、リレーRL1,RL2,RL65,RL66が励
磁されて、その接点が閉じるため、直流測定回路11は1
番のピン接続端子P1に、直流測定回路12は2番のピン接
続端子P2に、直流回路13は65番のピン接続端子P65に、
また直流測定回路14は66番のピン接続端子P66にそれぞ
れ接続される。Because only the output signal of the first bit position of each shift register 5 1 to 5 4 becomes "1", the relay RL1, RL2, RL65, RL66 is excited, because the contact is closed, the direct current measuring circuit 1 1 1
The pin connection terminal P1 turn, the DC measuring circuit 1 2 in the pin connection terminal P2 of the No. 2, the pin connection terminal P65 of the DC circuit 1 3 65 No.,
The DC measurement circuit 1 4 are connected to the pin connection terminal P66 of number 66.
すなわち、1番目のICの1番と2番のピンに直流測定
回路11,12がそれぞれ接続されて測定が行われ、同時に
2番目のICの1番と2番のピンに直流測定回路13,14が
それぞれ接続されて測定が行われる。That is, the first 1st and DC measuring circuit 1 1 to pin No. 2 of the IC, 1 2 is carried out the measurement are connected respectively, at the same time the second 1st and DC measuring circuit to the pin number 2 of IC 1 3, 1 4 is measured respectively connected are performed.
この測定が終わると、次のシフトパルスCLKがシフト
制御回路8から送出されて、各シフトレジスタ51〜54の
第2ビット位置の出力信号だけが“1"になる。リレーRL
3,RL4,RL67,RL68が励磁されてそれぞれの接点が閉成
し、直流測定回路11,12が67番と68番のピン接続端子に
それぞれ接続され、直流測定回路13,14が3番と4番の
ピン接続端子にそれぞれ接続される。すなわち、1番目
のICおよび2番目のICの3番と4番のピンについて、同
時に測定が行われる。When the measurement is completed, the next shift pulse CLK is sent from the shift control circuit 8, only the output signal of the second bit position of each shift register 5 1 to 5 4 becomes "1". Relay RL
3, RL4, RL67, RL68 is closed respective contacts are energized, the DC measuring circuit 1 1, 1 2 are connected respectively to the pin connection terminal 67 th and 68 th, the DC measuring circuit 1 3, 1 4 Are connected to the third and fourth pin connection terminals, respectively. That is, the measurement is performed simultaneously on the third and fourth pins of the first IC and the second IC.
同様にして、63番目のシフトクロックが発生した時
に、1番目のICの61番と62番のピンに直流測定回路11,1
2がそれぞれ接続され、2番目のICの同じ番号の2ピン
に直流測定回路13,14がそれぞれ接続されて、同時に測
定が行われる。64番目のシフトクロックが発生すると、
1番目のICの63番と64番のピンに直流測定回路13,14が
それぞれ接続され。2番目のICの同じ番号の2ピンに直
流測定回路11,12がそれぞれ接続され、同時に測定が行
われる。Similarly, when the 63rd shift clock is generated, the DC measurement circuits 11 1 and 1 are connected to pins 61 and 62 of the first IC.
2 are respectively connected, a second current measuring circuit to pin 2 of the same number of IC 1 3, 1 4 are connected respectively, are measured simultaneously performed. When the 64th shift clock occurs,
The first 63 No. IC and DC measuring circuit 1 3 the pin number 64, 1 4 are connected respectively. The second DC measurement circuit to pin 2 of the same number of IC 1 1, 1 2 are connected respectively, is performed simultaneously measured.
このようにして、2個のICの同じ番号の2本のピンに
同時に直流測定回路が接続され、測定が行われる。In this way, the DC measurement circuit is simultaneously connected to the two pins of the same number of the two ICs, and the measurement is performed.
第2図は、各直流測定回路と、それに接続されるピン
接続端子の番号の時間的推移を示す表図である。この図
において、横方向はシフトクロックのタイミングに対応
し、縦1列に並べて示した数字は対応のシフトタイミン
グで同時に直流測定回路が接続されるピン接続端子の番
号である。FIG. 2 is a table showing the temporal transition of each DC measurement circuit and the number of a pin connection terminal connected thereto. In this figure, the horizontal direction corresponds to the timing of the shift clock, and the numbers arranged in one vertical column are the numbers of the pin connection terminals to which the DC measurement circuit is simultaneously connected at the corresponding shift timing.
次に、128ピンのICを1個セットして測定を行う場合
の動作について説明する。Next, the operation in the case where one 128-pin IC is set and measurement is performed will be described.
この場合、1個の測定に対応した制御情報がレジスタ
7にロードされるため、対応切り換え回路6はシフトレ
ジスタのビット位置とピン接続端子との対応を次のよう
に切り換える。なお、対応切り換え回路6は、単に、シ
フトレジスタ51,52,53,54側とレジスタ7側とから入力
されたデータに対応して接続に必要なデータを順次発生
してそれをアンドゲート21,22,…,2128に送出すればよ
いので、ゲートアレーでも、ROMやRAMのメモリでも、次
の例で示すように、接続状態のデータの変換がシフトレ
ジスタのシフトされたデータの内容に応じて可能な回路
であればどのような回路でも構成できる。In this case, since the control information corresponding to one measurement is loaded into the register 7, the correspondence switching circuit 6 switches the correspondence between the bit position of the shift register and the pin connection terminal as follows. The correspondence switching circuit 6 is simply a shift register 5 1, 5 2, 5 3, 5 4 side data necessary for connection in response to the input data from and the register 7 side sequentially generates its Since it is only necessary to send the data to the AND gates 2 1 , 2 2 ,..., 2 128 , the conversion of the data in the connection state is performed by the shift register in the gate array or the ROM or RAM memory as shown in the following example. Any circuit can be configured as long as it is possible according to the contents of the data.
すなわち、シフトレジスタ51は、第1ビット位置が1
番のピン接続端子に、第2ビット位置が5番のピン接続
端子、第3ビット位置が9番のピン接続端子に、第4ビ
ット位置が13番のピン接続端子に、というように順次対
応付けられ、第32ビット位置が125番のピン接続端子対
応付けられる。2番目のシフトレジスタ52は、第1ビッ
ト位置が2番のピン接続端子に、第2ビット位置が6番
のピン接続端子に、第3ビット位置が10番のピン接続端
子に、第4ビット位置が14番のピン接続端子に、という
ように順次対応付けられ、第32ビット位置が126番のピ
ン接続端子に対応付けられる。3番目のシフトレジスタ
53は、第1ビット位置が3番目のピン接続端子に、第2
ビット位置が7番のピン接続端子に、第3ビット位置が
11番のピン接続端子に、第4ビット位置が15番のピン接
続端子に、というように順次対応付けられ、第32ビット
位置は127番のピン接続端子対応付けられる。同様に4
番目のシフトレジスタ54は、第1ビット位置が4番のピ
ン接続端子に、第2ビット位置が8番のピン接続端子
に、第3ビット位置が12番のピン接続端子に、第4ビッ
ト位置が16番のピン接続端子に、というように順次対応
付けられ、第32ビット位置は128番のピン接続端子に対
応付けられる。That is, the shift register 5 1, the first bit position is 1
The 2nd bit position corresponds to the 5th pin connection terminal, the 3rd bit position corresponds to the 9th pin connection terminal, the 4th bit position corresponds to the 13th pin connection terminal, and so on. The 32nd bit position is associated with the 125th pin connection terminal. The second shift register 5 2, in the first bit position 2 pin connection terminals of the pin connection terminal of the second bit position 6th, the pin connection terminal of the third bit position number 10, fourth The bit position is sequentially associated with the 14th pin connection terminal, and so on, and the 32nd bit position is associated with the 126th pin connection terminal. Third shift register
5 3 indicates that the first bit position is
The bit position is the 7th pin connection terminal, the 3rd bit position is
The fourth bit position is sequentially associated with the 11th pin connection terminal, such as the 15th pin connection terminal, and the 32nd bit position is associated with the 127th pin connection terminal. Similarly 4
Th shift register 5 4 the pin connection terminal of the first bit position # 4, the pin connection terminal of the second bit position number 8, the pin connection terminal of the third bit position number 12, the fourth bit The position is sequentially associated with the 16th pin connection terminal, and so on, and the 32nd bit position is associated with the 128th pin connection terminal.
シフトレジスタ8の動作は、2個同時測定の場合と同
様である。The operation of the shift register 8 is the same as in the case of simultaneous measurement of two shift registers.
対応付けは上述の通りであるから、セットされたICの
ピンは、番号順に4ピンずつ同時に測定される。つま
り、この場合の測定動作は前記従来装置の場合と同様に
なる。Since the association is as described above, the set pins of the IC are simultaneously measured in order of four pins in numerical order. In other words, the measurement operation in this case is the same as that of the conventional device.
なお、1個測定と2個測定のいずれの場合において
も、測定したいピンに対応したビットを“1"、測定した
くないピンに対応したビット“0"としたビットパターン
をピンレジスタ3にロードすることにより、個々のピン
の測定実行を制御することができる。そして、このビッ
トパターンはCPU4によりダイナミックに変更することが
できるので、そのような個々のピンの測定実行の制御を
ダイナミックに行い得る。In either case of one-measurement or two-measurement, a bit pattern in which the bit corresponding to the pin to be measured is “1” and the bit corresponding to the pin not to be measured is “0” is loaded into the pin register 3. By doing so, it is possible to control the measurement execution of individual pins. Since this bit pattern can be dynamically changed by the CPU 4, such control of measurement execution of each individual pin can be dynamically performed.
また、4個のシフトレジスタに与えるシフトパルスを
分離し、シフトレジスタを1個ずつ順番に動作させるこ
とにより、1ピンずつの測定も可能である。Further, by separating the shift pulses applied to the four shift registers and operating the shift registers one by one in order, it is also possible to measure one pin at a time.
以上、一実施例について詳細に説明したが、この発明
はそれだけに限定されるものではない。As mentioned above, although one Example was described in detail, this invention is not limited only to it.
例えば、前記実施例はICの1個測定と2個同時測定と
に対応できる構成であったが、以上の説明から明らかな
ように、3個以上の同時測定に対応できるように変形す
ることもできる。For example, the above-described embodiment has a configuration capable of supporting one measurement and two simultaneous measurements of an IC. However, as will be apparent from the above description, a modification may be made so as to support three or more simultaneous measurements. it can.
また、前記実施例における測定回路は直流測定回路で
あったが、他の測定回路であってもよい。Further, the measuring circuit in the above embodiment is a DC measuring circuit, but may be another measuring circuit.
さらに、前記実施例においては、ピン接続端子と直流
測定回路との選択接続のためのスイッチ要素としてリレ
ーが用いられているが、直流抵抗などの諸条件が許すな
らば、半導体スイッチ素子などを用いてもよい。Furthermore, in the above embodiment, a relay is used as a switch element for selective connection between the pin connection terminal and the DC measurement circuit. However, if various conditions such as DC resistance allow, a semiconductor switch element or the like is used. You may.
その他、この発明はその要旨を逸脱しない範囲内で様
々に変形して実施し得るものである。In addition, the present invention can be variously modified and implemented without departing from the gist thereof.
[発明の効果] 以上の説明から明らかなように、この発明は、複数の
測定回路を有し、被検査ICのピンがそれぞれ接続される
各ピン接続端子の1つ以上に、前記測定回路を選択的に
接続して被測定ICの測定を行うIC検査装置において、前
記測定回路と前記ピン接続端子との選択的接続のために
前記各ピン接続端子に対応して設けられたスイッチ要素
と、前記スイッチ要素の制御のために設けられたシフト
レジスタと、このシフトレジスタの各ビット位置と前記
各スイッチ要素との対応付けを制御情報に従って切り換
えるための対応切り換え回路を備え、前記各スイッチ要
素を前記対応切り換え回路によって対応付けられた前記
シフトレジスタの特定のビット位置の出力信号に従って
制御させるものであるから、装置にセットされたICMの
個数に応じて対応切り換え回路に与える制御情報を設定
し、ICが1個の場合には全測定回路を同時に接続して測
定を行わせるような対応付けに切り換えさせ、ICが2個
または3個以上の場合には、その各ICに測定回路をそれ
ぞれ同時に接続して測定を行わせるような対応付けに切
り換えることができ、複数の測定回路を用いた測定の柔
軟性を向上させることができるという効果を有する。[Effects of the Invention] As is clear from the above description, the present invention has a plurality of measurement circuits, and the measurement circuits are connected to one or more pin connection terminals to which pins of the IC under test are connected. In an IC inspection apparatus for selectively connecting and measuring an IC under test, a switch element provided for each of the pin connection terminals for selective connection between the measurement circuit and the pin connection terminal, A shift register provided for controlling the switch element, and a corresponding switching circuit for switching a correspondence between each bit position of the shift register and each switch element according to control information; Since the control is performed according to the output signal of a specific bit position of the shift register associated with the corresponding switching circuit, the control is performed according to the number of ICMs set in the device. The control information to be given to the corresponding switching circuit is set in the same way, and when there is one IC, switching is performed so that all the measuring circuits are simultaneously connected to perform the measurement, and two or three or more ICs are connected. In such a case, it is possible to switch the correspondence so that the measurement circuit is connected to each of the ICs at the same time to perform the measurement, thereby improving the flexibility of the measurement using the plurality of measurement circuits. Have.
第1図は、この発明によるIC検査装置の一実施例の要部
構成を示すブロック図、第2図はICを2個同時に測定す
る場合の直流測定回路とそれに接続されるピン接続端子
の番号との時間的推移を示す表図である。 11〜14……直流測定回路、21〜2128……アンドゲート、
3……ピンレジスタ、4……CPU、51〜54……シフトレ
ジスタ、6……対応切り換え回路、7……レジスタ、8
……シフト制御回路、P1〜P128……ピン接続端子、RL1
〜R128……リレー、C1〜C128……リレー接点。FIG. 1 is a block diagram showing a main configuration of an embodiment of an IC inspection apparatus according to the present invention. FIG. 2 is a diagram showing a DC measurement circuit for measuring two ICs simultaneously and the number of a pin connection terminal connected thereto. FIG. 9 is a table showing a time transition of the above. 1 1 to 1 4 ... DC measurement circuit, 2 1 to 2 128 ... AND gate,
3 ... pin register, 4 ... CPU, 5 1 to 5 4 ... shift register, 6 ... corresponding switching circuit, 7 ... register, 8
…… Shift control circuit, P1 to P128 …… Pin connection terminal, RL1
~ R128 ... Relay, C1 ~ C128 ... Relay contacts.
Claims (1)
被検査ICのピンがそれぞれ接続されるn個(nは整数で
n>m)のピン接続端子のうち選択されたm個の端子に
前記m個の測定回路をそれぞれ接続して前記被検査ICの
測定を行うIC検査装置において、 前記n個の端子のうちm個をそれぞれの前記測定回路に
順次割り当ててm−1個おきの前記端子を前記m個の測
定回路の1つに接続する各前記端子に対応してそれぞれ
設けられ制御信号に応じてONするn個のスイッチ回路
と、 前記m個の測定回路に対応してそれぞれ設けられたm個
のn/m(ただしn/mが整数でないときには、これの整数部
分+1の整数)ビットシフトレジスタと、 測定される前記被検査ICの端子と前記測定回路との接続
条件を示すデータを記憶するレジスタと、 このレジスタに記憶された前記データと前記m個のシフ
トレジスタのビットデータとを受け、これらのデータに
従って前記端子と前記測定回路との接続のうち前記接続
条件に従って選択される接続の組み合わせに対応する前
記スイッチ回路に対して前記制御信号を発生し、かつ、
前記ビットデータのシフトによる前記ビットデータの内
容の変化に応じて前記測定回路と前記接続されるべきそ
れぞれの端子との接続を切り換える切り換え回路と、 前記シフトレジスタにビットをセットしこのビットをシ
フトさせるシフト制御回路とを備え、 前記シフトレジスタのビットを順次シフトさせることで
前記測定回路と前記端子とが所定の順序で順次接続され
ることを特徴とするIC検査装置。1. It has m (m is a positive integer) measuring circuits,
Connecting the m measuring circuits to m selected terminals out of n (n is an integer n> m) pin connection terminals to which the pins of the IC to be connected are connected, respectively; In the IC inspection apparatus for performing the measurement of the above, m out of the n terminals are sequentially assigned to the respective measurement circuits, and every m−1 terminals are connected to one of the m measurement circuits. N switch circuits provided corresponding to the terminals and turned on in response to a control signal; and m n / m provided corresponding to the m measurement circuits (where n / m is an integer) If not, an integer part of the integer + 1) a bit shift register; a register for storing data indicating a connection condition between a terminal of the IC to be measured and the measurement circuit; and the data stored in the register. And the m shift registers Receives the bit data, it generates the control signal to the switch circuit corresponding to the combination of connections to be selected in accordance with the connection conditions of the connection between the terminal and the measuring circuit in accordance with these data, and,
A switching circuit for switching a connection between the measurement circuit and each terminal to be connected in accordance with a change in the content of the bit data due to the shift of the bit data; and setting a bit in the shift register and shifting the bit. An IC inspection device, comprising: a shift control circuit, wherein the measuring circuit and the terminal are sequentially connected in a predetermined order by sequentially shifting bits of the shift register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62025172A JP2587928B2 (en) | 1987-02-05 | 1987-02-05 | IC inspection equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62025172A JP2587928B2 (en) | 1987-02-05 | 1987-02-05 | IC inspection equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63191976A JPS63191976A (en) | 1988-08-09 |
JP2587928B2 true JP2587928B2 (en) | 1997-03-05 |
Family
ID=12158583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62025172A Expired - Lifetime JP2587928B2 (en) | 1987-02-05 | 1987-02-05 | IC inspection equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2587928B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04181175A (en) * | 1990-11-15 | 1992-06-29 | Nec Yamagata Ltd | Checking method for abrasion of socket for measuring characteristic of semiconductor device |
CN107132395A (en) * | 2017-04-26 | 2017-09-05 | 中国电子科技集团公司第四十四研究所 | Test device for detecting CCD device leakage current |
CN107024612B (en) * | 2017-04-26 | 2019-05-21 | 中国电子科技集团公司第四十四研究所 | The control method of CCD device leakage current test device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54123054A (en) * | 1978-03-17 | 1979-09-25 | Fujitsu Ltd | Test piece processor |
-
1987
- 1987-02-05 JP JP62025172A patent/JP2587928B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63191976A (en) | 1988-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2587928B2 (en) | IC inspection equipment | |
JP2638281B2 (en) | Scan path circuit | |
US5235273A (en) | Apparatus for setting pin driver/sensor reference voltage level | |
US4922252A (en) | Analog/digital converter with capacitor network | |
JPH09252251A (en) | Multiphase clock signal generation circuit and analog/ digital converter | |
US5198757A (en) | Method and apparatus for testing semiconductor integrated circuit | |
KR100212679B1 (en) | Image reading apparatus | |
JPH01298863A (en) | Picture reader | |
US5455468A (en) | Switching circuit for switching a plurality of lines | |
JP2953633B2 (en) | Test vector generator for logic IC testing machine | |
JPH10123204A (en) | Dc parallel measuring circuit | |
JP3214581B2 (en) | Test circuit | |
KR910020722A (en) | Integrated semiconductor memory | |
JPS61125700A (en) | Measuring input unit | |
JPH0679055B2 (en) | Integrated circuit test equipment | |
JPH09292447A (en) | Fault detecting circuit | |
JPS60242378A (en) | Device for switch testing | |
JPH06324112A (en) | Semiconductor integrated circuit | |
JP2869533B2 (en) | Inspection equipment for semiconductor logic circuits | |
JP3262284B2 (en) | Semiconductor test equipment | |
JP2000111620A (en) | Ic tester | |
JPH07260893A (en) | Pattern generator for semiconductor tester | |
JPH06324111A (en) | Semiconductor integrated circuit | |
JPH0666890A (en) | Test device for semiconductor device | |
JPS60211376A (en) | Testing circuit for integrated circuit |