JP2584353B2

JP2584353B2 - 光半導体装置

Info

Publication number: JP2584353B2
Application number: JP3032932A
Authority: JP
Inventors: 恵司三田; 強高橋
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1991-02-27
Filing date: 1991-02-27
Publication date: 1997-02-26
Anticipated expiration: 2012-02-26
Also published as: KR920017259A; KR100208644B1; JPH04271173A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。

【０００３】このような光半導体装置の従来の構造とし
て、例えば特開平１−２０５５６４号公報に記載された
ものが公知である。これを図８に示す。同図において、
（１）はＰ型の半導体基板、（２）はＰ型のエピタキシ
ャル層、（３）はＮ型のエピタキシャル層、（４）はＰ
⁺型分離領域、（５）はＮ⁺型拡散領域、（６）はＮ⁺型
埋め込み層、（７）はＰ型ベース領域、（８）はＮ⁺型
エミッタ領域である。ホトダイオード（９）はＰ型エピ
タキシャル層（２）とＮ型エピタキシャル層（３）との
ＰＮ接合で形成し、Ｎ⁺型拡散領域（５）をカソード取
出し、分離領域（４）をアノード取出しとしたものであ
る。ＮＰＮトランジスタ（１０）はＰ型エピタキシャル
層（２）とＮ型エピタキシャル層（３）との境界に埋め
込み層（６）を設け、Ｎ型エピタキシャル層（３）をコ
レクタとしたものである。そして、基板（１）からのオ
ートドープ層（１１）によって加速電界を形成し、空乏
層より深部の領域で発生したキャリアの移動を容易にし
たものである。

【０００４】斯る装置は、ホトダイオード（９）部分の
みに選択的に光が当るようにパッシベーションされ、そ
して光信号の波長が通過できる樹脂にてモールドされ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、パッケ
ージを通過した光は、エピタキシャル層のシリコン表面
でかなりの量が反射し、光電流に寄与できない欠点があ
る。その反射量はシリコンの表面を被覆する膜の膜厚と
材質に大きく左右される。例えばシリコン表面をシリコ
ン酸化膜が覆い、その表面をシリコン酸化膜と同じ屈折
率を持つエポキシ樹脂で封止した場合、シリコン表面で
の反射量は光の干渉を考慮せずに済むので次式で表すこ
とができる。

【０００６】

【数１】

【０００７】即ち、１６．４％の光が無効になるのであ
る。このような反射を低減する手段として、シリコン表
面に屈折率の異なる材料を付着して反射防止とする手段
がある。しかしながら、ＩＣ内にホトダイオードを組み
込むことから、前記反射防止用の手段を講じることは、
プロセスの複雑化を招く欠点があった。

【０００８】

【課題を解決するための手段】本発明は上記反射防止手
段を効率良くＩＣ内に組み込むことを目的として成さ
れ、基板（２４）上のエピタキシャル層（２５）（２
６）を分離して形成した複数の島領域（２８）（２９）
（３０）と、第１の島領域（２８）の表面に形成したホ
トダイオード（２１）の一方の電極取り出し領域となる
拡散領域（３４）と、拡散領域（３４）を覆うように付
着した反射防止膜（３６）と、第２の島領域（２９）に
形成した容量素子（２２）の下部電極領域（３７）と、
反射防止膜（３６）と同時形成した容量素子（２２）の
誘電体薄膜（３８）と、容量素子（２２）の上部電極
（３９）と、第３の島領域（３０）に形成したＮＰＮト
ランジスタ（２３）とを具備することにより、上記目的
を達成したものである。

【０００９】

【作用】本発明によれば、ホトダイオード（２１）の反
射防止膜（３６）と容量素子（２２）の誘電体薄膜（３
８）とを共用化することによって、追加工程無しにバイ
ポーラＩＣ内へホトダイオード（２１）の反射防止膜
（３６）を内蔵することができる。

【００１０】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１はホトダイオード（２１）と容
量素子（２２）、およびＮＰＮトランジスタ（２３）と
を組み込んだＩＣの断面図である。同図において、（２
４）はＰ型の単結晶シリコン半導体基板、（２５）は基
板（２４）上に気相成長法によりノンドープで積層した
厚さ１５〜２０μの第１のエピタキシャル層、（２６）
は第１のエピタキシャル層（２５）上に気相成長法によ
りリン（Ｐ）ドープで積層した厚さ４〜６μの第２のエ
ピタキシャル層である。基板（２４）は一般的なバイポ
ーラＩＣのものより不純物濃度が低い４０〜６０Ω・ｃ
ｍの比抵抗のものを用い、第１のエピタキシャル層（２
５）はノンドープで積層することにより、積層時で１０
００Ω・ｃｍ以上、拡散領域を形成するための熱処理を
与えた後の完成時で２００〜１５００Ω・ｃｍの比抵抗
を有する。第２のエピタキシャル層（２６）は、リン
（Ｐ）を１０¹⁵〜１０¹⁶ｃｍ^-3程ドープすることによ
り、０．５〜３．０Ω・ｃｍの比抵抗を有する。

【００１１】第１と第２のエピタキシャル層（２５）
（２６）は、両者を完全に貫通するＰ ⁺型分離領域（２
７）によってホトダイオード（２１）を形成する第１の
島領域（２８）と、容量素子（２２）を形成する第２の
島領域（２９）と、ＮＰＮトランジスタ（２３）を形成
する第３の島領域（３０）とに電気的に分離される。こ
の分離領域（２７）は、基板（２４）表面から上下方向
に拡散した第１の分離領域（３１）と、第１と第２のエ
ピタキシャル層（２５）（２６）の境界から上下方向に
拡散した第２の分離領域（３２）と、第２のエピタキシ
ャル層（２６）表面から形成した第３の分離領域（３
３）から成り、３者が連結することで第１と第２のエピ
タキシャル層（２５）（２６）を島状に分離する。

【００１２】ホトダイオード（２１）部の第２のエピタ
キシャル層（２６）表面には、ホトダイオード（２１）
のカソード取出しとなるＮ⁺型拡散領域（３４）を形成
する。Ｎ⁺型拡散領域（３４）を第１の島領域の略全面
に拡大すると、カソードの取出し直列抵抗を低減でき
る。Ｎ⁺型拡散領域（３４）上の酸化膜（３５）は部分
的に開口され、この開口部を覆うようにしてシリコン表
面に直に接触する反射防止膜（３６）を形成する。反射
防止膜（３６）は膜厚８００〜１０００Åのシリコン窒
化膜（ＳｉＮ）から成る。

【００１３】容量素子（２２）を形成する第２の島領域
（２９）の表面には、容量素子（２２）の一方の電極と
なるＮ⁺型の下部電極領域（３７）を形成する。下部電
極領域（３７）の表面は酸化膜（３５）が除去され、表
面を覆うようにして容量素子（２２）の誘電体薄膜（３
８）を形成する。誘電体薄膜（３８）はホトダイオード
（２１）の反射防止膜（３６）と共通の工程で形成さ
れ、材質、膜厚が共通である。誘電体薄膜（３８）の上
部には下部電極領域（３７）と対向するようにＡｌから
成る上部電極（３９）を形成する。尚、（４０）は第１
と第２のエピタキシャル層（２５）（２６）の境界部に
埋め込まれたＮ⁺型埋め込み層である。

【００１４】ＮＰＮトランジスタ（２３）部の第１と第
２のエピタキシャル層（２５）（２６）の境界部には、
Ｎ⁺型の埋め込み層（４１）が埋め込まれている。埋め
込み層（４１）上方の第２のエピタキシャル層（２６）
表面には、ＮＰＮトランジスタ（２３）のＰ型のベース
領域（４２）、Ｎ⁺型のエミッタ領域（４３）、および
Ｎ⁺型のコレクタコンタクト領域（４４）を形成する。

【００１５】ホトダイオード（２１）の反射防止膜（３
６）と容量素子（２２）の誘電体薄膜（３８）とは再び
シリコン酸化膜（４５）で覆われ、これらの酸化膜（３
５）（４５）を貫通するコンタクトホールを介して、各
拡散領域上に１ｓｔＡｌによる電極配線（４６）がコン
タクトする。容量素子（２２）の上部電極（３９）は前
記１ｓｔＡｌによるものである。ホトダイオード（２
１）においては、分離領域（２７）の表面にカソード電
極（図示せず）が配設され、Ｎ⁺型拡散領域（３４）の
反射防止膜（３６）を除去した部分にカソード電極（図
示せず）が配設される。

【００１６】前記１ｓｔＡｌ上はポリイミド系絶縁膜に
よる層間絶縁膜（４７）が被覆し、その上に２ｎｄＡｌ
層、ポリイミド系のジャケット・コート（４８）が覆
う。ホトダイオード（２１）上の層間絶縁膜（４７）と
ジャケット・コート（４８）は光入射のために除去され
る。１ｓｔＡｌや２ｎｄＡｌによって各素子が電気接続
され、ホトダイオード（２１）が光信号入力部を、ＮＰ
Ｎトランジスタ（２３）が他の素子と共に信号処理回路
を構成する。そして、全体がシリコン酸化膜（４５）と
同じ屈折率を有するエポキシ樹脂にてモールドされる。

【００１７】次にホトダイオード（２１）の作用を説明
する。ホトダイオード（２１）は、カソード電極に＋５
Ｖの如きＶ_CC電位を、アノード電極にＧＮＤ電位を印加
した逆バイアス状態で動作させる。このような逆バイア
スを与えると、ホトダイオード（２１）の第１と第２の
エピタキシャル層（２５）（２６）の境界から空乏層が
拡がり、第１のエピタキシャル層（２５）が高比抵抗層
であることから特に第１のエピタキシャル層（２５）中
に大きく拡がる。その空乏層は基板（２４）に達するま
で容易に拡がり、厚さ２０〜２５μの極めて厚い空乏層
を得ることができる。そのため、ホトダイオード（２
１）の接合容量を低減し、高速応答を可能にする。

【００１８】尚、本願においても、各拡散領域の熱処理
によって基板（２４）中の不純物（ボロン）が第１のエ
ピタキシャル層（２５）中に拡散されてＰ型のオートド
ープ層を形成する。しかしながら、ノンドープ層に重畳
するので不純物濃度はそれ程高くならずに済み、基板
（２４）として４０〜６０Ω・ｃｍの比較的低不純物濃
度のものを用いるとこの効果が倍増される。そのため、
熱拡散によるオートドープ層は空乏層の拡がりを阻害せ
ず、この点でも厚い空乏層を得ることができる。

【００１９】さらに、第１のエピタキシャル層（２５）
をノンドープで積層すると、エピタキシャル成長工程
中、エピタキシャル層は基板（２４）や第１の分離領域
（３１）から飛散したボロン（Ｂ）がシリコン原子と再
結合して堆積したり、外界からの予期せぬ不純物（主と
してボロン）の侵入によって、イントリシック層に極め
て近いＰ型層となり得る。しかしながら、Ｎ型反転する
ことはまずあり得ないので、Ｎ型の第２のエピタキシャ
ル層（２６）を形成することにより空乏層形成に適した
ＰＩＮ接合又はＰＮ接合を容易に形成できる。

【００２０】また、第１のエピタキシャル層（２５）の
厚み以上の厚い空乏層が得られるので、入射光の吸収効
率が高く、その分だけホトダイオード（２１）の深部で
発生するキャリア（空乏層外生成キャリア）の割合も減
少し、ホトダイオード（２１）の高速化か図れる。ま
た、光入射によって発生したキャリアは、アノード側で
は低抵抗の分離領域（２７）を介してアノード電極に達
するので、ホトダイオード（２１）の直列抵抗を小さく
できる。カソード側は全面を覆うように形成したＮ⁺型
拡散領域（３４）で回収するので、直列抵抗を小さくで
きる。

【００２１】次にホトダイオード（２１）の反射防止膜
（３６）を説明する。上記実施例においては、ホトダイ
オード（２１）の表面が反射防止膜（３６）で覆われ、
その上を同じ屈折率を有するシリコン酸化膜（４５）と
エポキシ樹脂が覆うことになる。反射防止膜（３６）は
光の波長に対して干渉を生じるような厚みであるので、
反射光量Ｒの算出式は（２）式の如くになる。但し、ｎ
₀＝シリコン酸化膜の屈折率（＝１．４２）、ｎ₁＝シリ
コン窒化膜の屈折率（＝２．０）、ｎ₂＝シリコンの屈
折率（＝３．４２）である。

【００２２】

【数２】

【００２３】（２）式において、波長λ＝８５０ｎｍの
光が垂直に入射したとすると、反射防止膜（３６）の膜
厚が４５０Åのとき反射光量Ｒ＝１１％、９００Åのと
き反射光量Ｒ＝２．２％となる。従って反射防止膜（３
６）の膜厚を９００Å前後とすることにより、反射光量
を低減し、ホトダイオード（２１）の光電流変換効率を
向上できる。

【００２４】一方、反射防止膜（３６）と材料を共用す
る容量素子（２２）にあっては、誘電体薄膜（３８）を
膜厚９００Å程のシリコン窒化膜にできるので、耐圧と
容量密度のバランスがとれた容量素子（２２）とするこ
とができる。図１の構造は以下の製造方法によって達成
することができる。先ずＰ型基板（２４）の表面を熱酸
化して酸化膜を形成し、酸化膜をホトエッチングして選
択マスクとする。そして基板（２４）表面に分離領域
（２７）の第１の分離領域（３１）を形成するボロン
（Ｂ）を拡散する（図３）。

【００２５】次いで選択マスクとして用いた酸化膜を全
て除去した後、基板（２４）をエピタキシャル成長装置
のサセプタ上に配置し、ランプ加熱によって基板（２
４）に１１４０℃程度の高温を与えると共に反応管内に
ＳｉＨ₂Ｃｌ₂ガスとＨ₂ガスを導入することにより、ノ
ンドープの第１のエピタキシャル層（２５）を１５〜２
０μ成長させる。この様にノンドープで成長させると、
全工程が終了した完成時で２００〜１５００Ω・ｃｍの
高比抵抗層に形成できる（図４）。

【００２６】次いで第１のエピタキシャル層（２５）表
面を熱酸化して選択マスクを形成し、ＮＰＮトランジス
タ（２３）のＮ⁺型埋め込み層（４１）と容量素子（２
２）のＮ⁺型埋め込み層（４０）を形成するアンチモン
を拡散する（図５）。この熱処理で第１の分離領域（３
１）も少し拡散される。次いで選択マスクを変更し、分
離領域（２７）の第２の分離領域（３２）を形成するボ
ロン（Ｂ）を拡散する。そして酸化膜付けを行ないなが
ら基板（２４）全体に熱処理を与え、第１と第２の分離
領域（３１）（３２）を拡散することにより両者を連結
する。本工程で第１の分離領域（３１）は８〜１０μ、
第２の分離領域（３２）は６〜８μ拡散される（図
６）。その後、酸化膜を除去して第１のエピタキシャル
層（２５）の上に膜厚４〜６μのリンドープの第２のエ
ピタキシャル層（２６）を形成する。

【００２７】次いで第２のエピタキシャル層（２６）表
面を熱酸化して選択マスクを形成し、分離領域（２７）
の第３の分離領域（３３）を形成するボロン（Ｂ）を拡
散し、熱処理を加えて第２と第３の分離領域（３２）
（３３）を連結する。この工程で第２の分離領域（３
２）は上方向へ４〜５μ、第３の分離領域（３３）は１
〜３μ拡散される。そしてベース拡散を行なって第３の
島領域（３０）にＮＰＮトランジスタ（２３）のベース
領域（４２）を形成する（図６）。尚、分離領域（２
７）の第３の分離領域（３３）とベース領域（４２）と
を同時形成しても良い。

【００２８】次いでエミッタ拡散を行なって第３の島領
域（３０）にＮＰＮトランジスタ（２３）のエミッタ領
域（４３）とコレクタコンタクト領域（４４）を、第２
の島領域（２９）に容量素子（２２）の下部電極領域
（３７）を、第１の島領域（２８）にホトダイオード
（２１）のＮ⁺型拡散領域（３４）を形成する（図
７）。次いでＮ⁺型拡散領域（３４）と下部電極領域
（３７）上の酸化膜（３５）を除去し、ＣＶＤ法によっ
て上記膜厚のシリコン窒化膜（ＳｉｘＮｙ）を堆積し、
ホトエッチングすることでホトダイオード（２１）の反
射防止膜（３６）と容量素子（２２）の誘電体薄膜（３
８）とを形成する（図８）。

【００２９】その後、酸化膜（４５）の形成、コンタク
トホールの形成、Ａｌの堆積とホトエッチングによる１
ｓｔＡｌの電極（４６）の形成、層間絶縁膜（４７）と
２ｎｄＡｌ電極の形成、およびパッシベーション被膜
（４８）の形成によって図１の構造となる。本発明のホ
トダイオード（２１）部の構造は上記実施例に限られた
ものでは無い。例えば単層エピタキシャル構造とし、Ｎ
⁺型拡散領域（３４）に代ってベース拡散によるＰ型領
域を形成したものでも良い。

【００３０】

【発明の効果】以上に説明した通り、本発明によればホ
トダイオード（２１）に反射防止膜（３６）を形成する
ことによって、反射光量を低減できるので、光−電流変
換効率を最大にできる利点を有する。さらに、ホトダイ
オード（２１）の反射防止膜（３６）を容量素子（２
２）の誘電体薄膜（３８）と同時形成したので、工程を
共用化でき、低コスト化できる利点をも有する。

【００３１】さらに上記実施例のようにノンドープの第
１のエピタキシャル層（２５）とすることにより、空乏
層を第１のエピタキシャル層（２５）中に極めて厚く拡
げることができる。そのため接合容量を小さく、光吸収
率を向上して空乏層外生成キャリアの発生を抑えること
ができるので、応答速度が極めて速いホトダイオード
（２１）を提供できる利点を有する。

【００３２】さらに、高濃度低抵抗の分離領域（２７）
が基板（２４）にまて到達しているので、ホトダイオー
ド（２１）の直列抵抗を著しく低減できる他、分離領域
（２７）がホトダイオード（２１）とＮＰＮトランジス
タ（２３）等とを完全に分離しているので、寄生効果等
を防止できる利点を有する。さらに、ノンドープで積層
することにより、不純物濃度の制御が不要であるので、
高比抵抗層が容易に得られる利点を有する他、エピタキ
シャル成長装置を多量のボロン（Ｂ）で汚染しないの
で、装置の保守が容易である、他機種とのラインの共用
化ができるという利点を有する。

【００３３】さらに、膜厚の厚い第１のエピタキシャル
層（２５）を第１と第２の分離領域（３１）（３２）で
分離するので、第２の分離領域（３２）を浅くできその
分だけ横方向拡散も少なくて済む。そのため、第２の分
離領域（３２）とＮ⁺型埋め込み層（４１）との耐圧が
大きくとれ、ＮＰＮトランジスタ（２３）の微細化にも
寄与できる利点を有する。

【図面の簡単な説明】

【図１】本発明の光半導体装置を説明するための断面図
である。

【図２】図１の製造方法を説明する第１の図面である。

【図３】図１の製造方法を説明する第２の図面である。

【図４】図１の製造方法を説明する第３の図面である。

【図５】図１の製造方法を説明する第４の図面である。

【図６】図１の製造方法を説明する第５の図面である。

【図７】図１の製造方法を説明する第６の図面である。

【図８】図１の製造方法を説明する第７の図面である。

【図９】従来例を示す断面図である。

Claims

(57)【特許請求の範囲】

【請求項１】一導電型の半導体基板と、前記半導体基板の表面に形成したエピタキシャル層と、前記エピタキシャル層を複数の島領域に形成する一導電
型の分離領域と、第１の島領域のエピタキシャル層表面に形成したホトダ
イオードの一方の取り出し領域となる拡散領域と、前記ホトダイオードを形成する領域のエピタキシャル層
表面を被覆する反射防止膜と、第２の島領域のエピタキシャル層表面に形成した容量素
子の下部電極領域と、前記下部電極領域の表面を被覆する前記ホトダイオード
の反射防止膜と同一材料から成る誘電体薄膜と、前記下部電極領域と対向するように前記誘電体薄膜上に
形成した容量素子の上部電極と、第３の島領域のエピタキシャル層表面に形成した一導電
型のベース領域と、前記ベース領域の表面に形成した逆導電型のエミッタ領
域とを具備することを特徴とする光半導体装置。
【請求項２】前記反射防止膜はシリコン窒化膜である
ことを特徴とする請求項１記載の半導体装置。
【請求項３】前記ホトダイオードの拡散領域と前記容
量素子の下部電極領域は前記エミッタ領域の形成と同時
的に行われたことを特徴とする請求項１記載の光半導体
装置。
【請求項４】光信号が波長λ＝８５０〜９００ｎｍの
赤外光であることを特徴とする請求項１記載の光半導体
装置。
【請求項５】一導電型の半導体基板と、前記半導体基板の表面に積層した高比抵抗の第１のエピ
タキシャル層と、前記第１のエピタキシャル層の表面に積層した逆導電型
の第２のエピタキシャル層と、前記第１と第２のエピタキシャル層を貫通して複数の島
領域を形成する一導電型の分離領域と、第１の島領域の第２のエピタキシャル層表面に形成した
ホトダイオードの取り出し領域となる拡散領域と、前記ホトダイオードを形成する領域の第２のエピタキシ
ャル層表面を被覆する反射防止膜と、第２の島領域の第２のエピタキシャル層表面に形成した
容量素子の下部電極領域と、前記下部電極領域の表面を被覆する前記ホトダイオード
の反射防止膜と同一材料から成る誘電体薄膜と、前記下部電極領域と対向するように前記誘電体薄膜上に
形成した容量素子の上部電極と、第３の島領域の第２のエピタキシャル層表面に形成した
一導電型のベース領域と、前記ベース領域の表面に形成した逆導電型のエミッタ領
域とを具備することを特徴とする光半導体装置。
【請求項６】前記半導体基板は比抵抗が４０〜６０Ω
・ｃｍであることを特徴とする請求項５記載の半導体装
置。
【請求項７】前記第１のエピタキシャル層は比抵抗が
２００〜１５００Ω・ｃｍであることを特徴とする請求
項５記載の半導体装置。
【請求項８】前記第１のエピタキシャル層はノンドー
プで積層したものであることを特徴とする請求項５記載
の半導体装置。