JP2581298B2 - メモリアクセス権情報供給機構 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重仮想記憶方式を採用した情報処理装置に
関し、特に異なる仮想記憶空間の間でデータの移送が行
える情報処理装置におけるメモリアクセス権情報供給機
構に関する。

〔従来の技術〕

従来、この種の情報処理装置においては、アクセスさ
れるオペランドデータのメモリ保護を各仮想記憶空間毎
に行うために、仮想記憶空間間データ転送を行おうとす
るプログラムが存在する仮想記憶空間（一次仮想記憶空
間と呼び、第一のセグメント・テーブルにより変換され
る一次仮想アドレスによって指定される）のオペランド
データを、二次アドレス空間定義等により定義した相手
先の仮想記憶空間（二次仮想記憶空間と呼び、第二のセ
グメント・テーブルにより変換される二次仮想アドレス
によって指定される）へ転送するMOVE FIRST命令や、
逆に二次仮想記憶空間のオペランドデータを一次仮想記
憶空間へ転送するMOVE SECOND命令の実行にかかるメモ
リリクエスト制御において、上記メモリ保護のためのメ
モリアクセス権情報（実効キーとも称す）としては、一
次仮想記憶空間へのアクセスに対しては一次仮想記憶空
間対応の実効キーKEY1を、また二次仮想記憶空間へのア
クセスに対しては二次仮想記憶空間対応の実効キーKEY2
をそれぞれ、上記アクセスされるデータ側に設定された
メモリアクセス権情報との比較を行うための実効キーと
して供給している。なお、他の命令、例えば一次仮想記
憶空間内にてオペランドデータの移送を行うMOVE命令は
常に実効キーKEY1を供給する。そして、従来、このよう
な実効キーの供給は、MOVE命令,MOVE FIRST命令および
MOVE SECOND命令毎にそのメモリリクエスト制御を行う
ファームウェアを個別に制御記憶に格納すると共に各命
令対応のファームウェア中に実効キーKEY1を使用するの
か或いは実効キーKEY2を使用するのかを示す実効キー指
定フィールドを持たせ、各命令に対応したファームウェ
アの読み出し時に同時に読み出された実効キー指定フィ
ールドが示す値に従って、アクセスすべきデータ側のメ
モリアクセス権情報との比較を行うための実効キーを決
定し、例えばメモリ制御部へ供給していた。

第４図は、MOVE命令,MOVE FIRST命令およびMOVE SE
COND命令に対応して制御記憶に記憶されている従来のフ
ァームウェアの記述例を示す。

同図（ａ）は、一次仮想記憶空間内にてオペランドデ
ータの移送を行うMOVE命令に対応するファームウェア記
述であり、ソースオペランドへのアクセスにかかるステ
ップA0とディスティネーションオペランドへのアクセス
にかかるステップB0とから構成される。そして、MOVE命
令においては指定される実効キーは常にKEY1であるた
め、同図に示すように両ステップ中の実効キー指定フィ
ールドはKEY1を指定する値たとえば論理値“0"となって
いる。

同図（ｂ）は、一次仮想記憶空間のオペランドデータ
を二次仮想記憶空間に転送するMOVE FIRST命令に対応
するファームウェア記述であり、ソースオペランドへの
アクセスにかかるステップA1とディスティネーションオ
ペランドへのアクセスにかかるステップB1とから構成さ
れる。そして、ソースオペランドに対するアクセスは一
次仮想記憶空間へのアクセスであるため、ステップA1中
の実効キー指定フィールドは実効キーKEY1を指定する論
理値“0"とされ、ディスティネーションオペランドに対
するアクセスは二次仮想記憶空間へのアクセスであるた
め、ステップB1中の実効キー指定フィールドは実効キー
KEY2を指定する論理値たとえば“1"となっている。

同図（ｃ）は、二次仮想記憶空間のオペランドデータ
を一次仮想記憶空間に転送するMOVE SECOND命令に対応
するファームウェア記述であり、ソースオペランドへの
アクセスにかかるステップA2とディスティネーションオ
ペランドへのアクセスにかかるステップB2とから構成さ
れる。そして、ソースオペランドに対するアクセスは二
次仮想記憶空間へのアクセスであるため、ステップA2中
の実効キー指定フィールドは実効キーKEY2を指定する論
理値“1"とされ、ディスティネーションオペランドに対
するアクセスは一次仮想記憶空間へのアクセスであるた
め、ステップB2中の実効キー指定フィールドは実効キー
KEY1を指定する論理値“0"となっている。

なお、第４図において、Request＝Load,Request＝Sto
reは、MOVE命令,MOVE FIRST命令およびMOVE SECOND命
令にかかるリクエスト制御に必要なファームウェア情報
であって、これらは各命令毎に同じ内容のものである。

〔発明が解決しようとする課題〕

従来の情報処理装置は、MOVE命令,MOVE FIRST命令お
よびMOVE SECOND命令のように、指定する仮想記憶空間
に対する実効キー制御のみが異なり他のリクエスト制御
は同一となるような命令の制御に対しても、第４図に示
したように各命令毎に独立したリクエスト制御用のファ
ームウェアを使用しており、その為、ファームウェアの
必要量が多くなるという問題点があった。

そこで本発明の目的は、各命令共通のファームウェア
を使用して必要な種類の実効キーの供給を可能とするこ
とにより、ファームウェア量を削減することにある。

〔課題を解決するための手段〕

本発明は上記の目的を達成するために、 MOVE命令以外にMOVE FIRST命令およびMOVE SECOND
命令の実行が可能な多重仮想記憶方式の情報処理装置に
おけるメモリアクセス権情報供給機構において、 前記各命令に共通なファームウェアルーチンが制御記
憶に格納されると共に、そのファームウェアルーチン中
のソースオペランドデータへのメモリアクセスにかかる
ステップ中にその旨を示すオペランド指定情報が含ま
れ、ディスティネーションオペランドデータへのメモリ
アクセスにかかるステップ中にその旨を示すオペランド
指定情報が含まれ、且つ、 一次仮想記憶空間に対応するメモリアクセス権情報を
保持する第１の保持手段と、 二次仮想記憶空間に対応するメモリアクセス権情報を
保持する第２の保持手段と、 処理対象とする命令の命令コードをデコードするデコ
ーダと、 このデコーダでMOVE FIRST命令,MOVE SECOND命令お
よびそれ以外の命令のうち何れがデコードされたかを表
示する表示手段と、 前記制御記憶から前記ファームウェアのステップの内
容が読み出されたとき、読み出されたオペランド指定情
報と前記表示手段の表示内容とに基づいて前記第１の保
持手段および第２の保持手段に保持されたメモリアクセ
ス権情報の一方を選択して出力する切換手段とを備えて
いる。

〔作用〕

本発明のメモリアクセス権情報供給機構においては、
MOVE命令,MOVE FIRST命令およびMOVE SECOND命令に共
通なファームウェアルーチンのステップ中のオペラント
指定情報が当該ステップがソースオペランドデータへの
メモリアクセスにかかるステップか、ディスティネーシ
ョンオペランドデータへのメモリアクセスにかかるステ
ップかを指示すると共に、第１の保持手段が一次仮想記
憶空間に対応するメモリアクセス権情報を保持し、ま
た、第２の保持手段が二次仮想記憶空間に対応するメモ
リアクセス権情報を保持している。そして、処理対象と
する命令の命令コードが与えられると、その命令コード
をデコーダがデコードし、表示手段がそのデコーダでMO
VE FIRST命令,MOVE SECOND命令およびそれ以外の命令
のうち何れがデコードされたかを表示し、次いで切換手
段が、制御記憶から前記ファームウェアのステップの内
容が読み出されたとき、同時に読み出されたオペランド
指定情報と前記表示手段の表示内容とに基づいて前記第
１の保持手段および第２の保持手段に保持されたメモリ
アクセス権情報の一方を選択して出力する。即ち、表示
手段がMOVE FIRST命令,MOVE SECOND命令以外の命令の
デコードを示す場合は第１の保持手段に保持されたメモ
リアクセス権情報を常に選択して出力し、また表示手段
がMOVE FIRST命令のデコードを示す場合は読み出され
たオペランド指定情報がソースオペランドアクセスを示
すときは第１の保持手段に保持されたメモリアクセス権
情報を、そのオペランド指定情報がディスティネーショ
ンオペランドアクセスを示すときは第２の保持手段に保
持されたメモリアクセス権情報をそれぞれ選択して出力
し、さらに表示手段がMOVE SECOND命令のデコードを示
す場合は読み出されたオペランド指定情報がソースオペ
ランドアクセスを示すときは第２の保持手段に保持され
たメモリアクセス権情報を、そのオペランド指定情報が
ディスティネーションオペランドアクセスを示すときは
第１の保持手段に保持されたメモリアクセス権情報をそ
れぞれ選択して出力する。

〔実施例〕

次に、本発明の実施例について図面を参照して詳細に
説明する。

第１図は本発明の一実施例のブロック図である。

同図において、レジスタ１は発行された命令の命令コ
ードがセットされるレジスタであり、その出力は信号線
11によりデコーダ２およびセレクタ４に供給される。

デコーダ２は命令コードをデコードし、MOVE FIRST
命令の命令コードの場合は信号線25に論理値“1"を，信
号線26に論理値“0"を出力し、MOVE SECOND命令の命令
コードの場合は信号線25に論理値“0"を、信号線26に論
理値“1"を出力し、それ以外の命令コード即ちMOVE命令
の命令コード等であった場合は信号線25および信号線26
に共に論理値“0"を出力する。

MVFフラグ７およびMVSフラグ８はデコーダ２から信号
線25および信号線26に出力された論理値を保持するフラ
グである。従って、MOVE命令の命令コードのデコード時
にはMVFフラグ７及びMVSフラグ８は共に論理値“0"とな
り、MOVE FIRST命令の命令コードのデコード時にはMVF
フラグ７のみが論理値“1"となり、MOVE SECOND命令の
命令コードのデコード時にはMVSフラグ８のみが論理値
“1"となる。各フラグ7,8の内容は信号線21および信号
線22によりアクセスキー切換手段10に供給される。

レジスタ５は一次仮想記憶空間に対する実効キーKEY1
を保持するレジスタ、レジスタ６は二次仮想記憶空間に
対する実効キーKEY2を保持するレジスタであり、各レジ
スタ5,6の内容は信号線19および信号線20によりアクセ
スキー切換手段10に供給される。

セレクタ４は信号線11により供給されるレジスタ１の
内容と信号線14により供給されるレジスタ９の内容のう
ち、信号線13により供給されるレジスタ９の内容に応じ
た一方を選択し、この選択した内容を信号線12を介して
制御記憶３に供給するレジスタである。このセレクタ４
は命令の第１ステップのみレジスタ１側をセレクトする
よう動作する。

制御記憶３はレジスタ１にセットされた命令コードに
対応したメモリリクエスト制御等を行うためのファーム
ウェアを記憶する手段であり、MOVE命令,MOVE FIRST命
令およびMOVE SECOND命令の命令コードについては、そ
れらで共通に使用する第２図に示すようなファームウェ
アルーチンを記憶している。第２図に示すように各命令
共通に使用される本実施例のファームウェアルーチン
は、ソースオペランドアクセスにかかるステップＡとデ
ィスティネーションオペランドアクセスにかかるステッ
プＢとを含んでいる。そして、両ステップA,B中の実効
キー指定フィールドは共に実効キーKEY1を示す論理値
“0"とされている。また、オペランド指定フィールドと
呼ぶ新たなフィールドを追加し、当該ステップがソース
オペランドに対するアクセスにかかるステップか、或い
はディスティネーションオペランドに対するアクセスに
かかるステップかを示している。この場合、ステップＡ
はソースオペランドアクセスにかかるステップなので、
その中のオペランド指定フィールドは、ソースオペラン
ドアクセスであることを示す論理値“0"とされ、ステッ
プＢはディスティネーションオペランドアクセスなの
で、その中のオペランド指定フィールドはその旨を示す
論理値“1"にされている。なお、各ステップA,B中のそ
の他の情報（Request＝Load,Request＝Store等）は第４
図に示したステップA0〜A2,B0〜B2と同じである。

再び第１図を参照すると、レジスタ９は制御記憶３か
ら読み出されたファームウェアの内容を信号線15を介し
て受け取って保持するレジスタであり、この保持した内
容のうち、オペランド指定フィールドの内容および実効
キー指定フィールドの内容は信号線17および信号線18に
よりアクセスキー切換手段10に供給され、Load,Store等
の情報は信号線16により出力されてリクエスト制御に供
される。また、制御記憶３の次の読み出し位置を制御す
る情報が信号線14によりセレクタ４に供給されると共
に、セレクタ４を制御する情報が信号線13によりセレク
タ４に与えられる。

アクセスキー切換手段10は、各信号線17〜22により供
給される各種の情報に従って使用する実効キーを決定
し、信号線24によりその決定した実効キーを図示しない
メモリ制御部に供給する手段であり、その構成例を第３
図に示す。同図に示すアクセスキー切換手段10は、信号
線19により供給される実効キーKEY1と信号線20により供
給される実効キーKEY2の何れか一方を選択して信号線24
に出力するセレクタ27と、信号線21により供給されるMV
Fフラグ７の値と信号線17により供給されるオペランド
指定フィールドの値との論理積をとるアンド回路29と、
信号線22により供給されるMVSフラグ８の値と信号線17
により供給されるオペランド指定フィールドの値をイン
バータ31で反転した値との論理積をとるアンド回路30
と、信号線18により供給される実効キー指定フィールド
の値とアンド回路29の出力とアンド回路30の出力との論
理和をとるオア回路28とで構成され、セレクタ27はオア
回路28の出力が論理値“0"のときは信号線19で供給され
る実効キーKEY1を選択して出力し、オア回路28の出力が
論理値“1"のときは信号線20で供給される実効キーKEY2
を選択して出力する。

次に上述のように構成された本実施例の動作を、MOVE
命令,MOVE FIRST命令,MOVE SECOND命令の各場合に分
けて説明する。

〔MOVE命令〕

MOVE命令の命令コードがレジスタ１にセットされる
と、その命令コードがデコーダ２およびセレクタ４に供
給される。デコーダ２は命令コードを解読し、MOVE FI
RST命令およびMOVE SECOND命令以外の命令コードなの
で、信号線25および信号線26を論理値“0"にしてMVFフ
ラグ７およびMVSフラグ８を共に論理値“0"とする。他
方、上記と同一タイミングにおいて、レジスタ１の命令
コードがセレクタ４を介して制御記憶３に入力される。
これにより、MOVE命令の命令コードに対応して制御記憶
３に記憶されているファームウェアルーチンの第１ステ
ップつまり第２図のステップＡの内容が読み出されてレ
ジスタ９に格納される。このときレジスタ９に読み出さ
れた実効キー指定フィールドの値は実効キーKEY1を示す
論理値“0"であり、オペランド指定フィールドの値はソ
ースオペランドアクセスを示す論理値“0"であり、これ
らが信号線17,18によりアクセスキー切換手段10に供給
される。

第３図を参照すると、アクセスキー切換手段10では、
MVFフラグ７およびMVSフラグ８の値が共に論理値“0"で
あるためアンド回路29および30の出力は共に論理値“0"
となり、更に信号線18で供給される実効キー指定フィー
ルドの値は実効キーKEY1に対応する論理値“0"であるた
め、オア回路28の出力は論理値“0"となる。このため、
セレクタ27は信号線19で供給される実効キーKEY1を選択
して出力する。

次にステップＡにかかる動作が終了し、第２図のステ
ップＢの内容が制御記憶３から読み出されてレジスタ９
に格納されると、オペランド指定フィールドの値が論理
値“1"となるが、MVFフラグ７およびMVSフラグ８の値は
論理値“0"であり且つ実効キー指定フィールドの値は実
効キーKEY1に対応する論理値“0"であるため、オア回路
28の出力はステップＡと同じく論理値“0"であり、セレ
クタ27は再び実効キーKEY1を選択して出力する。このよ
うに、MOVE FIRST命令,MOVE SECOND命令以外のMOVE命
令等の場合、常に実効キーKEY1が供給される。

〔MOVE FIRST命令〕

MOVE FIRST命令の命令コードがレジスタ１にセット
されてデコーダ２に供給されると、デコーダ２は命令コ
ードを解読し、MOVE FIRST命令なので、信号線25を通
じてMVFフラグ７を論理積“1"とし、信号線26を通じてM
VSフラグ８を論理積“0"とする。また、同一タイミング
でレジスタ１のMOVE FIRST命令の命令コードがセレク
タ４を介して制御記憶３に入力されると、前述のMOVE命
令の命令コードに対応して制御記憶３に記憶されたファ
ームウェアルーチンと同一のファームウェアルーチンに
おける第１ステップつまり第２図のステップＡの内容が
読み出されてレジスタ９に格納される。従って、このと
きレジスタ９に読み出された実効キー指定フィールドの
値は実効KEY1に対応する論理値“0"であり、オペランド
指定フィールドの値はソースオペランドアクセスを示す
論理値“0"であり、これらが信号線17,18によりアクセ
スキー切換手段10に供給される。

第３図を参照すると、アクセスキー切換手段10では、
MVFフラグ７が論理値“1"となるが、オペランド指定フ
ィールドの値はステップＡにおいては論理値“0"なの
で、アンド回路29の出力は論理値“0"であり、また、MV
Sフラグ８は論理値“0"なのでアンド回路30の出力も論
理値“0"である。さらに、実効キー指定フィールドの値
も論理値“0"である。よって、オア回路28の出力は論理
値“0"となり、セレクタ27では実効キーKEY1が選択され
て出力されることになる。

次にステップＡにかかる動作が終了し、第２図のステ
ップＢ（MOVE命令で使用したものと同じ）の内容が制御
記憶３から読み出されてレジスタ９に格納されると、オ
ペランド指定フィールドの値がディスティネーションオ
ペランドアクセスを示す論理値“1"になるので、アンド
回路29の出力が論理値“1"となり、オア回路28の出力が
論理値“1"となる。これにより、セレクタ27は実効キー
KEY2を選択して出力する。即ち、MOVE FIRST命令の場
合、ファームウェアルーチンにおけるステップＢでは、
制御記憶３から読み出された実効キー指定フィールドに
よる指定（KEY1）を無視して実効キーKEY2が出力され
る。

〔MOVE SECOND命令〕

MOVE SECOND命令の命令コードがレジスタ１にセット
されてデコーダ２に供給されると、デコーダ２は命令コ
ードを解読し、MOVE SECOND命令なので、信号線25を通
じてMVFフラグ７を論理積“0"とし、信号線26を通じてM
VSフラグ８を論理積“1"とする。また、同一タイミング
でレジスタ１のMOVE SECOND命令の命令コードがセレク
タ４を介して制御記憶３に入力されると、前述のMOVE命
令およびMOVE FIRST命令の命令コードに対応して制御
記憶３に記憶されたファームウェアルーチンと同一のフ
ァームウェアルーチンにおける第１ステップつまり第２
図のステップＡの内容が読み出されてレジスタ９に格納
される。したがって、このときレジスタ９に読み出され
た実効キー指定フィールドの値は実効KEY1に対応する論
理値“0"であり、オペランド指定フィールドの値はソー
スオペランドアクセスを示す論理値“0"であり、これら
が信号線17,18によりアクセスキー切換手段10に供給さ
れる。

第３図を参照すると、アクセスキー切換手段10では、
MVSフラグＲが論理値“1"となり、且つオペランド指定
フィールドの値が論理値“0"でインバータ31で反転した
値が論理値“1"となることにより、アンド回路30の出力
が論理値“1"となる。よって、オア回路28の出力が論理
値“1"となり、セレクタ27は実効キーKEY2を選択して出
力する。即ち、MOVE SECOND命令の場合、ファームウェ
アルーチンにおけるステップＡでは、制御記憶３から読
み出された実効キー指定フィールドによる指定（KEY1）
を無視して実効キーKEY2が出力される。

次にステップＡにかかる動作が終了し、第２図のステ
ップＢ（MOVE命令及びMOVE FIRST命令で使用したもの
と同じ）の内容が制御記憶３から読み出されてレジスタ
９に格納されると、オペランド指定フィールドの値が論
理値“1"になるので、アンド回路30の出力は論理値“0"
となる。このとき、アンド回路29の出力および実効キー
指定フィールドの値は共に論理値“0"なので、オア回路
28の出力は論理値“0"となり、セレクタ27は実効キーKE
Y1を選択して出力する。

以上のように本実施例では、ステップＡおよびステッ
プＢの実効キー指定フィールドの値をともに実効キーKE
Y1を示す値とし、且つ各ステップにソースオペランドに
対するアクセスか或いはディスティネーションオペラン
ドに対するアクセスかを示すオペランド指定フィールド
を持たせ、さらに命令の種類がMOVE FIRST命令,MOVE
SECOND命令或いはそれ以外のMOVE命令等のうちの何れで
あるかを識別するようにし、そして、処理対象とする命
令がMOVE FIRST命令であって且つ制御記憶３から読み
出されたオペランド指定フィールドがディスティネーシ
ョンオペランドに対するアクセスを示す論理値“1"の場
合には読み出された実効キー指定フィールドの値（KEY
1）を無視して実効キーKEY2を供給し、処理対象とする
命令がMOVE SECOND命令であって且つ制御記憶３から読
み出されたオペランド指定フィールドがソースオペラン
ドに対するアクセスを示す論理値“0"の場合には読み出
された実効キー指定フィールドの値（KEY1）を無視して
実効キーKEY2を供給し、他の場合には読み出された実効
キー指定フィールドに従った実効キーKEY1を供給するこ
とより、MOVE命令,MOVE FIRST命令およびMOVE SECOND
命令間でリクエスト制御にかかるファームウェアルーチ
ンの共有を可能としている。

以上の実施例では、ファームウェアのソースオペラン
ドアクセスにかかるステップ中およびディスティネーシ
ョンオペランドアクセスにかかるステップ中に実効キー
KEY1を指定する実効キー指定フィールドを含ませたが、
この実効キー指定フィールドによる指定内容が常に固定
される場合にはこの実効キー指定フィールドを省略する
ことができる。この場合、第１図の信号線18が省略さ
れ、また第３図に示すアクセスキー切換手段10中のオア
回路28は２入力オア回路とすることができる。

〔発明の効果〕

以上説明したように、本発明は、ファームウェアルー
チンのステップ中のオペランド指定情報によって当該ス
テップがソースオペランドデータへのメモリアクセスに
かかるステップか或いはディスティネーションオペラン
ドデータへのメモリアクセスにかかるステップかを識別
可能とし、また、処理対象とする命令の命令コードをデ
コードするデコーダと、このデコーダでMOVE FIRST命
令,MOVE SECOND命令およびそれ以外の命令のうち何れ
がデコードされたかを表示する表示手段と、制御記憶か
らファームウェアのステップの内容が読み出されたと
き、同時に読み出されたオペランド指定情報と前記表示
手段の表示内容とに内容に基づいて一次仮想記憶空間に
対応するメモリアクセス権情報および二次仮想記憶空間
に対応するメモリアクセス権情報の一方を選択して出力
する切換手段とを設けたことにより、MOVE命令,MOVE F
IRST命令およびMOVE SECOND命令のリクエスト制御にか
かるファームウェアルーチンの共有が可能となり、その
ファームウェア量を従来のほぼ1/3に削減することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、 第２図は本発明においてMOVE命令,MOVE FIRST命令およ
びMOVE SECOND命令で共通に使用されるファームウェア
ルーチンの一例を示す図、 第３図はアクセスキー切換手段10の構成例を示すブロッ
ク図および、 第４図は従来技術による制御記憶内のファームウェア記
述例を示す図である。 図において、 1,5,6,9……レジスタ ２……デコーダ ３……制御記憶 4,27……セレクタ ７……MVFフラグ ８……MVSフラグ 10……アクセスキー切換手段 11〜22,24〜26……信号線 28……オア回路 29,30……アンド回路 31……インバータ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】MOVE命令以外にMOVE FIRST命令およびMOV
   E SECOND命令の実行が可能な多重仮想記憶方式の情報
   処理装置におけるメモリアクセス権情報供給機構におい
   て、 前記各命令に共通なファームウェアルーチンが制御記憶
   に格納されると共に、該ファームウェアルーチン中のソ
   ースオペランドデータへのメモリアクセスにかかるステ
   ップ中にその旨を示すオペランド指定情報が含まれ、デ
   ィスティネーションオペランドデータへのメモリアクセ
   スにかかるステップ中にその旨を示すオペランド指定情
   報が含まれ、且つ、 一次仮想記憶空間に対応するメモリアクセス権情報を保
   持する第１の保持手段と、 二次仮想記憶空間に対応するメモリアクセス権情報を保
   持する第２の保持手段と、 処理対象とする命令の命令コードをデコードするデコー
   ダと、 該デコーダでMOVE FIRST命令,MOVE SECOND命令および
   それ以外の命令のうち何れがデコードされたかを表示す
   る表示手段と、 前記制御記憶から前記ファームウェアのステップの内容
   が読み出されたとき、読み出されたオペランド指定情報
   と前記表示手段の表示内容とに基づいて前記第１の保持
   手段および第２の保持手段に保持されたメモリアクセス
   権情報の一方を選択して出力する切換手段とを具備した
   ことを特徴とするメモリアクセス権情報供給機構。