JP2581298B2 - Memory access right information supply mechanism - Google Patents
Memory access right information supply mechanismInfo
- Publication number
- JP2581298B2 JP2581298B2 JP2280681A JP28068190A JP2581298B2 JP 2581298 B2 JP2581298 B2 JP 2581298B2 JP 2280681 A JP2280681 A JP 2280681A JP 28068190 A JP28068190 A JP 28068190A JP 2581298 B2 JP2581298 B2 JP 2581298B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- move
- operand
- memory access
- effective key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重仮想記憶方式を採用した情報処理装置に
関し、特に異なる仮想記憶空間の間でデータの移送が行
える情報処理装置におけるメモリアクセス権情報供給機
構に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus employing a multiple virtual storage system, and more particularly to memory access right information in an information processing apparatus capable of transferring data between different virtual storage spaces. It relates to a supply mechanism.
従来、この種の情報処理装置においては、アクセスさ
れるオペランドデータのメモリ保護を各仮想記憶空間毎
に行うために、仮想記憶空間間データ転送を行おうとす
るプログラムが存在する仮想記憶空間（一次仮想記憶空
間と呼び、第一のセグメント・テーブルにより変換され
る一次仮想アドレスによって指定される）のオペランド
データを、二次アドレス空間定義等により定義した相手
先の仮想記憶空間（二次仮想記憶空間と呼び、第二のセ
グメント・テーブルにより変換される二次仮想アドレス
によって指定される）へ転送するMOVE FIRST命令や、
逆に二次仮想記憶空間のオペランドデータを一次仮想記
憶空間へ転送するMOVE SECOND命令の実行にかかるメモ
リリクエスト制御において、上記メモリ保護のためのメ
モリアクセス権情報（実効キーとも称す）としては、一
次仮想記憶空間へのアクセスに対しては一次仮想記憶空
間対応の実効キーKEY1を、また二次仮想記憶空間へのア
クセスに対しては二次仮想記憶空間対応の実効キーKEY2
をそれぞれ、上記アクセスされるデータ側に設定された
メモリアクセス権情報との比較を行うための実効キーと
して供給している。なお、他の命令、例えば一次仮想記
憶空間内にてオペランドデータの移送を行うMOVE命令は
常に実効キーKEY1を供給する。そして、従来、このよう
な実効キーの供給は、MOVE命令,MOVE FIRST命令および
MOVE SECOND命令毎にそのメモリリクエスト制御を行う
ファームウェアを個別に制御記憶に格納すると共に各命
令対応のファームウェア中に実効キーKEY1を使用するの
か或いは実効キーKEY2を使用するのかを示す実効キー指
定フィールドを持たせ、各命令に対応したファームウェ
アの読み出し時に同時に読み出された実効キー指定フィ
ールドが示す値に従って、アクセスすべきデータ側のメ
モリアクセス権情報との比較を行うための実効キーを決
定し、例えばメモリ制御部へ供給していた。Conventionally, in this type of information processing apparatus, in order to protect memory of operand data to be accessed for each virtual storage space, a virtual storage space (primary virtual storage space) in which a program for performing data transfer between virtual storage spaces exists. The operand data of a storage space, which is designated by a primary virtual address converted by the first segment table, is stored in a destination virtual storage space (secondary virtual storage space and MOVE FIRST instruction, which is called by the secondary virtual address translated by the second segment table)
Conversely, in the memory request control relating to the execution of the MOVE SECOND instruction for transferring the operand data of the secondary virtual storage space to the primary virtual storage space, the memory access right information for protecting the memory (also referred to as an effective key) includes An effective key KEY1 corresponding to the primary virtual storage space is used for accessing the virtual storage space, and an effective key KEY2 corresponding to the secondary virtual storage space is used for accessing the secondary virtual storage space.
Are supplied as effective keys for comparison with the memory access right information set on the data side to be accessed. Note that other instructions, such as the MOVE instruction for transferring operand data in the primary virtual storage space, always supply the effective key KEY1. Conventionally, the supply of such an effective key is performed by a MOVE instruction, a MOVE FIRST instruction and
For each MOVE SECOND instruction, the firmware that performs the memory request control is individually stored in the control memory, and the effective key specification field indicating whether to use the effective key KEY1 or the effective key KEY2 in the firmware corresponding to each instruction is set. In accordance with the value indicated by the effective key designation field read at the time of reading the firmware corresponding to each instruction, an effective key for comparing with the memory access right information on the data side to be accessed is determined, for example, Had been supplied to the memory controller.
第４図は、MOVE命令,MOVE FIRST命令およびMOVE SE
COND命令に対応して制御記憶に記憶されている従来のフ
ァームウェアの記述例を示す。Fig. 4 shows the MOVE instruction, MOVE FIRST instruction and MOVE SE
4 shows a description example of a conventional firmware stored in a control storage corresponding to a COND instruction.
同図（ａ）は、一次仮想記憶空間内にてオペランドデ
ータの移送を行うMOVE命令に対応するファームウェア記
述であり、ソースオペランドへのアクセスにかかるステ
ップA0とディスティネーションオペランドへのアクセス
にかかるステップB0とから構成される。そして、MOVE命
令においては指定される実効キーは常にKEY1であるた
め、同図に示すように両ステップ中の実効キー指定フィ
ールドはKEY1を指定する値たとえば論理値“0"となって
いる。FIG. 8A is a firmware description corresponding to a MOVE instruction for transferring operand data in the primary virtual storage space, and includes step A0 relating to access to the source operand and step B0 relating to access to the destination operand. It is composed of Since the effective key specified in the MOVE instruction is always KEY1, the effective key specification field in both steps is a value specifying KEY1, for example, a logical value "0", as shown in FIG.
同図（ｂ）は、一次仮想記憶空間のオペランドデータ
を二次仮想記憶空間に転送するMOVE FIRST命令に対応
するファームウェア記述であり、ソースオペランドへの
アクセスにかかるステップA1とディスティネーションオ
ペランドへのアクセスにかかるステップB1とから構成さ
れる。そして、ソースオペランドに対するアクセスは一
次仮想記憶空間へのアクセスであるため、ステップA1中
の実効キー指定フィールドは実効キーKEY1を指定する論
理値“0"とされ、ディスティネーションオペランドに対
するアクセスは二次仮想記憶空間へのアクセスであるた
め、ステップB1中の実効キー指定フィールドは実効キー
KEY2を指定する論理値たとえば“1"となっている。FIG. 4B is a firmware description corresponding to the MOVE FIRST instruction for transferring the operand data of the primary virtual storage space to the secondary virtual storage space, and includes step A1 relating to access to the source operand and access to the destination operand. And step B1. Since the access to the source operand is an access to the primary virtual storage space, the effective key specification field in step A1 is set to a logical value “0” designating the effective key KEY1, and the access to the destination operand is Because the access is to the storage space, the effective key specification field in step B1 is the effective key
A logical value specifying KEY2, for example, “1”.
同図（ｃ）は、二次仮想記憶空間のオペランドデータ
を一次仮想記憶空間に転送するMOVE SECOND命令に対応
するファームウェア記述であり、ソースオペランドへの
アクセスにかかるステップA2とディスティネーションオ
ペランドへのアクセスにかかるステップB2とから構成さ
れる。そして、ソースオペランドに対するアクセスは二
次仮想記憶空間へのアクセスであるため、ステップA2中
の実効キー指定フィールドは実効キーKEY2を指定する論
理値“1"とされ、ディスティネーションオペランドに対
するアクセスは一次仮想記憶空間へのアクセスであるた
め、ステップB2中の実効キー指定フィールドは実効キー
KEY1を指定する論理値“0"となっている。FIG. 8C is a firmware description corresponding to the MOVE SECOND instruction for transferring the operand data of the secondary virtual storage space to the primary virtual storage space. Step A2 relating to access to the source operand and access to the destination operand And step B2. Since the access to the source operand is an access to the secondary virtual storage space, the effective key designation field in step A2 is set to a logical value “1” that designates the effective key KEY2, and the access to the destination operand is Since the access is to the storage space, the effective key designation field in step B2 is the effective key
It is a logical value “0” that specifies KEY1.
なお、第４図において、Request＝Load,Request＝Sto
reは、MOVE命令,MOVE FIRST命令およびMOVE SECOND命
令にかかるリクエスト制御に必要なファームウェア情報
であって、これらは各命令毎に同じ内容のものである。In FIG. 4, Request = Load, Request = Sto
re is firmware information required for request control of the MOVE command, MOVE FIRST command and MOVE SECOND command, and these have the same contents for each command.
従来の情報処理装置は、MOVE命令,MOVE FIRST命令お
よびMOVE SECOND命令のように、指定する仮想記憶空間
に対する実効キー制御のみが異なり他のリクエスト制御
は同一となるような命令の制御に対しても、第４図に示
したように各命令毎に独立したリクエスト制御用のファ
ームウェアを使用しており、その為、ファームウェアの
必要量が多くなるという問題点があった。Conventional information processing apparatuses are also capable of controlling commands such as a MOVE command, a MOVE FIRST command, and a MOVE SECOND command, which differ only in the effective key control for a specified virtual storage space and have the same other request controls. As shown in FIG. 4, an independent request control firmware is used for each instruction, so that the required amount of firmware is increased.
そこで本発明の目的は、各命令共通のファームウェア
を使用して必要な種類の実効キーの供給を可能とするこ
とにより、ファームウェア量を削減することにある。Therefore, an object of the present invention is to reduce the amount of firmware by making it possible to supply a necessary type of effective key using firmware common to each instruction.
本発明は上記の目的を達成するために、 MOVE命令以外にMOVE FIRST命令およびMOVE SECOND
命令の実行が可能な多重仮想記憶方式の情報処理装置に
おけるメモリアクセス権情報供給機構において、 前記各命令に共通なファームウェアルーチンが制御記
憶に格納されると共に、そのファームウェアルーチン中
のソースオペランドデータへのメモリアクセスにかかる
ステップ中にその旨を示すオペランド指定情報が含ま
れ、ディスティネーションオペランドデータへのメモリ
アクセスにかかるステップ中にその旨を示すオペランド
指定情報が含まれ、且つ、 一次仮想記憶空間に対応するメモリアクセス権情報を
保持する第１の保持手段と、 二次仮想記憶空間に対応するメモリアクセス権情報を
保持する第２の保持手段と、 処理対象とする命令の命令コードをデコードするデコ
ーダと、 このデコーダでMOVE FIRST命令,MOVE SECOND命令お
よびそれ以外の命令のうち何れがデコードされたかを表
示する表示手段と、 前記制御記憶から前記ファームウェアのステップの内
容が読み出されたとき、読み出されたオペランド指定情
報と前記表示手段の表示内容とに基づいて前記第１の保
持手段および第２の保持手段に保持されたメモリアクセ
ス権情報の一方を選択して出力する切換手段とを備えて
いる。In order to achieve the above object, the present invention provides a MOVE FIRST instruction and a MOVE SECOND instruction in addition to the MOVE instruction.
In a memory access right information supply mechanism in an information processing device of a multiple virtual memory system capable of executing an instruction, a firmware routine common to the instructions is stored in a control storage, and a source routine data in the firmware routine is stored in a memory routine. Operand designation information indicating that fact is included in the step relating to memory access, operand designation information indicating that fact is included in the step relating to memory access to the destination operand data, and corresponds to the primary virtual storage space. First holding means for holding memory access right information to be executed, second holding means for holding memory access right information corresponding to the secondary virtual storage space, and a decoder for decoding an instruction code of an instruction to be processed. This decoder uses the MOVE FIRST instruction, MOVE SECOND instruction and Display means for displaying which of the other instructions has been decoded, and when the contents of the steps of the firmware are read from the control storage, the read operand designation information and the display contents of the display means Switching means for selecting and outputting one of the memory access right information held in the first holding means and the second holding means based on the first holding means.
本発明のメモリアクセス権情報供給機構においては、
MOVE命令,MOVE FIRST命令およびMOVE SECOND命令に共
通なファームウェアルーチンのステップ中のオペラント
指定情報が当該ステップがソースオペランドデータへの
メモリアクセスにかかるステップか、ディスティネーシ
ョンオペランドデータへのメモリアクセスにかかるステ
ップかを指示すると共に、第１の保持手段が一次仮想記
憶空間に対応するメモリアクセス権情報を保持し、ま
た、第２の保持手段が二次仮想記憶空間に対応するメモ
リアクセス権情報を保持している。そして、処理対象と
する命令の命令コードが与えられると、その命令コード
をデコーダがデコードし、表示手段がそのデコーダでMO
VE FIRST命令,MOVE SECOND命令およびそれ以外の命令
のうち何れがデコードされたかを表示し、次いで切換手
段が、制御記憶から前記ファームウェアのステップの内
容が読み出されたとき、同時に読み出されたオペランド
指定情報と前記表示手段の表示内容とに基づいて前記第
１の保持手段および第２の保持手段に保持されたメモリ
アクセス権情報の一方を選択して出力する。即ち、表示
手段がMOVE FIRST命令,MOVE SECOND命令以外の命令の
デコードを示す場合は第１の保持手段に保持されたメモ
リアクセス権情報を常に選択して出力し、また表示手段
がMOVE FIRST命令のデコードを示す場合は読み出され
たオペランド指定情報がソースオペランドアクセスを示
すときは第１の保持手段に保持されたメモリアクセス権
情報を、そのオペランド指定情報がディスティネーショ
ンオペランドアクセスを示すときは第２の保持手段に保
持されたメモリアクセス権情報をそれぞれ選択して出力
し、さらに表示手段がMOVE SECOND命令のデコードを示
す場合は読み出されたオペランド指定情報がソースオペ
ランドアクセスを示すときは第２の保持手段に保持され
たメモリアクセス権情報を、そのオペランド指定情報が
ディスティネーションオペランドアクセスを示すときは
第１の保持手段に保持されたメモリアクセス権情報をそ
れぞれ選択して出力する。In the memory access right information supply mechanism of the present invention,
Whether the operant specification information in the steps of the firmware routine common to the MOVE instruction, MOVE FIRST instruction and MOVE SECOND instruction indicates whether the step involves memory access to the source operand data or the memory access to the destination operand data. And the first holding unit holds the memory access right information corresponding to the primary virtual storage space, and the second holding unit holds the memory access right information corresponding to the secondary virtual storage space. I have. Then, when an instruction code of an instruction to be processed is given, the instruction code is decoded by a decoder, and the display means
It indicates which of the VE FIRST instruction, the MOVE SECOND instruction and the other instructions has been decoded. Then, when the contents of the steps of the firmware are read from the control storage, the switching means reads the operands read at the same time. One of the memory access right information held in the first holding means and the second holding means is selected and output based on the designation information and the display content of the display means. That is, when the display means indicates the decoding of an instruction other than the MOVE FIRST instruction and the MOVE SECOND instruction, the memory access right information held in the first holding means is always selected and output. If the operand designation information indicates decoding, the read operand designation information indicates the source operand access, the memory access right information held in the first holding means is stored. If the operand designation information indicates the destination operand access, the memory access right information is the second operand. The memory access right information held in the holding means is selected and output. If the display means indicates the decoding of the MOVE SECOND instruction, the second information is used if the read operand designation information indicates the source operand access. The memory access right information held in the holding means is stored in the destination When the memory access right information is indicated, the memory access right information held in the first holding means is selected and output.
次に、本発明の実施例について図面を参照して詳細に
説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例のブロック図である。 FIG. 1 is a block diagram of one embodiment of the present invention.
同図において、レジスタ１は発行された命令の命令コ
ードがセットされるレジスタであり、その出力は信号線
11によりデコーダ２およびセレクタ４に供給される。In FIG. 1, a register 1 is a register in which an instruction code of an issued instruction is set, and its output is a signal line.
The data is supplied to the decoder 2 and the selector 4 by 11.
デコーダ２は命令コードをデコードし、MOVE FIRST
命令の命令コードの場合は信号線25に論理値“1"を，信
号線26に論理値“0"を出力し、MOVE SECOND命令の命令
コードの場合は信号線25に論理値“0"を、信号線26に論
理値“1"を出力し、それ以外の命令コード即ちMOVE命令
の命令コード等であった場合は信号線25および信号線26
に共に論理値“0"を出力する。Decoder 2 decodes the instruction code and outputs MOVE FIRST
In the case of the instruction code of the instruction, the logical value “1” is output to the signal line 25 and the logical value “0” is output to the signal line 26. In the case of the instruction code of the MOVE SECOND instruction, the logical value “0” is output to the signal line 25. And outputs a logical value "1" to the signal line 26. If the instruction code is other than the above, that is, the instruction code of the MOVE instruction or the like, the signal lines 25 and 26 are output.
Output a logical value "0".
MVFフラグ７およびMVSフラグ８はデコーダ２から信号
線25および信号線26に出力された論理値を保持するフラ
グである。従って、MOVE命令の命令コードのデコード時
にはMVFフラグ７及びMVSフラグ８は共に論理値“0"とな
り、MOVE FIRST命令の命令コードのデコード時にはMVF
フラグ７のみが論理値“1"となり、MOVE SECOND命令の
命令コードのデコード時にはMVSフラグ８のみが論理値
“1"となる。各フラグ7,8の内容は信号線21および信号
線22によりアクセスキー切換手段10に供給される。The MVF flag 7 and the MVS flag 8 are flags for holding logical values output from the decoder 2 to the signal lines 25 and 26. Therefore, when the instruction code of the MOVE instruction is decoded, the MVF flag 7 and the MVS flag 8 both have a logical value “0”, and when the instruction code of the MOVE FIRST instruction is decoded, the MVF flag 7 and the MVS flag 8 are decoded.
Only the flag 7 has the logical value "1", and only the MVS flag 8 has the logical value "1" when the instruction code of the MOVE SECOND instruction is decoded. The contents of the flags 7 and 8 are supplied to the access key switching means 10 through signal lines 21 and 22.
レジスタ５は一次仮想記憶空間に対する実効キーKEY1
を保持するレジスタ、レジスタ６は二次仮想記憶空間に
対する実効キーKEY2を保持するレジスタであり、各レジ
スタ5,6の内容は信号線19および信号線20によりアクセ
スキー切換手段10に供給される。Register 5 is the effective key KEY1 for the primary virtual storage space
The register 6 holds the effective key KEY2 for the secondary virtual memory space. The contents of the registers 5 and 6 are supplied to the access key switching means 10 through the signal lines 19 and 20.
セレクタ４は信号線11により供給されるレジスタ１の
内容と信号線14により供給されるレジスタ９の内容のう
ち、信号線13により供給されるレジスタ９の内容に応じ
た一方を選択し、この選択した内容を信号線12を介して
制御記憶３に供給するレジスタである。このセレクタ４
は命令の第１ステップのみレジスタ１側をセレクトする
よう動作する。The selector 4 selects one of the contents of the register 1 supplied by the signal line 11 and the contents of the register 9 supplied by the signal line 14 according to the contents of the register 9 supplied by the signal line 13. This is a register that supplies the contents thus obtained to the control memory 3 via the signal line 12. This selector 4
Operates to select the register 1 only in the first step of the instruction.
制御記憶３はレジスタ１にセットされた命令コードに
対応したメモリリクエスト制御等を行うためのファーム
ウェアを記憶する手段であり、MOVE命令,MOVE FIRST命
令およびMOVE SECOND命令の命令コードについては、そ
れらで共通に使用する第２図に示すようなファームウェ
アルーチンを記憶している。第２図に示すように各命令
共通に使用される本実施例のファームウェアルーチン
は、ソースオペランドアクセスにかかるステップＡとデ
ィスティネーションオペランドアクセスにかかるステッ
プＢとを含んでいる。そして、両ステップA,B中の実効
キー指定フィールドは共に実効キーKEY1を示す論理値
“0"とされている。また、オペランド指定フィールドと
呼ぶ新たなフィールドを追加し、当該ステップがソース
オペランドに対するアクセスにかかるステップか、或い
はディスティネーションオペランドに対するアクセスに
かかるステップかを示している。この場合、ステップＡ
はソースオペランドアクセスにかかるステップなので、
その中のオペランド指定フィールドは、ソースオペラン
ドアクセスであることを示す論理値“0"とされ、ステッ
プＢはディスティネーションオペランドアクセスなの
で、その中のオペランド指定フィールドはその旨を示す
論理値“1"にされている。なお、各ステップA,B中のそ
の他の情報（Request＝Load,Request＝Store等）は第４
図に示したステップA0〜A2,B0〜B2と同じである。The control memory 3 is means for storing firmware for performing a memory request control or the like corresponding to the instruction code set in the register 1. The instruction codes of the MOVE instruction, MOVE FIRST instruction and MOVE SECOND instruction are common to them. A firmware routine as shown in FIG. As shown in FIG. 2, the firmware routine of this embodiment commonly used for each instruction includes a step A related to a source operand access and a step B related to a destination operand access. The effective key designation fields in both steps A and B are both set to the logical value "0" indicating the effective key KEY1. In addition, a new field called an operand designation field is added to indicate whether the step is a step relating to access to the source operand or a step relating to access to the destination operand. In this case, step A
Is a step involving source operand access,
The operand specification field therein is set to a logical value "0" indicating that the source operand is accessed, and since the step B is the destination operand access, the operand specification field therein is set to the logical value "1" indicating that. Have been. The other information in each of steps A and B (Request = Load, Request = Store, etc.)
This is the same as steps A0 to A2 and B0 to B2 shown in the figure.
再び第１図を参照すると、レジスタ９は制御記憶３か
ら読み出されたファームウェアの内容を信号線15を介し
て受け取って保持するレジスタであり、この保持した内
容のうち、オペランド指定フィールドの内容および実効
キー指定フィールドの内容は信号線17および信号線18に
よりアクセスキー切換手段10に供給され、Load,Store等
の情報は信号線16により出力されてリクエスト制御に供
される。また、制御記憶３の次の読み出し位置を制御す
る情報が信号線14によりセレクタ４に供給されると共
に、セレクタ４を制御する情報が信号線13によりセレク
タ４に与えられる。Referring to FIG. 1 again, the register 9 is a register for receiving and holding the contents of the firmware read from the control storage 3 via the signal line 15, and among the held contents, the contents of the operand designation field and the contents of the operand designation field. The contents of the effective key designation field are supplied to the access key switching means 10 via a signal line 17 and a signal line 18, and information such as Load and Store is output via a signal line 16 and used for request control. Further, information for controlling the next read position in the control memory 3 is supplied to the selector 4 via a signal line 14, and information for controlling the selector 4 is provided to the selector 4 via a signal line 13.
アクセスキー切換手段10は、各信号線17〜22により供
給される各種の情報に従って使用する実効キーを決定
し、信号線24によりその決定した実効キーを図示しない
メモリ制御部に供給する手段であり、その構成例を第３
図に示す。同図に示すアクセスキー切換手段10は、信号
線19により供給される実効キーKEY1と信号線20により供
給される実効キーKEY2の何れか一方を選択して信号線24
に出力するセレクタ27と、信号線21により供給されるMV
Fフラグ７の値と信号線17により供給されるオペランド
指定フィールドの値との論理積をとるアンド回路29と、
信号線22により供給されるMVSフラグ８の値と信号線17
により供給されるオペランド指定フィールドの値をイン
バータ31で反転した値との論理積をとるアンド回路30
と、信号線18により供給される実効キー指定フィールド
の値とアンド回路29の出力とアンド回路30の出力との論
理和をとるオア回路28とで構成され、セレクタ27はオア
回路28の出力が論理値“0"のときは信号線19で供給され
る実効キーKEY1を選択して出力し、オア回路28の出力が
論理値“1"のときは信号線20で供給される実効キーKEY2
を選択して出力する。The access key switching means 10 is a means for determining an effective key to be used in accordance with various kinds of information supplied through the signal lines 17 to 22, and supplying the determined effective key to a memory control unit (not shown) via the signal line 24. And its configuration example
Shown in the figure. The access key switching means 10 shown in FIG. 1 selects one of the effective key KEY1 supplied by the signal line 19 and the
And the MV supplied by the signal line 21
An AND circuit 29 for performing a logical AND operation between the value of the F flag 7 and the value of the operand designation field supplied by the signal line 17;
The value of the MVS flag 8 supplied by the signal line 22 and the signal line 17
AND circuit 30 which takes the logical product of the value of the operand specification field supplied by
And an OR circuit 28 that performs an OR operation on the value of the effective key designation field supplied by the signal line 18, the output of the AND circuit 29, and the output of the AND circuit 30, and the selector 27 outputs the output of the OR circuit 28. When the logical value is "0", the effective key KEY1 supplied on the signal line 19 is selected and output. When the output of the OR circuit 28 is the logical value "1", the effective key KEY2 supplied on the signal line 20 is selected.
Select and output.
次に上述のように構成された本実施例の動作を、MOVE
命令,MOVE FIRST命令,MOVE SECOND命令の各場合に分
けて説明する。Next, the operation of the present embodiment configured as described above
Instruction, MOVE FIRST instruction, and MOVE SECOND instruction will be described separately.
MOVE命令の命令コードがレジスタ１にセットされる
と、その命令コードがデコーダ２およびセレクタ４に供
給される。デコーダ２は命令コードを解読し、MOVE FI
RST命令およびMOVE SECOND命令以外の命令コードなの
で、信号線25および信号線26を論理値“0"にしてMVFフ
ラグ７およびMVSフラグ８を共に論理値“0"とする。他
方、上記と同一タイミングにおいて、レジスタ１の命令
コードがセレクタ４を介して制御記憶３に入力される。
これにより、MOVE命令の命令コードに対応して制御記憶
３に記憶されているファームウェアルーチンの第１ステ
ップつまり第２図のステップＡの内容が読み出されてレ
ジスタ９に格納される。このときレジスタ９に読み出さ
れた実効キー指定フィールドの値は実効キーKEY1を示す
論理値“0"であり、オペランド指定フィールドの値はソ
ースオペランドアクセスを示す論理値“0"であり、これ
らが信号線17,18によりアクセスキー切換手段10に供給
される。When the instruction code of the MOVE instruction is set in the register 1, the instruction code is supplied to the decoder 2 and the selector 4. Decoder 2 decodes the instruction code and outputs MOVE FI
Since the instruction code is other than the RST instruction and the MOVE SECOND instruction, the signal lines 25 and 26 are set to the logical value “0”, and the MVF flag 7 and the MVS flag 8 are both set to the logical value “0”. On the other hand, at the same timing as above, the instruction code of the register 1 is input to the control storage 3 via the selector 4.
As a result, the contents of the first step of the firmware routine, that is, step A of FIG. 2, stored in the control storage 3 corresponding to the instruction code of the MOVE instruction are read and stored in the register 9. At this time, the value of the effective key specification field read out to the register 9 is a logical value “0” indicating the effective key KEY1, and the value of the operand specification field is a logical value “0” indicating the source operand access. The signal is supplied to the access key switching means 10 through signal lines 17 and 18.
第３図を参照すると、アクセスキー切換手段10では、
MVFフラグ７およびMVSフラグ８の値が共に論理値“0"で
あるためアンド回路29および30の出力は共に論理値“0"
となり、更に信号線18で供給される実効キー指定フィー
ルドの値は実効キーKEY1に対応する論理値“0"であるた
め、オア回路28の出力は論理値“0"となる。このため、
セレクタ27は信号線19で供給される実効キーKEY1を選択
して出力する。Referring to FIG. 3, in the access key switching means 10,
Since the values of the MVF flag 7 and the MVS flag 8 are both logical "0", the outputs of the AND circuits 29 and 30 are both logical "0".
Further, since the value of the effective key designation field supplied on the signal line 18 is the logical value “0” corresponding to the effective key KEY1, the output of the OR circuit 28 becomes the logical value “0”. For this reason,
The selector 27 selects and outputs the effective key KEY1 supplied through the signal line 19.
次にステップＡにかかる動作が終了し、第２図のステ
ップＢの内容が制御記憶３から読み出されてレジスタ９
に格納されると、オペランド指定フィールドの値が論理
値“1"となるが、MVFフラグ７およびMVSフラグ８の値は
論理値“0"であり且つ実効キー指定フィールドの値は実
効キーKEY1に対応する論理値“0"であるため、オア回路
28の出力はステップＡと同じく論理値“0"であり、セレ
クタ27は再び実効キーKEY1を選択して出力する。このよ
うに、MOVE FIRST命令,MOVE SECOND命令以外のMOVE命
令等の場合、常に実効キーKEY1が供給される。Next, the operation relating to step A is completed, and the contents of step B in FIG.
, The value of the operand specification field becomes a logical value “1”, the values of the MVF flag 7 and the MVS flag 8 are the logical value “0”, and the value of the effective key specification field is set to the effective key KEY1. Since the corresponding logical value is "0", the OR circuit
The output of 28 is the logical value "0" as in step A, and the selector 27 again selects and outputs the effective key KEY1. Thus, in the case of a MOVE instruction other than the MOVE FIRST instruction and the MOVE SECOND instruction, the effective key KEY1 is always supplied.
MOVE FIRST命令の命令コードがレジスタ１にセット
されてデコーダ２に供給されると、デコーダ２は命令コ
ードを解読し、MOVE FIRST命令なので、信号線25を通
じてMVFフラグ７を論理積“1"とし、信号線26を通じてM
VSフラグ８を論理積“0"とする。また、同一タイミング
でレジスタ１のMOVE FIRST命令の命令コードがセレク
タ４を介して制御記憶３に入力されると、前述のMOVE命
令の命令コードに対応して制御記憶３に記憶されたファ
ームウェアルーチンと同一のファームウェアルーチンに
おける第１ステップつまり第２図のステップＡの内容が
読み出されてレジスタ９に格納される。従って、このと
きレジスタ９に読み出された実効キー指定フィールドの
値は実効KEY1に対応する論理値“0"であり、オペランド
指定フィールドの値はソースオペランドアクセスを示す
論理値“0"であり、これらが信号線17,18によりアクセ
スキー切換手段10に供給される。When the instruction code of the MOVE FIRST instruction is set in the register 1 and supplied to the decoder 2, the decoder 2 decodes the instruction code. Since the instruction code is the MOVE FIRST instruction, the MVF flag 7 is set to the logical product "1" through the signal line 25. M through signal line 26
The VS flag 8 is set to the logical product "0". When the instruction code of the MOVE FIRST instruction of the register 1 is input to the control storage 3 via the selector 4 at the same timing, the firmware routine stored in the control storage 3 corresponding to the instruction code of the MOVE instruction is executed. The contents of the first step in the same firmware routine, that is, the contents of step A in FIG. 2 are read out and stored in the register 9. Accordingly, at this time, the value of the effective key specification field read out to the register 9 is a logical value “0” corresponding to the effective KEY1, the value of the operand specification field is a logical value “0” indicating source operand access, These are supplied to the access key switching means 10 through signal lines 17 and 18.
第３図を参照すると、アクセスキー切換手段10では、
MVFフラグ７が論理値“1"となるが、オペランド指定フ
ィールドの値はステップＡにおいては論理値“0"なの
で、アンド回路29の出力は論理値“0"であり、また、MV
Sフラグ８は論理値“0"なのでアンド回路30の出力も論
理値“0"である。さらに、実効キー指定フィールドの値
も論理値“0"である。よって、オア回路28の出力は論理
値“0"となり、セレクタ27では実効キーKEY1が選択され
て出力されることになる。Referring to FIG. 3, in the access key switching means 10,
Although the MVF flag 7 has the logical value "1", the value of the operand designation field is the logical value "0" in step A, so the output of the AND circuit 29 is the logical value "0".
Since the S flag 8 has the logical value “0”, the output of the AND circuit 30 also has the logical value “0”. Further, the value of the effective key designation field is also a logical value “0”. Therefore, the output of the OR circuit 28 has the logical value “0”, and the selector 27 selects and outputs the effective key KEY1.
次にステップＡにかかる動作が終了し、第２図のステ
ップＢ（MOVE命令で使用したものと同じ）の内容が制御
記憶３から読み出されてレジスタ９に格納されると、オ
ペランド指定フィールドの値がディスティネーションオ
ペランドアクセスを示す論理値“1"になるので、アンド
回路29の出力が論理値“1"となり、オア回路28の出力が
論理値“1"となる。これにより、セレクタ27は実効キー
KEY2を選択して出力する。即ち、MOVE FIRST命令の場
合、ファームウェアルーチンにおけるステップＢでは、
制御記憶３から読み出された実効キー指定フィールドに
よる指定（KEY1）を無視して実効キーKEY2が出力され
る。Next, when the operation relating to step A is completed and the contents of step B (same as that used in the MOVE instruction) in FIG. 2 are read from the control storage 3 and stored in the register 9, the operand specifying field Since the value becomes the logical value “1” indicating the destination operand access, the output of the AND circuit 29 becomes the logical value “1”, and the output of the OR circuit 28 becomes the logical value “1”. As a result, the selector 27
Select and output KEY2. That is, in the case of the MOVE FIRST instruction, in step B of the firmware routine,
The effective key KEY2 is output ignoring the designation (KEY1) by the effective key designation field read from the control storage 3.
MOVE SECOND命令の命令コードがレジスタ１にセット
されてデコーダ２に供給されると、デコーダ２は命令コ
ードを解読し、MOVE SECOND命令なので、信号線25を通
じてMVFフラグ７を論理積“0"とし、信号線26を通じてM
VSフラグ８を論理積“1"とする。また、同一タイミング
でレジスタ１のMOVE SECOND命令の命令コードがセレク
タ４を介して制御記憶３に入力されると、前述のMOVE命
令およびMOVE FIRST命令の命令コードに対応して制御
記憶３に記憶されたファームウェアルーチンと同一のフ
ァームウェアルーチンにおける第１ステップつまり第２
図のステップＡの内容が読み出されてレジスタ９に格納
される。したがって、このときレジスタ９に読み出され
た実効キー指定フィールドの値は実効KEY1に対応する論
理値“0"であり、オペランド指定フィールドの値はソー
スオペランドアクセスを示す論理値“0"であり、これら
が信号線17,18によりアクセスキー切換手段10に供給さ
れる。When the instruction code of the MOVE SECOND instruction is set in the register 1 and supplied to the decoder 2, the decoder 2 decodes the instruction code. Since the instruction code is the MOVE SECOND instruction, the MVF flag 7 is set to the logical product "0" through the signal line 25. M through signal line 26
The VS flag 8 is set to the logical product "1". When the instruction code of the MOVE SECOND instruction of the register 1 is input to the control storage 3 via the selector 4 at the same timing, the instruction code is stored in the control storage 3 corresponding to the instruction codes of the MOVE instruction and the MOVE FIRST instruction. The first step in the same firmware routine as the
The contents of step A in the figure are read and stored in the register 9. Therefore, at this time, the value of the effective key specification field read out to the register 9 is a logical value “0” corresponding to the effective KEY1, and the value of the operand specification field is a logical value “0” indicating source operand access. These are supplied to the access key switching means 10 through signal lines 17 and 18.
第３図を参照すると、アクセスキー切換手段10では、
MVSフラグＲが論理値“1"となり、且つオペランド指定
フィールドの値が論理値“0"でインバータ31で反転した
値が論理値“1"となることにより、アンド回路30の出力
が論理値“1"となる。よって、オア回路28の出力が論理
値“1"となり、セレクタ27は実効キーKEY2を選択して出
力する。即ち、MOVE SECOND命令の場合、ファームウェ
アルーチンにおけるステップＡでは、制御記憶３から読
み出された実効キー指定フィールドによる指定（KEY1）
を無視して実効キーKEY2が出力される。Referring to FIG. 3, in the access key switching means 10,
When the MVS flag R becomes the logical value “1”, the value of the operand designation field becomes the logical value “0”, and the value inverted by the inverter 31 becomes the logical value “1”, the output of the AND circuit 30 becomes the logical value “1”. 1 ". Therefore, the output of the OR circuit 28 becomes the logical value “1”, and the selector 27 selects and outputs the effective key KEY2. That is, in the case of the MOVE SECOND instruction, in step A of the firmware routine, the specification by the effective key specification field read from the control storage 3 (KEY1)
Is ignored and the effective key KEY2 is output.
次にステップＡにかかる動作が終了し、第２図のステ
ップＢ（MOVE命令及びMOVE FIRST命令で使用したもの
と同じ）の内容が制御記憶３から読み出されてレジスタ
９に格納されると、オペランド指定フィールドの値が論
理値“1"になるので、アンド回路30の出力は論理値“0"
となる。このとき、アンド回路29の出力および実効キー
指定フィールドの値は共に論理値“0"なので、オア回路
28の出力は論理値“0"となり、セレクタ27は実効キーKE
Y1を選択して出力する。Next, when the operation of step A is completed, and the contents of step B (same as used in the MOVE instruction and the MOVE FIRST instruction) of FIG. 2 are read from the control storage 3 and stored in the register 9, Since the value of the operand specification field becomes the logical value “1”, the output of the AND circuit 30 becomes the logical value “0”.
Becomes At this time, since the output of the AND circuit 29 and the value of the effective key designation field are both logical “0”, the OR circuit 29
The output of 28 becomes a logical value “0”, and the selector 27
Select Y1 and output.
以上のように本実施例では、ステップＡおよびステッ
プＢの実効キー指定フィールドの値をともに実効キーKE
Y1を示す値とし、且つ各ステップにソースオペランドに
対するアクセスか或いはディスティネーションオペラン
ドに対するアクセスかを示すオペランド指定フィールド
を持たせ、さらに命令の種類がMOVE FIRST命令,MOVE
SECOND命令或いはそれ以外のMOVE命令等のうちの何れで
あるかを識別するようにし、そして、処理対象とする命
令がMOVE FIRST命令であって且つ制御記憶３から読み
出されたオペランド指定フィールドがディスティネーシ
ョンオペランドに対するアクセスを示す論理値“1"の場
合には読み出された実効キー指定フィールドの値（KEY
1）を無視して実効キーKEY2を供給し、処理対象とする
命令がMOVE SECOND命令であって且つ制御記憶３から読
み出されたオペランド指定フィールドがソースオペラン
ドに対するアクセスを示す論理値“0"の場合には読み出
された実効キー指定フィールドの値（KEY1）を無視して
実効キーKEY2を供給し、他の場合には読み出された実効
キー指定フィールドに従った実効キーKEY1を供給するこ
とより、MOVE命令,MOVE FIRST命令およびMOVE SECOND
命令間でリクエスト制御にかかるファームウェアルーチ
ンの共有を可能としている。As described above, in this embodiment, the values of the effective key designation fields in step A and step B are both set to the effective key KE.
A value indicating Y1, and each step has an operand specification field indicating whether to access the source operand or the destination operand, and the type of instruction is MOVE FIRST instruction, MOVE
Whether the instruction is a SECOND instruction or another MOVE instruction, etc., and the instruction to be processed is a MOVE FIRST instruction, and the operand specification field read from the control storage 3 is a disable instruction In the case of a logical value “1” indicating access to the nation operand, the value of the read effective key specification field (KEY
1) is ignored and the effective key KEY2 is supplied. The instruction to be processed is the MOVE SECOND instruction, and the operand specification field read from the control storage 3 has the logical value "0" indicating access to the source operand. In other cases, supply the effective key KEY2 ignoring the read effective key specification field value (KEY1), otherwise supply the effective key KEY1 according to the read effective key specification field MOVE instruction, MOVE FIRST instruction and MOVE SECOND
It is possible to share a firmware routine for request control between instructions.
以上の実施例では、ファームウェアのソースオペラン
ドアクセスにかかるステップ中およびディスティネーシ
ョンオペランドアクセスにかかるステップ中に実効キー
KEY1を指定する実効キー指定フィールドを含ませたが、
この実効キー指定フィールドによる指定内容が常に固定
される場合にはこの実効キー指定フィールドを省略する
ことができる。この場合、第１図の信号線18が省略さ
れ、また第３図に示すアクセスキー切換手段10中のオア
回路28は２入力オア回路とすることができる。In the above embodiment, the effective key is used during the step related to the source operand access of the firmware and the step related to the destination operand access.
Includes an effective key specification field that specifies KEY1,
If the contents specified by the effective key designation field are always fixed, the effective key designation field can be omitted. In this case, the signal line 18 in FIG. 1 is omitted, and the OR circuit 28 in the access key switching means 10 shown in FIG. 3 can be a two-input OR circuit.
以上説明したように、本発明は、ファームウェアルー
チンのステップ中のオペランド指定情報によって当該ス
テップがソースオペランドデータへのメモリアクセスに
かかるステップか或いはディスティネーションオペラン
ドデータへのメモリアクセスにかかるステップかを識別
可能とし、また、処理対象とする命令の命令コードをデ
コードするデコーダと、このデコーダでMOVE FIRST命
令,MOVE SECOND命令およびそれ以外の命令のうち何れ
がデコードされたかを表示する表示手段と、制御記憶か
らファームウェアのステップの内容が読み出されたと
き、同時に読み出されたオペランド指定情報と前記表示
手段の表示内容とに内容に基づいて一次仮想記憶空間に
対応するメモリアクセス権情報および二次仮想記憶空間
に対応するメモリアクセス権情報の一方を選択して出力
する切換手段とを設けたことにより、MOVE命令,MOVE F
IRST命令およびMOVE SECOND命令のリクエスト制御にか
かるファームウェアルーチンの共有が可能となり、その
ファームウェア量を従来のほぼ1/3に削減することがで
きる。As described above, according to the present invention, it is possible to identify whether the step involves memory access to the source operand data or the memory access to the destination operand data by the operand specification information in the step of the firmware routine. A decoder for decoding the instruction code of the instruction to be processed; display means for displaying which of the MOVE FIRST instruction, MOVE SECOND instruction and other instructions has been decoded by the decoder; When the contents of the steps of the firmware are read, the memory access right information and the secondary virtual storage space corresponding to the primary virtual storage space are based on the operand designation information and the display contents of the display means read out at the same time. Of the memory access right information corresponding to By providing switching means for selecting and outputting one, the MOVE instruction, MOVE F
A firmware routine for request control of the IRST instruction and the MOVE SECOND instruction can be shared, and the amount of firmware can be reduced to almost one third of the conventional one.
第１図は本発明の一実施例のブロック図、 第２図は本発明においてMOVE命令,MOVE FIRST命令およ
びMOVE SECOND命令で共通に使用されるファームウェア
ルーチンの一例を示す図、 第３図はアクセスキー切換手段10の構成例を示すブロッ
ク図および、 第４図は従来技術による制御記憶内のファームウェア記
述例を示す図である。 図において、 1,5,6,9……レジスタ ２……デコーダ ３……制御記憶 4,27……セレクタ ７……MVFフラグ ８……MVSフラグ 10……アクセスキー切換手段 11〜22,24〜26……信号線 28……オア回路 29,30……アンド回路 31……インバータFIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a diagram showing an example of a firmware routine commonly used in a MOVE instruction, a MOVE FIRST instruction and a MOVE SECOND instruction in the present invention, and FIG. FIG. 4 is a block diagram showing an example of the configuration of the key switching means 10, and FIG. In the figure, 1, 5, 6, 9 ... register 2 ... decoder 3 ... control storage 4, 27 ... selector 7 ... MVF flag 8 ... MVS flag 10 ... access key switching means 11 to 22, 24 26 Signal line 28 OR circuit 29, 30 AND circuit 31 Inverter
Claims (1)
E SECOND命令の実行が可能な多重仮想記憶方式の情報
処理装置におけるメモリアクセス権情報供給機構におい
て、 前記各命令に共通なファームウェアルーチンが制御記憶
に格納されると共に、該ファームウェアルーチン中のソ
ースオペランドデータへのメモリアクセスにかかるステ
ップ中にその旨を示すオペランド指定情報が含まれ、デ
ィスティネーションオペランドデータへのメモリアクセ
スにかかるステップ中にその旨を示すオペランド指定情
報が含まれ、且つ、 一次仮想記憶空間に対応するメモリアクセス権情報を保
持する第１の保持手段と、 二次仮想記憶空間に対応するメモリアクセス権情報を保
持する第２の保持手段と、 処理対象とする命令の命令コードをデコードするデコー
ダと、 該デコーダでMOVE FIRST命令,MOVE SECOND命令および
それ以外の命令のうち何れがデコードされたかを表示す
る表示手段と、 前記制御記憶から前記ファームウェアのステップの内容
が読み出されたとき、読み出されたオペランド指定情報
と前記表示手段の表示内容とに基づいて前記第１の保持
手段および第２の保持手段に保持されたメモリアクセス
権情報の一方を選択して出力する切換手段とを具備した
ことを特徴とするメモリアクセス権情報供給機構。In addition to the MOVE instruction, the MOVE FIRST instruction and the MOV
E In a memory access right information supply mechanism in an information processing device of a multiple virtual memory system capable of executing a SECOND instruction, a firmware routine common to each of the instructions is stored in a control storage, and a source operand data in the firmware routine is stored. Contains operand designation information indicating the fact during the step related to memory access to the destination operand data, and includes operand designation information indicating the fact during the step related to memory access to the destination operand data; and First holding means for holding memory access right information corresponding to the second virtual memory space, second holding means for holding memory access right information corresponding to the secondary virtual storage space, and decoding an instruction code of an instruction to be processed A decoder, and a MOVE FIRST instruction, a MOVE SECOND instruction and Display means for displaying which of the other instructions has been decoded, and when the content of the step of the firmware is read from the control storage, the read operand designation information and the display content of the display means Switching means for selecting and outputting one of the memory access right information held in the first holding means and the second holding means on the basis of (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280681A JP2581298B2 (en) | 1990-10-19 | 1990-10-19 | Memory access right information supply mechanism |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280681A JP2581298B2 (en) | 1990-10-19 | 1990-10-19 | Memory access right information supply mechanism |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04155440A JPH04155440A (en) | 1992-05-28 |
| JP2581298B2 true JP2581298B2 (en) | 1997-02-12 |
Family
ID=17628453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2280681A Expired - Lifetime JP2581298B2 (en) | 1990-10-19 | 1990-10-19 | Memory access right information supply mechanism |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581298B2 (en) |
-
1990
- 1990-10-19 JP JP2280681A patent/JP2581298B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04155440A (en) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5499380A (en) | Data processor and read control circuit, write control circuit therefor | |
| US4616313A (en) | High speed address calculation circuit for a pipeline-control-system data-processor | |
| EP0148478A2 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| JPH03147021A (en) | Instruction designation system and instruction execution system | |
| US6145075A (en) | Apparatus and method for executing a single-cycle exchange instruction to exchange contents of two locations in a register file | |
| JPH03286332A (en) | Digital data processor | |
| JP2581298B2 (en) | Memory access right information supply mechanism | |
| JPH0290349A (en) | Address space controller for virtual memory system | |
| JP2000181707A (en) | Instruction controller and its method | |
| JPH0218729B2 (en) | ||
| JP3208789B2 (en) | Information processing device | |
| JP2861560B2 (en) | Data processing device | |
| EP0915416B1 (en) | System for allowing a two word instruction to be executed in a single cycle and method therefor | |
| JPH0222413B2 (en) | ||
| JP2798275B2 (en) | Virtual memory address space access control method | |
| JP2000112754A (en) | Data processor | |
| JPS59218569A (en) | Microcomputer | |
| JP2883488B2 (en) | Instruction processing unit | |
| JP2576589B2 (en) | Virtual storage access control method | |
| JP3197045B2 (en) | Extended central processing unit | |
| JP2842024B2 (en) | Register file circuit | |
| JP2883489B2 (en) | Instruction processing unit | |
| JP3517139B2 (en) | Information processing equipment | |
| JP2743947B2 (en) | Micro program control method | |
| JPH06324884A (en) | Data processor |