JP2578448B2

JP2578448B2 - 画像処理装置

Info

Publication number: JP2578448B2
Application number: JP62301012A
Authority: JP
Inventors: 直長島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1987-11-28
Filing date: 1987-11-28
Publication date: 1997-02-05
Anticipated expiration: 2012-02-05
Also published as: US4999717A; JPH01141460A

Description

【発明の詳細な説明】〔技術分野〕本発明は、原稿をCCD等のライン・イメージ・センサ
を使用して読み取る画像読み取り装置に関する。

さらに詳細にいえば、異なる色出力を行なう複数のラ
イン・イメージ・センサを副走査方向に配置してカラー
画像の読み取りを行なうカラー画像読み取り装置の画像
処理装置に関するものである。

〔従来技術〕

近年、CCD等の固体撮像素子を使用したカラー画像の
読み取りを行なうカラー画像読み取り装置の開発が盛ん
である。

こうしたカラー画像読み取り装置は、異なるカラー・
フイルタを主走査方向に順次配置したカラー・ライン・
イメージ・センサ又は異なる色出力を行なう複数のライ
ン・イメージ・センサを副走査方向に配置したカラー・
ライン・イメージ・センサを使用した２種類の方式が一
般的である。

前者の方式は、装置構成が簡単になるという特徴があ
るが、受光面積が多くとれないので光源に多くの光量を
必要とし、また、主走査方向にカラー・フイルタを配置
している事による読み取り画像のズレを補正する必要が
あるという欠点がある。

一方、後者の方式は、ライン・イメージ・センサ間の
副走査方向の位置ズレを補正する為にメモリを用いて色
信号間の同期を合わす必要がある為に回路が複雑になる
という欠点があるが、前者の方式のような欠点は無い。

また、高画質読み取りの要求からライン・イメージ・
センサの読み取り画素数も増加する傾向にあるが、前者
の方式では後者の方式に対して３倍（３色読み取りの場
合）の受光セル数が必要である事から、製造上不利にな
る。従って、高画質読み取りの要求に応じるためには、
後者の方式でライン・イメージ・センサ間の副走査方向
の位置ズレを補正する為の簡潔で安価な回路が必要とな
る。

特に、拡大読み取りを行なった場合にライン・イメー
ジ・センサ間の副走査方向の位置ズレを補正する為のメ
モリ容量が等倍の時と比較して読み取り倍率と同じだけ
必要となるので、このメモリ容量を減少する事が、上記
の副走査方向の位置ズレを補正する為の簡潔で安価な回
路の一つの条件となる。

〔発明の目的〕

本発明の目的は、上記説明の後者の方式のライン・イ
メージ・センサ間の副走査方向の位置ズレを補正する為
の簡潔で安価な回路を提供する事を目的としており、詳
しくは、異なる色出力を行なう複数のライン・イメージ
・センサを副走査方向に配置したカラー画像読み取り装
置において、上記複数のライン・イメージ・センサの出力画像中の
必要な領域部分のみを抜き取りデータ遅延手段に入力
し、そのデータ遅延量を制御して上記複数のライン・イ
メージ・センサ間の物理的な位置を補正する画像処理装
置を提供するものである。

〔実施例〕

以下、実施例をもとに本発明の詳細な説明を行なう。

第２図は、本発明を適用したカラー画像読み取り装置
の断面図である。

密着型CCDライン・イメージ・センサ１は、光源２と
ともに光学系３として一体のユニツトとして構成され、
図の左右の方向（副走査方向）に移動し原稿台ガラス４
に下向きに置かれた原稿像全面の読み取りを行なう。

密着型CCDライン・イメージ・センサ１は、夫々ライ
ン上に配列された複数の受光素子からなり、互いに異な
る色出力を行なう複数本のカラー・イメージ・センサを
副走査方向に所定間隔をもって一体配置した物で、例え
ば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色成分の画像デー
タを出力するものである。

光学系３は、図示のパルス・モータ５、プーリ７・
８、駆動ベルト６よりなる走査系によって副走査方向へ
の移動走査が行なわれる。

副走査方向の変倍動作は、副走査方向の移動速度を可
変する事により行なう。即ち、密着型CCDライン・イメ
ージ・センサ１の画像読み取りが倍率に無関係に一定の
周期で画像読み取りを行なうものとすると、等倍時の移
動速度に対して移動速度を遅くすれば、同じ移動量に読
み取られる画像データが増加する事から拡大動作が行な
われる。また、逆に等倍時の移動速度に対して移動速度
を速くすれば、同じ移動量に読み取られる画像データが
減少する事から縮小動作が行なわれる。

一方、密着型CCDライン・イメージ・センサ１の画像
読み取り方向（主走査方向）の変倍は、画像データを水
増しする事により拡大、画像データの間引を行なう事に
より縮小動作を行なう。

変倍動作と読み取り画像密着の変換動作は基本的に等
価な動作であるので以下の説明では、変倍動作について
のみ説明を行なうものとする。

第１図は、本発明を適用したカラー画像読み取り装置
の回路ブロツクの例である。

ライン・イメージ・センサ10〜12は、密着型CCDライ
ン・イメージ・センサ１に一体配置されたカラー・イメ
ージ・センサであり、それぞれ赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の色成分の画像データの出力を行なう。このライ
ン・イメージ・センサ10〜12は、副走査方向にライン・
イメージ・センサ10・11間に距離ｌ、ライン・イメージ
・センサ10・12間に距離ｍの位置ズレがあり、この距離
分をメモリを使用したデータ遅延回路を使用して補正す
る。

例えば、距離ｌ、距離ｍが、主走査方向の記録密度に
対して、それぞれ、10画素分、20画素分であるとする
と、等倍読取時にデータ遅延の為に必要なメモリ容量
は、主走査データの10ライン分、20ライン分となる。

この場合、例えば、主走査、副走査時に10倍の拡大処
理を単純に行なうと、メモリ容量は10倍必要となる。具
体的に主走査１ライン分のデータが5Kバイトであるとす
ると、10倍の拡大処理を行なう為に、500K＋1000K＝150
0Kバイトのメモリ容量が必要となる。

しかし、ライン・イメージ・センサ10〜12の夫々から
出力される主走査１ライン中の画素の内で実際に使用す
るのは、例えば、プリンタの１ライン当りの出力画素数
が倍率に無関係に一定であるとすると、10倍の拡大処理
時には1/10でよい。従って、変倍時に必要な画素を抜き
取ってからメモリで遅延動作を行なえば、1500Kバイト
の1/10、即ち、等倍時のメモリ容量で十分である事が分
かる。

バツフア・アンプ13〜15は、ライン・イメージ・セン
サ10〜12より出力されるアナログ画像信号を夫々増幅す
るための回路であり、増幅されたアナログ画像信号は次
段のアナログ・デジタル変換器（A/D変換器）16〜18で
夫々デジタル画像信号に変換される。

画像切りだし回路19〜21は、上述の変倍率に応じて１
ラインの画像中の必要な部分の画像データを切り出す為
の回路である。切り出された画像データは、遅延メモリ
22、23で上述の距離１、ｍ分のデータ遅延をされた後、
画像切りだし回路21の画像出力と同じタイミングで画像
出力される。

本実施例では、ライン・イメージ・センサ12に画像信
号のタイミングを合わせる事により、ライン・イメージ
・センサ12用の遅延メモリを省略している。

次に、第３図のタイミング・チヤートを使用して第１
図の回路の動作例を説明する。

第３図のタイミング・チヤートは、距離ｌ、ｍと変倍
率によるデータ遅延量が、それぞれ4.6ライン、2.3ライ
ンの場合のタイミングを示している。このタイミング・
チヤートは、説明を簡単にする為に距離ｌ、ｍが２画素
分、１画素分であるものとし、230％の拡大動作を行な
う場合を示すものとする。

A/D変換器16の出力を図示のように画素切り出し回路1
9の出力する切り出しエリア分（ハイ・レベルの部分で
あり、この場合230％の拡大動作であるので等倍時の約1
/2.3のエリア）を遅延メモリ22に記憶する。同様に、A/
D変換器17の出力を画素切り出し回路20で図示の様に切
り出し、遅延メモリ23に記憶する。

画素切り出し回路21では、A/D変換器18の出力の図示
のエリアの切り出しを行なう。この切り出された出力に
合わせて遅延メモリ22、23より、距離ｌ×倍率分及び距
離ｍ×倍率分、即ち、4.6及び2.3ライン分のデータ遅延
をされた画像出力が、図示のRGB出力として同時に出力
される。

この遅延動作を行なう事により、副走査方向の距離
ｌ、ｍのセンサー間の位置ズレは補正され、以降の回路
では、同タイミングで各原稿の同一箇所を読み取った画
像データの処理（例えば、マスキング処理）を行なう事
が可能になる。

次に、第４図を用いて、第１図の画素切り出し回路19
〜21、遅延メモリ22、23の具体的な回路構成例を説明す
る。

第４図（ａ）に於いて、遅延メモリ22、23に相当する
のがフアースト・イン・フアースト・アウト・メモリ
（FIFOメモリ）30、31である。また、画素切り出し回路
19〜21に相当する回路が32〜39の回路である。

第４図（ｂ）において、35〜39の回路は、切り出しエ
リアの出力を行なう為の回路であり、第３図の画素切り
出し回路19〜21で使用する切り出しエリアに相当する信
号RWE、GWE、BGTの出力を行なう為の回路である。

信号RWE、GWE、BGTのタイミングは、予めバス・トラ
ンシーバ36、データ・マルチプレクサ38を介して不図示
のマイクロ・コンピユータ等のCPU（セントラル・プロ
セシング・ユニツト）によって、倍率、編集情報により
決定されるタイミングを発生するデータをランダム・ア
クセス・メモリ（RAM）37に書き込んでおく。その後、R
AM37から主走査カウンタ39のカウント値に従ってデータ
を順次読み出し、所定のタイミング信号を得る。

主走査カウンタ39は、例えば、ライン・イメージ・セ
ンサ12に同期して主走査１ライン中の画素クロツクVCK
をカウントする。例えば、主走査カウンタ39がアツプ・
カウンタであるとした場合、ライン・イメージ・センサ
12が、光電荷蓄積、もしくは、画像転送を開始するのに
同期し、初期値より画素クロツクVCKをカウント・アツ
プし、これを毎主走査毎に繰り返す。従って、この場
合、ライン・イメージ・センサ12の動作を基準に信号RW
E、GWE、BGTを発生するようにRAM37にデータを書き込む
ようにすれば良い。

FIFO30では、信号RWEにより必要なデータの書き込み
が行なわれ、遅延量制御回路33で予めCPUによりセツト
された遅延値分だけ遅らされた後、信号BGTのタイミン
グでデータの読み出しを行なう。遅延量制御回路33で
は、遅延量に応じてFIFO30の書き込み、読み出し動作の
リセツト信号の出力を行なう。FIFO31でも、信号GWE、
遅延量制御回路34により同様の動作が行なわれる。

ゲート回路32は、例えば、論理割ゲートであり、後段
の回路に信号BGTの有効区間分のデータのみを出力する
ための回路である。ゲート回路32は、後段の回路が余分
な画像データがあっても問題無い場合には、特に無くと
も良い。

次に、第５図を使用してカラー複写機の画像読み取り
部として動作した場合のCPUの簡単な制御フロー・チヤ
ートの例を示す。

電源オン後、ステツプSP1で、装置の初期化動作を行
ない、ステツプSP2でコピー・スタートの指示が操作部
等から来る迄待機する。

ステツプSP3では、変倍率、画像編集（画像のトリミ
ング等）の情報を元にRAM37に書き込むデータを演算
し、遅延量制御回路33、34にセツトする遅延値を演算し
セツトする。

ステツプSP4で、コピー動作を開始し、ステツプSP5で
コピー終了迄待機し、コピー終了後、ステツプSP2に戻
り動作を繰り返す。

このように本実施例では、RAM37に書き込むデータ、
遅演量制御回路33、34にセツトする遅延値により上述の
動作を達成している。

ところで、読み取りの解像度を向上させるために、イ
メージ・センサの蓄積時間を少なくする事が行なわれて
いる。例えば、主走査１ライン分の時間に主走査２ライ
ン分の読み取り動作を行なうようにした場合（倍密度読
み取り）、原稿読み取りの際の副走査方向の光電荷蓄積
中の移動量が半分になるために副走査方向の読み取りエ
リアが減少する事から解像度の向上が行なわれる。

こうした倍密度読み取りを行なった場合、２ラインの
うち１ライン分のデータを生かせば良いので、本発明を
適用した場合、第６図に示すように、１ラインおきに画
像切り出しエリアを出力するようにして遅延メモリのメ
モリ容量を減少させれば良い。

また、縮小動作を行なう場合、一般に画像データの間
引き処理を行なう為に、遅延メモリに画像データを書き
込む際に第７図に示すように縮小動作を画像切り出し時
に行なうようにして遅延メモリのメモリ容量を減少させ
る事も考えられる。

本実施例では、主走査、副走査共に同じ倍率である事
を前提に説明を行なったが、倍率が異なる場合にも本発
明を適用する事が可能である。

この場合問題となるのは、主走査倍率が等倍で副走査
倍率が拡大といった場合である。即ち、この場合、主走
査１ライン中で必要な画像数が減少しないのに副走査の
ライン数が増加するために、主走査、副走査共に等倍の
時に比較して必要な遅延メモリの容量が増大するからで
ある。

然しながら、原稿の置き方を第８図（ａ）から第８図
（ｂ）のように置き換える、即ち、原稿の置き方を主走
査、副走査逆にする事により解決する事が出来る。この
場合、上記の例では同じ画像出力を得る為に、主走査倍
率が拡大、副走査倍率が等倍と設定出来る事になるの
で、主走査、副走査共に等倍の時に比較した必要な遅延
メモリの容量は減少するからである。

このように、主走査、副走査の倍率を独立に可変出来
る様にした場合は、主走査倍率≧副走査倍率とする事に
より、主走査、副走査共に等倍の時に比較して必要な遅
延メモリの容量を減少させる事が出来る。

従って本発明を適用する為には、倍率設定時に上記条
件を満たさない倍率設定を禁止する、もしくは、設定さ
れた場合に第８図に示すような原稿の置き方を変えるよ
うなメツセージを出力する等して対応すれば良い。

〔効果〕

以上説明のように本発明によれば、変倍処理、読み取
り画素密度に関わらず、所定の容量のデータ遅延の為の
遅延手段を設ければ良く、回路コストに占める遅延手段
のコストの割り合いを減少する事が可能になり、上記説
明のように簡便な回路構成で実現する事が可能になっ
た。

【図面の簡単な説明】

第１図は本発明を適用したライン・イメージ・センサを
使用した原稿読み取り装置の回路の構成例を示すブロツ
ク図、第２図は原稿読み取り装置のメカ機構の簡単な説明図、第３図は第１図の回路ブロツクのタイミング・チヤート
の例、第４図は第１図の画素切り出し回路19〜21及び遅延メモ
リ22、23の具体的な回路構成例を示す図、第５図は制御フロー・チヤート図、第６図は倍密度読み取りを行なった場合の画素切り出し
の一例を示すタイミング・チヤート図、第７図は縮小時の画素切り出しの一例を示すタイミング
・チヤート図、第８図は主走査、副走査倍率が独立の場合の原稿の置き
方の説明図であり、１は密着型CCDライン・イメージ・センサ、10〜12はラ
イン・イメージ・センサ、19〜21は画素切り出し回路、
22及び23は遅延メモリである。

Claims

(57)【特許請求の範囲】

【請求項１】異なる色出力を行なう複数のライン・イメ
ージ・センサを副走査方向に配置したカラー画像読み取
り装置において、上記複数のライン・イメージ・センサの出力画像中の必
要な領域部分のみを抜き取りデータ遅延手段に入力し、
そのデータ遅延量を制御して上記複数のライン・イメー
ジ・センサ間の物理的な位置を補正することを特徴とす
る画像処理装置。
【請求項２】特許請求の範囲第１項に於いて、上記複数のライン・イメージ・センサの出力画像中の必
要な領域部分は、画像読み取りの倍率、画像読み取りの
画素密度、読み取り範囲によって規定されることを特徴
とする画像処理装置。