JP2577987B2 - Pseudo random noise code generator - Google Patents
Pseudo random noise code generatorInfo
- Publication number
- JP2577987B2 JP2577987B2 JP1038466A JP3846689A JP2577987B2 JP 2577987 B2 JP2577987 B2 JP 2577987B2 JP 1038466 A JP1038466 A JP 1038466A JP 3846689 A JP3846689 A JP 3846689A JP 2577987 B2 JP2577987 B2 JP 2577987B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- code generator
- sequence
- shift register
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はスペクトラム拡散通信(以下本明細書におい
てはSSCと略記する。)など符号分割多重信号を必要と
する用途で使用される擬似ランダム雑音符号発生器に関
する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to pseudorandom noise used in applications requiring a code division multiplexed signal such as spread spectrum communication (hereinafter abbreviated as SSC in the present specification). It relates to a code generator.
[発明の概要] 複数のm系列符号をmod.2で加算して得られるGOLD符
号において、基になるm系列符号の位相差を変えること
により異なるパターンが得られる性質を利用して、1部
のm系列符号の初期状態を固定し、その他のm系列符号
の初期値を外部から与えることにより、生成する符号の
パターンを制御する擬似ランダム雑音符号発生器。[Summary of the Invention] In a GOLD code obtained by adding a plurality of m-sequence codes by mod.2, by using the property that different patterns can be obtained by changing the phase difference of the underlying m-sequence code, one part A pseudo random noise code generator that controls the pattern of the generated code by fixing the initial state of the m-sequence code and externally giving the initial values of the other m-sequence codes.
[従来の技術] SSCなど符号分割多重信号を必要とする用途におい
て、擬似ランダム雑音符号発生器(以下本明細書におい
ては符号発生器と略称する。)には出力符号パターンが
変更可能であることが要求される。従来、符号周期、符
号パターン、符号位相の外部制御により、任意のm系列
符号が生成可能な符号発生器として、第4図に示すよう
な回路構成が用いられていた。[Prior Art] In applications requiring a code division multiplexed signal such as SSC, a pseudo random noise code generator (hereinafter abbreviated as a code generator in the present specification) can change an output code pattern. Is required. Conventionally, a circuit configuration as shown in FIG. 4 has been used as a code generator capable of generating an arbitrary m-sequence code by external control of a code period, a code pattern, and a code phase.
第4図中、SR1〜SRn-1およびSRfはフリップフロッ
プ、E1〜Enは排他的論理和ゲートであり、両者によりい
わゆるモジュラ型シフトレジスタが構成される。また、
MUX1は該モジュラ型シフトレジスタの段数を制御するマ
ルチプレクサ、AN2〜ANnは上記モジュラ型シフトレジス
タの最終段出力から各段への信号の帰還の有無を指定す
るANDゲート、DS1〜DSnは上記モジュラ型シフトレジス
タの初期値を設定するデータセレクト回路である。すな
わち、データc1〜ciによりMUX1のアドレス指定を行な
い、モジュラ型シフトレジスタの段数を決定し、符号の
周期を、またデータa2〜anによりモジュラ型シフトレジ
スタの最終段から各段への信号の帰還状態を決定し、符
号のパターンを、またデータb1〜bnによりモジュラ型シ
フトレジスタの初期値を決定し、符号の位相をそれぞれ
独立に制御することができ、任意のm系列符号の生成が
可能となっている。この符号の制御に必要な三つの符号
データは、入力端子削減のため、共通なデータラインDA
T1〜nから時分割に入力される。LAT1,LAT3およびLAT4
はそれぞれ符号パターンデータa2〜an、符号位相データ
b1〜bnおよび符号周期データc1〜ciを入力し、保持する
ためのラッチ回路であり、DEC1はSEL0とSEL1の2ビット
の信号を用い、データを書き込むラッチ回路を選択する
デコーダ回路である。該デコーダ回路の出力は、ラッチ
イネーブル信号LEが「H」レベルの時だけアクティブに
なるため、ラッチイネーブル信号により、ラッチ回路へ
のデータの書き込みのタイミング制御が可能である。符
号データの設定後は、STB信号によって新しい符号の出
力が開始されるが、符号データの設定中に符号が切り換
わらないように、LAT2およびLAT5により、符号パターン
データおよび符号周期データは2重構造のラッチ回路に
保持される。なお、CLKはクロック信号入力端子、CODE
は符号出力端子である。In Figure 4, SR 1 ~SR n-1 and SR f flip-flops, E 1 to E n is the exclusive OR gates, so-called modular type shift register is constituted by both. Also,
MUX1 multiplexer to control the number of the modular shift register, AN 2 ~AN n denotes an AND gate for specifying the presence or absence of the feedback signal to each stage from the last stage output of the modular shift register, DS 1 to DS n Is a data select circuit for setting an initial value of the modular shift register. That is, the data c 1 to c i performs addressing of MUX1, to determine the number of modular type shift register, the period of the code, also by the data a 2 ~a n from the last stage of the modular shift register each stage The signal feedback state is determined, the code pattern is determined, and the initial value of the modular shift register is determined by the data b 1 to b n , and the phase of the code can be independently controlled. A code can be generated. The three code data necessary for controlling this code are shared by a common data line DA to reduce the number of input terminals.
The signals are input in a time sharing manner from T1 to Tn. LAT1, LAT3 and LAT4
Code pattern data a respective 2 ~a n, code phase data
A latch circuit for inputting and holding b 1 to b n and code cycle data c 1 to c i , and DEC1 is a decoder circuit for selecting a latch circuit for writing data using 2-bit signals SEL0 and SEL1 It is. Since the output of the decoder circuit becomes active only when the latch enable signal LE is at "H" level, the timing of writing data to the latch circuit can be controlled by the latch enable signal. After setting the code data, the output of a new code is started by the STB signal, but the code pattern data and code cycle data are double-structured by LAT2 and LAT5 so that the code does not switch during the setting of the code data. Is held in the latch circuit. CLK is a clock signal input terminal, CODE
Is a sign output terminal.
ところで、符号分割多重通信においては、信号秘匿、
混信防止、および多チャンネル化の理由から、同周期符
号のパターンがm系列符号に較べ遥に多いGOLD符号が用
いられることが多い。GOLD符号は同周期でパターンの異
なる複数のm系列符号をmod.2で加算することにより得
られる符号であるが、n段構成のm系列符号発生器r個
から(2n−1)・(r−1)種のパターンが得られるこ
とが知られている。従来方式の符号発生器を用い、GOLD
符号を得る場合の回路構成を第5図に示す。第5図中、
PNG1およびPNG2は第4図に示した構成の符号発生器であ
り、E1はmod.2の加算を行なうための排他的論理和のゲ
ート、FF1は、PNG1とPNG2の遅延時間の差によりE1に発
生するハザードを取り除き、クロックに同期した符号出
力を得るために設けられたフリップフロップである。周
期2n−1の二つのm系列符号から、互いの位相差を変え
ることにより、2n−1種のGOLD符号が得られるが、第5
図の回路では、m系列符号のパターンを変えることによ
りさらに多種のGOLD符号を得ることができる。By the way, in code division multiplex communication, signal concealment,
For the purpose of preventing interference and increasing the number of channels, a GOLD code in which the pattern of the same-period code is much larger than that of the m-sequence code is often used. The GOLD code is a code obtained by adding a plurality of m-sequence codes having the same period and different patterns by mod.2. From the r m-sequence code generators having an n-stage configuration, (2 n -1) · ( It is known that r-1) kinds of patterns can be obtained. GOLD using a conventional code generator
FIG. 5 shows a circuit configuration for obtaining the code. In FIG.
PNG1 and PNG2 are code generators having the configuration shown in FIG. 4, E1 is an exclusive OR gate for performing addition of mod.2, and FF1 is connected to E1 due to the difference in delay time between PNG1 and PNG2. This is a flip-flop provided to remove a generated hazard and obtain a code output synchronized with a clock. By changing the phase difference between two m-sequence codes having a period of 2 n −1, 2 n −1 kinds of GOLD codes can be obtained.
In the circuit shown in the figure, more kinds of GOLD codes can be obtained by changing the pattern of the m-sequence code.
[発明が解決しようとする課題] 以上のように、従来方式の符号発生器は、多種の符号
の生成に対応可能であるが、実用面を考慮した場合、次
のような欠点が有る。[Problems to be Solved by the Invention] As described above, the conventional code generator can cope with the generation of various kinds of codes, but has the following drawbacks in consideration of practical use.
(1)チャネルの選択、すなわち符号の設定の度に、複
数の符号発生器に対して符号周期、符号パターンおよび
符号位相の三つの符号データを与えなければならない。(1) Each time a channel is selected, that is, a code is set, three code data of a code period, a code pattern, and a code phase must be given to a plurality of code generators.
(2)所望のチャネル、すなわち所望の符号を設定する
ために必要な符号データを予め解析などにより求めてお
かなければならない。(2) Code data necessary for setting a desired channel, that is, a desired code, must be obtained in advance by analysis or the like.
したがって、符号発生器の構成方法を知らないユーザ
にとって、非常に使い難い面があった。Therefore, it is very difficult for a user who does not know how to configure the code generator to use the code generator.
[発明の目的] 本発明の目的は、ユーザによる符号データの解析を必
要としない、符号設定方法が簡便な擬似ランダム雑音符
号発生器を提供することである。[Object of the Invention] An object of the present invention is to provide a pseudo-random noise code generator which does not require a user to analyze code data and has a simple code setting method.
[課題を解決するための手段] 上記目的を達成するために、本発明による符号発生器
は、所定段数のモジュラ型又は単純型シフトレジスタか
ら成る第1及び第2のm系列符号発生器と、第1のm系
列符号発生器のシフトレジスタに所定の第1の符号パタ
ーンデータを供給する第1の符号パターンデータ供給手
段と、第2のm系列符号発生器のシフトレジスタに上記
第1の符号パターンデータとは異なる所定の第2の符号
パターンデータを供給する第2の符号パターンデータ供
給手段と、第1のm系列符号発生器のシフトレジスタに
所定の初期状態を設定する第1の初期状態設定手段と、
第2のm系列符号発生器のシフトレジスタに符号位相デ
ータに応じて初期状態を設定する第2の初期状態設定手
段と、第1及び第2のm系列符号発生器からの第1及び
第2のm系列符号をmod.2で加算してGOLD符号を生成す
るGOLD符号生成手段と、を備えたことを要旨とする。[Means for Solving the Problems] In order to achieve the above object, a code generator according to the present invention comprises first and second m-sequence code generators comprising a predetermined number of stages of modular or simple shift registers; First code pattern data supply means for supplying predetermined first code pattern data to the shift register of the first m-sequence code generator; and the first code in the shift register of the second m-sequence code generator. A second code pattern data supply unit for supplying predetermined second code pattern data different from the pattern data, and a first initial state for setting a predetermined initial state in a shift register of the first m-sequence code generator Setting means;
Second initial state setting means for setting an initial state in the shift register of the second m-sequence code generator according to the code phase data, and first and second signals from the first and second m-sequence code generators And a GOLD code generating means for generating a GOLD code by adding the m-sequence code of the above with mod.2.
[作用] 第4図に示した従来方式では、符号周期、符号パター
ンおよび符号位相の三つの符号データがそれぞれ独立に
制御可能であるため、多種の符号の生成に対応可能であ
る反面、符号の設定方法が複雑になる欠点があった。そ
こで、本発明では生成する符号の周期を固定し、対象を
GOLD符号に絞り込むことで、符号の設定方法の簡便化を
図る。[Operation] In the conventional method shown in FIG. 4, since three code data of the code period, the code pattern and the code phase can be controlled independently of each other, it is possible to cope with the generation of various kinds of codes. There was a disadvantage that the setting method became complicated. Therefore, in the present invention, the period of the generated code is fixed, and the target is
By narrowing down to GOLD codes, the code setting method is simplified.
[実施例] 以下に、図面を参照しながら、実施例を用いて本発明
を一層詳細に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。EXAMPLES Hereinafter, the present invention will be described in more detail using examples with reference to the drawings. However, they are merely examples, and various modifications and improvements can be made without departing from the scope of the present invention. Of course, this is possible.
第1図に本発明による符号発生器の構成例を示す。第
1図中、MSRG1およびMSRG2はモジュラ型シフトレジスタ
回路であり、回路の具体例を第2図に示すが、第4図の
モジュラ型シフトレジスタ部との相異点は段数がn段に
固定されている点である。また、E1は、二つのm系列符
号をmod.2で加算するための排他的論理和ゲート、FF1は
ハザードを取り除くために設けられたフリップフロップ
であるが、モジュラ型シフトレジスタ回路のSRn端子は
n段目のフリップフロップへの入力信号を取り出したも
のであるため、GOLD端子にはCODE1およびCODE2から出力
されるm系列符号と全く同位相のGOLD符号が得られるこ
とにある。また、同図中のPTN1およびPTN2はそれぞれMS
RG1およびMSRG2の符号パターンデータを蓄えているメモ
リ回路であり、LAT1はMSRG2の符号位相データを外部か
ら入力し、保持するラッチ回路である。また、TRS1,TRS
2およびTRS3は本出願人によって同日付けで出願された
特許願3「擬似ランダム雑音符号発生器」に記載された
同じ符号データから、ミラーイメージ関係に有る二つの
符号を生成可能にするためのビット反転回路であり、回
路の具体例は第3図に示した通りである。FIG. 1 shows a configuration example of a code generator according to the present invention. In FIG. 1, MSRG1 and MSRG2 are modular shift register circuits, and a specific example of the circuit is shown in FIG. 2. The difference from the modular shift register section in FIG. 4 is that the number of stages is fixed to n. That is the point. Further, E1 is exclusive OR gate for summing the two m-sequence code in Mod.2, but FF1 is a flip-flop which is provided to remove the hazard, SR n terminal modular shift register circuit Is a signal obtained by extracting the input signal to the flip-flop of the n-th stage, so that a GOLD code having exactly the same phase as the m-sequence code output from CODE1 and CODE2 is obtained at the GOLD terminal. PTN1 and PTN2 in FIG.
A memory circuit that stores the code pattern data of RG1 and MSRG2, and LAT1 is a latch circuit that inputs and holds the code phase data of MSRG2 from outside. Also, TRS1, TRS
2 and TRS3 are bits for enabling the generation of two mirror image-related codes from the same code data described in Patent Application 3 “Pseudorandom Noise Code Generator” filed on the same date by the present applicant. This is an inversion circuit, and a specific example of the circuit is as shown in FIG.
以下上記実施例の動作を説明する。 The operation of the above embodiment will be described below.
周期2n−1の二つのm系列符号から、互いの位相差を
変えることにより2n−1通りのGOLD符号が得られること
が知られている(R.C.Dixon,Spread Spectrum Systems,
pp.53−92,John Wiley & Sons(1984))。したがっ
て、本発明の方式では、二つのMSRGの段数および符号パ
ターンデータを固定し、符号位相データだけを外部から
設定する。第1図中、MSRG1の初期状態は、全て「H」
レベルに固定されているため、MSRG2の初期状態を変更
することで、二つのm系列符号の位相差を変えることが
できる。n段構成のモジュラ型シフトレジスタの取り得
る状態は、全ビット0を除いたnビットの2進数の値全
てである。すなわち、外部から与える符号データは1〜
2n−1(10進)の2n−1種存在し、それぞれに対し、異
なるGOLD符号出力を得られることがわかる。したがっ
て、ユーザはMSRG2の初期状態に相当する1〜2n−1(1
0進)の符号データを、チャネル番号として割り当てる
ことによって、従来方式のように符号発生器の構成を知
らなくとも、チャネル番号を指定するだけで符号の設定
が可能になる。It is known that 2 n -1 GOLD codes can be obtained from two m-sequence codes having a period of 2 n -1 by changing the phase difference therebetween (RCDixon, Spread Spectrum Systems,
pp. 53-92, John Wiley & Sons (1984)). Therefore, in the method of the present invention, the number of stages of two MSRGs and the code pattern data are fixed, and only the code phase data is externally set. In FIG. 1, the initial state of MSRG1 is all "H".
Since the level is fixed, the phase difference between the two m-sequence codes can be changed by changing the initial state of MSRG2. The possible states of the n-stage modular shift register are all n-bit binary values excluding all 0s. That is, the code data provided from the outside is 1 to
It can be seen that there are 2 n -1 (decimal) 2 n -1 types, and different GOLD code outputs can be obtained for each. Therefore, the user can obtain 1-2 n −1 (1) corresponding to the initial state of MSRG2.
By allocating (zero-based) code data as a channel number, a code can be set only by designating the channel number without knowing the configuration of the code generator as in the conventional method.
さらに、第2図の回路では、ビット反転回路を内蔵し
ているため、コンボルバ方式のように、送受でミラーイ
メージの符号を用いるSSCにおいても、送受で同じチャ
ネル番号を指定し、T/信号で送受の切換えを行なうこ
とで簡単に通信が可能である。また、第2図中のPTN1,P
TN2のメモリ回路としてRAMやEPROM、あるいはラッチ回
路を用い、符号パターンデータの書換えを可能にすれ
ば、チャネル数の拡張も可能である。Further, since the circuit of FIG. 2 has a built-in bit inversion circuit, the same channel number is designated for transmission / reception even in an SSC using a mirror image code for transmission / reception, such as the convolver system, and the T / signal is used. Communication can be easily performed by switching between transmission and reception. Also, PTN1, P in FIG.
If a RAM, an EPROM, or a latch circuit is used as the TN2 memory circuit and code pattern data can be rewritten, the number of channels can be expanded.
以上、本明細書ではモジュラ型シフトレジスタ構成の
符号発生器を例にとったが、単純型シフトレジスタ構成
の符号発生器についても適応可能であることは言うまで
もない。As described above, in the present specification, a code generator having a modular shift register configuration is taken as an example, but it is needless to say that a code generator having a simple shift register configuration is applicable.
[発明の効果] 以上説明した通り、本発明によれば、チャネルの選
択、すなわち符号の設定方法が簡便になるほか、チャネ
ル番号をそのまゝ符号データとして用いることが可能と
なるという利点も得られる。[Effects of the Invention] As described above, according to the present invention, the channel selection, that is, the code setting method is simplified, and the channel number can be directly used as the code data. Can be
第1図は本発明による擬似ランダム雑音符号発生器の回
路構成図、第2図および第3図はそれぞれモジュラ型シ
フトレジスタ回路およびビット反転回路の回路構成図、
第4図は従来の擬似ランダム雑音符号発生器の回路構成
図、第5図は従来方式の擬似ランダム雑音符号発生器を
用いたGOLD号発生回路構成図である。FIG. 1 is a circuit configuration diagram of a pseudo-random noise code generator according to the present invention, and FIGS. 2 and 3 are circuit configuration diagrams of a modular shift register circuit and a bit inversion circuit, respectively.
FIG. 4 is a circuit diagram of a conventional pseudo-random noise code generator, and FIG. 5 is a circuit diagram of a GOLD signal generation circuit using a conventional pseudo-random noise code generator.
Claims (1)
ジスタから成る第1及び第2のm系列符号発生器と、 第1のm系列符号発生器のシフトレジスタに所定の第1
の符号パターンデータを供給する第1の符号パターンデ
ータ供給手段と、 第2のm系列符号発生器のシフトレジスタに上記第1の
符号パターンデータとは異なる所定の第2の符号パター
ンデータを供給する第2の符号パターンデータ供給手段
と、 第1のm系列符号発生器のシフトレジスタに所定の第1
の初期状態を設定する第1の初期状態設定手段と、 第2のm系列符号発生器のシフトレジスタに符号位相デ
ータに応じて初期状態を設定する第2の初期状態設定手
段と、 第1及び第2のm系列符号発生器からの第1及び第2の
m系列符号をmod.2で加算してGOLD符号を生成するGOLD
符号生成手段と、 を備えたことを特徴とする擬似ランダム雑音符号発生
器。1. A first and second m-sequence code generator comprising a predetermined number of stages of modular or simple type shift registers, and a first first and second m-sequence code generator having a predetermined first shift register.
A first code pattern data supply unit for supplying the second code pattern data, and a predetermined second code pattern data different from the first code pattern data to a shift register of a second m-sequence code generator. A second code pattern data supply means, and a first first predetermined m-sequence code generator,
A first initial state setting means for setting an initial state of the second m-sequence code generator; a second initial state setting means for setting an initial state according to the code phase data in a shift register of the second m-sequence code generator; GOLD that generates a GOLD code by adding the first and second m-sequence codes from the second m-sequence code generator with mod.2
A pseudo random noise code generator comprising: code generation means.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1038466A JP2577987B2 (en) | 1989-02-20 | 1989-02-20 | Pseudo random noise code generator |
US07/479,931 US5111416A (en) | 1989-02-20 | 1990-02-14 | Pseudo random noise code generator for selectively generating a code or its mirror image from common data |
DE4005322A DE4005322A1 (en) | 1989-02-20 | 1990-02-20 | Pseudo-random noise code generator - has bit reverses with code data and mirror image code data and shift register for pseudo-random noise code delivery |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1038466A JP2577987B2 (en) | 1989-02-20 | 1989-02-20 | Pseudo random noise code generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02218215A JPH02218215A (en) | 1990-08-30 |
JP2577987B2 true JP2577987B2 (en) | 1997-02-05 |
Family
ID=12526024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1038466A Expired - Lifetime JP2577987B2 (en) | 1989-02-20 | 1989-02-20 | Pseudo random noise code generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2577987B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63110837A (en) * | 1986-10-28 | 1988-05-16 | Nec Corp | Transmitter for spectram scattering signal |
-
1989
- 1989-02-20 JP JP1038466A patent/JP2577987B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63110837A (en) * | 1986-10-28 | 1988-05-16 | Nec Corp | Transmitter for spectram scattering signal |
Also Published As
Publication number | Publication date |
---|---|
JPH02218215A (en) | 1990-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5532695A (en) | Power of two length pseudorandom noise sequence generator | |
US4785410A (en) | Maximum length shift register sequences generator | |
US6816876B2 (en) | Apparatus and method for modifying an M-sequence with arbitrary phase shift | |
JP2577923B2 (en) | Pseudo random noise code generator | |
JPS60229521A (en) | Digital signal delay circuit | |
US6040725A (en) | Dynamically configurable variable frequency and duty cycle clock and signal generation | |
US5974433A (en) | High speed M-sequence generator and decoder circuit | |
US5111416A (en) | Pseudo random noise code generator for selectively generating a code or its mirror image from common data | |
JP4195195B2 (en) | Sequence generator | |
US3986168A (en) | Multichannel error signal generator | |
EP0938192B1 (en) | Pseudo-noise sequence generating apparatus | |
JP2577896B2 (en) | m-sequence code generator | |
JPH04229495A (en) | Method of imitating state of linear type feedback shift-register | |
US4945537A (en) | Maximum length linearly occurring code sequence generator | |
JP2577987B2 (en) | Pseudo random noise code generator | |
JPH07154214A (en) | Digital signal processing circuit | |
KR940011036B1 (en) | Shift register | |
JPH08181679A (en) | Pseudo random number noise generator | |
JP2577999B2 (en) | Head or arbitrary bit pulse generation circuit and sampling pulse generation circuit in pseudo noise code generation apparatus | |
JP2577986B2 (en) | Pseudo random noise code generator | |
JP2577985B2 (en) | Pseudo random noise code generator | |
KR20050084153A (en) | System and method for true random number generation | |
GB1591805A (en) | Electric signal generators | |
JPH08330913A (en) | Pn code generation circuit and communication terminal equipment | |
JP2000350262A (en) | Code generating method and circuit |