JP2574212Y2 - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JP2574212Y2 JP2574212Y2 JP1991109173U JP10917391U JP2574212Y2 JP 2574212 Y2 JP2574212 Y2 JP 2574212Y2 JP 1991109173 U JP1991109173 U JP 1991109173U JP 10917391 U JP10917391 U JP 10917391U JP 2574212 Y2 JP2574212 Y2 JP 2574212Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- booster
- diode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、入力電圧が印加される
昇圧部と、該昇圧部からの出力電圧が印加される降圧部
と、該昇圧部及び降圧部を制御する電源制御回路とから
成る、定電圧電源回路に関するものである。
昇圧部と、該昇圧部からの出力電圧が印加される降圧部
と、該昇圧部及び降圧部を制御する電源制御回路とから
成る、定電圧電源回路に関するものである。
【０００２】
【従来の技術】従来、このような定電圧電源回路は、例
えば図２に示すように、構成されている。即ち、図２に
おいて、定電圧電源回路１は、昇圧部２と、該昇圧部２
からの出力電圧が印加される降圧部３と、該昇圧部２及
び降圧部３を制御する電源制御回路４とから構成されて
いる。
えば図２に示すように、構成されている。即ち、図２に
おいて、定電圧電源回路１は、昇圧部２と、該昇圧部２
からの出力電圧が印加される降圧部３と、該昇圧部２及
び降圧部３を制御する電源制御回路４とから構成されて
いる。
【０００３】該昇圧部２は、入力電圧が印加される入力
端子２ａに対して、それぞれ順次に直列に接続された第
一のチョークコイル２ｂ及び第一のダイオード２ｃと、
該第一のダイオードの入力側とアースとの間に、エミッ
タ・コレクタが接続された第一のトランジスタ２ｄと、
該第一のダイオード２ｃの出力側とアースとの間に接続
されたコンデンサ２ｅとを含んでいる。
端子２ａに対して、それぞれ順次に直列に接続された第
一のチョークコイル２ｂ及び第一のダイオード２ｃと、
該第一のダイオードの入力側とアースとの間に、エミッ
タ・コレクタが接続された第一のトランジスタ２ｄと、
該第一のダイオード２ｃの出力側とアースとの間に接続
されたコンデンサ２ｅとを含んでいる。
【０００４】また、該降圧部３は、上記昇圧部２の第一
のダイオード２ｃの出力側に対して、それぞれ順次に直
列に、エミッタ・コレクタが接続された第二のトランジ
スタ３ａ及び第二のチョークコイル３ｂと、該第二のチ
ョークコイル３ｂの入力側とアースとの間に接続された
第二のダイオード３ｃと、該第二のチョークコイル３ｂ
の出力側とアースとの間に接続されたコンデンサ３ｄと
を含んでおり、該第二のチョークコイル３ｂの出力側
が、出力端子３ｅに接続されている。
のダイオード２ｃの出力側に対して、それぞれ順次に直
列に、エミッタ・コレクタが接続された第二のトランジ
スタ３ａ及び第二のチョークコイル３ｂと、該第二のチ
ョークコイル３ｂの入力側とアースとの間に接続された
第二のダイオード３ｃと、該第二のチョークコイル３ｂ
の出力側とアースとの間に接続されたコンデンサ３ｄと
を含んでおり、該第二のチョークコイル３ｂの出力側
が、出力端子３ｅに接続されている。
【０００５】該電源制御回路４は、その電源端子４ａ及
びフィードバック入力端子４ｂに、上記昇圧部２の第一
のダイオード２ｃの出力側が接続されていると共に、そ
のフィードバック入力端子４ｃに、上記降圧部３の出力
端子３ｅが接続されており、また二つの制御端子４ｄ，
４ｅが、それぞれ第一のトランジスタ２ｄ及び第二のト
ランジスタ３ａのベースに接続されている。
びフィードバック入力端子４ｂに、上記昇圧部２の第一
のダイオード２ｃの出力側が接続されていると共に、そ
のフィードバック入力端子４ｃに、上記降圧部３の出力
端子３ｅが接続されており、また二つの制御端子４ｄ，
４ｅが、それぞれ第一のトランジスタ２ｄ及び第二のト
ランジスタ３ａのベースに接続されている。
【０００６】このように構成された定電圧電源回路１に
よれば、入力端子２ａに印加された入力電圧は、昇圧部
２のチョークコイル２ｂ，トランジスタ２ｄ及びダイオ
ード２ｃにより構成される昇圧型チョッパによって、昇
圧せしめられた後に、降圧部３のトランジスタ３ａ，ダ
イオード３ｃ及びチョークコイル３ｂにより構成される
降圧型チョッパによって、降圧せしめられる。
よれば、入力端子２ａに印加された入力電圧は、昇圧部
２のチョークコイル２ｂ，トランジスタ２ｄ及びダイオ
ード２ｃにより構成される昇圧型チョッパによって、昇
圧せしめられた後に、降圧部３のトランジスタ３ａ，ダ
イオード３ｃ及びチョークコイル３ｂにより構成される
降圧型チョッパによって、降圧せしめられる。
【０００７】その際、該電源制御回路４は、昇圧部２の
ダイオード２ｃの出力側から、該昇圧部２の出力電圧
が、電源制御回路４の電源端子４ａに印加されることに
より、動作せしめられ、フィードバック入力端子４ｂ，
４ｃに入力される昇圧部２の出力電圧及び降圧部３の出
力電圧に基づいて、制御端子４ｄ，４ｅから適宜の制御
信号を出力して、該トランジスタ２ｄ，３ａをオンオフ
制御することにより、該昇圧部２及び降圧部３の動作を
制御して、出力端子３ｅからの出力電圧を一定に保持し
ている。
ダイオード２ｃの出力側から、該昇圧部２の出力電圧
が、電源制御回路４の電源端子４ａに印加されることに
より、動作せしめられ、フィードバック入力端子４ｂ，
４ｃに入力される昇圧部２の出力電圧及び降圧部３の出
力電圧に基づいて、制御端子４ｄ，４ｅから適宜の制御
信号を出力して、該トランジスタ２ｄ，３ａをオンオフ
制御することにより、該昇圧部２及び降圧部３の動作を
制御して、出力端子３ｅからの出力電圧を一定に保持し
ている。
【０００８】ここで、図示しない装置の電源スイッチが
投入されたときには、入力端子２ａに入力電圧が印加さ
れ、該入力電圧が、チョークコイル２ｂ及びダイオード
２ｃを流れるが、このときコンデンサ２ｅは充電されて
いないため、電源制御回路４の電源端子４ａに入力され
る該昇圧部２の出力電圧が比較的低い。従って、電源制
御回路４は動作しないので、その制御端子４ｄ，４ｅか
らは制御信号が出力されない。これにより、トランジス
タ３ａは、すぐにはオン状態にはならない。即ち、所謂
ソフトスタート回路が構成されている。
投入されたときには、入力端子２ａに入力電圧が印加さ
れ、該入力電圧が、チョークコイル２ｂ及びダイオード
２ｃを流れるが、このときコンデンサ２ｅは充電されて
いないため、電源制御回路４の電源端子４ａに入力され
る該昇圧部２の出力電圧が比較的低い。従って、電源制
御回路４は動作しないので、その制御端子４ｄ，４ｅか
らは制御信号が出力されない。これにより、トランジス
タ３ａは、すぐにはオン状態にはならない。即ち、所謂
ソフトスタート回路が構成されている。
【０００９】
【考案が解決しようとする課題】しかしながら、このよ
うな構成の定電圧電源回路１においては、例えば入力端
子２ａの印加電圧が遮断されると、コンデンサ２ｅが放
電することにより、該昇圧部２の出力電圧、即ち電源制
御回路４の電源端子４ａの入力電圧が漸次下がることに
なる。
うな構成の定電圧電源回路１においては、例えば入力端
子２ａの印加電圧が遮断されると、コンデンサ２ｅが放
電することにより、該昇圧部２の出力電圧、即ち電源制
御回路４の電源端子４ａの入力電圧が漸次下がることに
なる。
【００１０】従って、該電源制御回路４は、電源端子４
ａの入力電圧が、前以て設定された低電圧誤動作防止電
圧になるまで、出力端子３ｅの出力電圧が所定値となる
ように、動作し続けることとなり、該昇圧部２の出力電
圧が、出力端子３ｅの出力電圧より低くなったときに
は、第二のトランジスタ３ａは、オン状態に保持される
ことになる。
ａの入力電圧が、前以て設定された低電圧誤動作防止電
圧になるまで、出力端子３ｅの出力電圧が所定値となる
ように、動作し続けることとなり、該昇圧部２の出力電
圧が、出力端子３ｅの出力電圧より低くなったときに
は、第二のトランジスタ３ａは、オン状態に保持される
ことになる。
【００１１】この状態において、昇圧部２の出力電圧
が、低電圧誤動作防止電圧以下にならないうちに、再び
入力端子２ａに入力電圧が印加されると、電源制御回路
４は、動作していることから、入力電圧が、オン状態の
トランジスタ３ａに印加され、該トランジスタ３ａを過
渡電流が流れることとなり、場合によっては、該トラン
ジスタ３ａが破壊してしまうということがあった。
が、低電圧誤動作防止電圧以下にならないうちに、再び
入力端子２ａに入力電圧が印加されると、電源制御回路
４は、動作していることから、入力電圧が、オン状態の
トランジスタ３ａに印加され、該トランジスタ３ａを過
渡電流が流れることとなり、場合によっては、該トラン
ジスタ３ａが破壊してしまうということがあった。
【００１２】本考案は、以上の点に鑑み、入力電圧が再
印加されたときに、電源制御回路が動作し続けているこ
とにより、トランジスタに過渡電流が流れないようにし
て、該トランジスタの破壊を防止するようにした、定電
圧電源回路を提供することを目的としている。
印加されたときに、電源制御回路が動作し続けているこ
とにより、トランジスタに過渡電流が流れないようにし
て、該トランジスタの破壊を防止するようにした、定電
圧電源回路を提供することを目的としている。
【００１３】
【課題を解決するための手段】上記目的は、本考案によ
れば、入力電圧が印加される昇圧部と、該昇圧部からの
出力電圧が印加される降圧部と、該昇圧部及び降圧部を
制御する電源制御回路とから成り、該昇圧部が、直列に
接続されたチョークコイル及びダイオードと、該ダイオ
ードの入力側とアースとの間に接続された第一のトラン
ジスタと、該第一のダイオードの出力側とアースとの間
に接続されたコンデンサとを含んでいると共に、該降圧
部が、直列に接続された第二のトランジスタ及びチョー
クコイルと、該チョークコイルの入力側とアースとの間
に接続されたダイオードと、該チョークコイルの出力側
とアースとの間に接続されたコンデンサとを含んでお
り、該電源制御回路が、該昇圧部から出力される制御用
電圧に基づいて、該昇圧部及び降圧部の各トランジスタ
の制御を行なうようにした、定電圧電源回路において、
該昇圧部のダイオードの入力側に、第三のダイオードが
接続されていて、該第三のダイオードの出力側が、該電
源制御回路の制御電圧入力端子に接続されていると共
に、比較的容量の小さいコンデンサを介してアースに接
続されていることを特徴とする、定電圧電源回路によ
り、達成される。
れば、入力電圧が印加される昇圧部と、該昇圧部からの
出力電圧が印加される降圧部と、該昇圧部及び降圧部を
制御する電源制御回路とから成り、該昇圧部が、直列に
接続されたチョークコイル及びダイオードと、該ダイオ
ードの入力側とアースとの間に接続された第一のトラン
ジスタと、該第一のダイオードの出力側とアースとの間
に接続されたコンデンサとを含んでいると共に、該降圧
部が、直列に接続された第二のトランジスタ及びチョー
クコイルと、該チョークコイルの入力側とアースとの間
に接続されたダイオードと、該チョークコイルの出力側
とアースとの間に接続されたコンデンサとを含んでお
り、該電源制御回路が、該昇圧部から出力される制御用
電圧に基づいて、該昇圧部及び降圧部の各トランジスタ
の制御を行なうようにした、定電圧電源回路において、
該昇圧部のダイオードの入力側に、第三のダイオードが
接続されていて、該第三のダイオードの出力側が、該電
源制御回路の制御電圧入力端子に接続されていると共
に、比較的容量の小さいコンデンサを介してアースに接
続されていることを特徴とする、定電圧電源回路によ
り、達成される。
【００１４】
【作用】上記構成によれば、電源制御回路の駆動電源と
して、昇圧部のチョークコイルの出力側の電圧が、第三
のダイオードを介して電源端子に入力されており、該第
三のダイオードの出力側が、比較的容量の小さいコンデ
ンサによりアース接続されていることから、動作中に、
昇圧部に入力される入力電圧が遮断されたとき、該コン
デンサは、比較的短時間で放電することになる。
して、昇圧部のチョークコイルの出力側の電圧が、第三
のダイオードを介して電源端子に入力されており、該第
三のダイオードの出力側が、比較的容量の小さいコンデ
ンサによりアース接続されていることから、動作中に、
昇圧部に入力される入力電圧が遮断されたとき、該コン
デンサは、比較的短時間で放電することになる。
【００１５】従って上記電源端子に印加される駆動電圧
が、比較的短時間で、該電源制御回路の低電圧誤動作防
止電圧以下になるので、該電源制御回路は、動作を中断
することになり、その後、再び入力電圧が昇圧部に印加
されたとしても、該電源制御回路が動作していないこと
から、降圧部のトランジスタはオン状態にはなっておら
ず、該トランジスタに過渡電流が流れるようなことはな
く、これにより、該トランジスタの破壊が排除され得る
こととなり、而も従来の定電圧電源回路に対して、第三
のダイオード及びコンデンサを付加するだけの簡単な構
成により、比較的低コストで実現できることとなる。
が、比較的短時間で、該電源制御回路の低電圧誤動作防
止電圧以下になるので、該電源制御回路は、動作を中断
することになり、その後、再び入力電圧が昇圧部に印加
されたとしても、該電源制御回路が動作していないこと
から、降圧部のトランジスタはオン状態にはなっておら
ず、該トランジスタに過渡電流が流れるようなことはな
く、これにより、該トランジスタの破壊が排除され得る
こととなり、而も従来の定電圧電源回路に対して、第三
のダイオード及びコンデンサを付加するだけの簡単な構
成により、比較的低コストで実現できることとなる。
【００１６】
【実施例】以下、図面に示した実施例に基づいて、本考
案を詳細に説明する。図１は、本考案による定電圧電源
回路の一実施例を示している。
案を詳細に説明する。図１は、本考案による定電圧電源
回路の一実施例を示している。
【００１７】定電圧電源回路１０は、入力端子１１から
入力電圧が印加される昇圧部１２と、該昇圧部１２の出
力端子１３からの出力電圧が印加される降圧部１４と、
該昇圧部１２及び降圧部１４を制御する電源制御回路１
５と、該降圧部１４から出力される定電圧が印加される
出力端子１６とから構成されている。
入力電圧が印加される昇圧部１２と、該昇圧部１２の出
力端子１３からの出力電圧が印加される降圧部１４と、
該昇圧部１２及び降圧部１４を制御する電源制御回路１
５と、該降圧部１４から出力される定電圧が印加される
出力端子１６とから構成されている。
【００１８】該昇圧部１２は、入力端子１１に対して、
それぞれ順次に直列に接続された第一のチョークコイル
１２ａ及び第一のダイオード１２ｂと、該第一のダイオ
ード１２ｂの入力側とアースとの間に、エミッタ・コレ
クタが接続された第一のトランジスタ１２ｃと、該第一
のダイオード１２ｂの出力側とアースとの間に接続され
たコンデンサ１２ｄとを含んでいる。
それぞれ順次に直列に接続された第一のチョークコイル
１２ａ及び第一のダイオード１２ｂと、該第一のダイオ
ード１２ｂの入力側とアースとの間に、エミッタ・コレ
クタが接続された第一のトランジスタ１２ｃと、該第一
のダイオード１２ｂの出力側とアースとの間に接続され
たコンデンサ１２ｄとを含んでいる。
【００１９】また、該降圧部１４は、上記昇圧部１２の
出力端子１３に対して、それぞれ順次に直列に、エミッ
タ・コレクタが接続された第二のトランジスタ１４ａ及
び第二のチョークコイル１４ｂと、該第二のチョークコ
イル１４ｂの入力側とアースとの間に接続された第二の
ダイオード１４ｃと、該第二のチョークコイル１４ｂの
出力側とアースとの間に接続されたコンデンサ１４ｄと
を含んでおり、該第二のチョークコイル１４ｂの出力側
が、出力端子１６に接続されている。
出力端子１３に対して、それぞれ順次に直列に、エミッ
タ・コレクタが接続された第二のトランジスタ１４ａ及
び第二のチョークコイル１４ｂと、該第二のチョークコ
イル１４ｂの入力側とアースとの間に接続された第二の
ダイオード１４ｃと、該第二のチョークコイル１４ｂの
出力側とアースとの間に接続されたコンデンサ１４ｄと
を含んでおり、該第二のチョークコイル１４ｂの出力側
が、出力端子１６に接続されている。
【００２０】該電源制御回路１５は、その電源端子１５
ａが、第三のダイオード１２ｅを介して上記昇圧部１２
の第一のダイオード１２ｂの入力側に接続されており、
該第三のダイオード１２ｅの出力側とアースとの間に、
比較的容量の小さいコンデンサ１２ｆが接続されてい
る。さらに、該電源制御回路１５は、そのフィードバッ
ク入力端子１５ｂに、上記昇圧部１２の出力端子１３が
接続されていると共に、そのフィードバック入力端子１
５ｃに、上記降圧部１４の出力端子１６が接続されてお
り、また二つの制御端子１５ｄ，１５ｅが、それぞれ第
一のトランジスタ１２ｃ及び第二のトランジスタ１４ａ
のベースに接続されている。
ａが、第三のダイオード１２ｅを介して上記昇圧部１２
の第一のダイオード１２ｂの入力側に接続されており、
該第三のダイオード１２ｅの出力側とアースとの間に、
比較的容量の小さいコンデンサ１２ｆが接続されてい
る。さらに、該電源制御回路１５は、そのフィードバッ
ク入力端子１５ｂに、上記昇圧部１２の出力端子１３が
接続されていると共に、そのフィードバック入力端子１
５ｃに、上記降圧部１４の出力端子１６が接続されてお
り、また二つの制御端子１５ｄ，１５ｅが、それぞれ第
一のトランジスタ１２ｃ及び第二のトランジスタ１４ａ
のベースに接続されている。
【００２１】本考案による定電圧電源回路１０は、以上
のように構成されており、入力端子１１に印加された入
力電圧は、昇圧部１２のチョークコイル１２ａ，トラン
ジスタ１２ｃ及びダイオード１２ｂにより構成される昇
圧型チョッパによって、昇圧せしめられた後に、降圧部
１４のトランジスタ１４ａ，ダイオード１４ｃ及びチョ
ークコイル１４ｂにより構成される降圧型チョッパによ
って、降圧せしめられる。
のように構成されており、入力端子１１に印加された入
力電圧は、昇圧部１２のチョークコイル１２ａ，トラン
ジスタ１２ｃ及びダイオード１２ｂにより構成される昇
圧型チョッパによって、昇圧せしめられた後に、降圧部
１４のトランジスタ１４ａ，ダイオード１４ｃ及びチョ
ークコイル１４ｂにより構成される降圧型チョッパによ
って、降圧せしめられる。
【００２２】その際、該電源制御回路１５は、昇圧部１
２の第三のダイオード１２ｅの出力電圧が、電源制御回
路１５の電源端子１５ａに印加されることにより、動作
せしめられ、フィードバック入力端子１５ｂ，１５ｃに
入力される昇圧部１２の出力電圧及び降圧部１４の出力
電圧に基づいて、制御端子１５ｄ，１５ｅから適宜の制
御信号を出力して、該トランジスタ１２ｃ，１４ａをオ
ンオフ制御することにより、該昇圧部１２及び降圧部１
４の動作を制御して、出力端子１６からの出力電圧を一
定に保持している。
２の第三のダイオード１２ｅの出力電圧が、電源制御回
路１５の電源端子１５ａに印加されることにより、動作
せしめられ、フィードバック入力端子１５ｂ，１５ｃに
入力される昇圧部１２の出力電圧及び降圧部１４の出力
電圧に基づいて、制御端子１５ｄ，１５ｅから適宜の制
御信号を出力して、該トランジスタ１２ｃ，１４ａをオ
ンオフ制御することにより、該昇圧部１２及び降圧部１
４の動作を制御して、出力端子１６からの出力電圧を一
定に保持している。
【００２３】ここで、図示しない装置の電源スイッチが
投入されたときには、入力端子１１に入力電圧が印加さ
れ、該入力電圧が、チョークコイル１２ａから、ダイオ
ード１２ｅを流れるが、このときコンデンサ１２ｆは充
電されていないため、電源制御回路１５の電源端子１５
ａに入力される電圧が比較的低い。従って、電源制御回
路１５は動作しないので、その制御端子１５ｄ，１５ｅ
からは制御信号が出力されない。これにより、トランジ
スタ１４ａは、すぐにはオン状態にはならない。即ち、
所謂ソフトスタート回路が構成されている。
投入されたときには、入力端子１１に入力電圧が印加さ
れ、該入力電圧が、チョークコイル１２ａから、ダイオ
ード１２ｅを流れるが、このときコンデンサ１２ｆは充
電されていないため、電源制御回路１５の電源端子１５
ａに入力される電圧が比較的低い。従って、電源制御回
路１５は動作しないので、その制御端子１５ｄ，１５ｅ
からは制御信号が出力されない。これにより、トランジ
スタ１４ａは、すぐにはオン状態にはならない。即ち、
所謂ソフトスタート回路が構成されている。
【００２４】また、例えば入力端子１１の印加電圧が遮
断されたときには、コンデンサ１２ｆが放電することに
より、電源制御回路１５の電源端子１５ａの入力電圧
が、急激に下がって、比較的短時間で、前以て設定され
た低電圧誤動作防止電圧以下になる。従って、該電源制
御回路１５は、入力電圧の遮断の後、比較的短時間で、
動作しなくなり、第二のトランジスタ３ａは、オフ状態
になる。
断されたときには、コンデンサ１２ｆが放電することに
より、電源制御回路１５の電源端子１５ａの入力電圧
が、急激に下がって、比較的短時間で、前以て設定され
た低電圧誤動作防止電圧以下になる。従って、該電源制
御回路１５は、入力電圧の遮断の後、比較的短時間で、
動作しなくなり、第二のトランジスタ３ａは、オフ状態
になる。
【００２５】この状態において、再び入力端子１１に入
力電圧が印加された場合には、電源制御回路１５は、ソ
フトスタート動作を行なうことにより、該トランジスタ
１４ａを過渡電流が流れるようなことはなく、従って、
該トランジスタ１４ａが破壊してしまうようなこともな
い。
力電圧が印加された場合には、電源制御回路１５は、ソ
フトスタート動作を行なうことにより、該トランジスタ
１４ａを過渡電流が流れるようなことはなく、従って、
該トランジスタ１４ａが破壊してしまうようなこともな
い。
【００２６】
【考案の効果】以上述べたように、本考案によれば、入
力電圧が再印加されたときに、電源制御回路のソフトス
タ−トが確実に動作することにより、トランジスタに過
渡電流が流れないようにして、該トランジスタの破壊を
防止するようにした、極めて優れた定電圧電源回路が提
供され得ることになる。
力電圧が再印加されたときに、電源制御回路のソフトス
タ−トが確実に動作することにより、トランジスタに過
渡電流が流れないようにして、該トランジスタの破壊を
防止するようにした、極めて優れた定電圧電源回路が提
供され得ることになる。
【図１】本考案による定電圧電源回路の一実施例を示す
回路図である。
回路図である。
【図２】従来の定電圧電源回路の一例を示す回路図であ
る。
る。
【符号の説明】 １０ 定電圧電源回路 １１ 入力端子 １２ 昇圧部 １２ａ，１４ｂ チョークコイル １２ｂ，１２ｅ，１４ｃ ダイオード １２ｃ，１４ａ トランジスタ １２ｄ，１２ｆ，１４ｄ コンデンサ １３ 出力端子 １４ 降圧部 １５ 電源制御回路 １５ａ 電源端子 １５ｂ，１５ｃ フィードバック入力端子 １５ｄ，１５ｅ 制御端子 １６ 出力端子
Claims (1)
- 【請求項１】 入力電圧が印加される昇圧部と、該昇圧
部からの出力電圧が印加される降圧部と、該昇圧部及び
降圧部を制御する電源制御回路とから成り、該昇圧部
が、直列に接続されたチョークコイル及びダイオード
と、該ダイオードの入力側とアースとの間に接続された
第一のトランジスタと、該第一のダイオードの出力側と
アースとの間に接続されたコンデンサとを含んでいると
共に、該降圧部が、直列に接続された第二のトランジス
タ及びチョークコイルと、該チョークコイルの入力側と
アースとの間に接続されたダイオードと、該チョークコ
イルの出力側とアースとの間に接続されたコンデンサと
を含んでおり、該電源制御回路が、該昇圧部から出力さ
れる制御用電圧に基づいて、該昇圧部及び降圧部の各ト
ランジスタの制御を行なうようにした、定電圧電源回路
において、 該昇圧部のダイオードの入力側に、第三のダイオードが
接続されていて、該第三のダイオードの出力側が、該電
源制御回路の制御電圧入力端子に接続されていると共
に、比較的容量の小さいコンデンサを介してアースに接
続されていることを特徴とする、定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991109173U JP2574212Y2 (ja) | 1991-12-10 | 1991-12-10 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991109173U JP2574212Y2 (ja) | 1991-12-10 | 1991-12-10 | 定電圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0550993U JPH0550993U (ja) | 1993-07-02 |
| JP2574212Y2 true JP2574212Y2 (ja) | 1998-06-11 |
Family
ID=14503510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991109173U Expired - Fee Related JP2574212Y2 (ja) | 1991-12-10 | 1991-12-10 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574212Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172779A (ja) * | 1995-07-11 | 1997-06-30 | Meidensha Corp | 正弦波入力コンバータ回路 |
| JP5853190B2 (ja) * | 2011-09-14 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | 固体発光素子駆動装置及び照明装置 |
-
1991
- 1991-12-10 JP JP1991109173U patent/JP2574212Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550993U (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963498B2 (en) | Bootstrap capacitor refresh circuit | |
| JPS5989573A (ja) | 電子スイツチ装置 | |
| JP2574212Y2 (ja) | 定電圧電源回路 | |
| US6404174B1 (en) | Circuit for in-system programming of memory device | |
| US5945877A (en) | Power amplifier with bootstrap voltage clamp | |
| JPH01311617A (ja) | スイッチング素子駆動装置 | |
| JP2000081919A (ja) | 起動回路 | |
| JP2710334B2 (ja) | 電力増幅装置 | |
| US6049199A (en) | Control apparatus with reduced quiescent current | |
| JP2985029B2 (ja) | 昇圧型スイッチングレギュレータ | |
| JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 | |
| JPH0382363A (ja) | 安定化電源回路 | |
| KR910001300Y1 (ko) | 전원 온-오프 시 팝 노이즈 제거회로 | |
| JP3559051B2 (ja) | リレーの駆動回路 | |
| JPH09261024A (ja) | スイッチング回路 | |
| JP3239088B2 (ja) | 増幅回路 | |
| JPH0245813A (ja) | 集積電源回路 | |
| JPH08107316A (ja) | マイクロ波集積回路 | |
| JPH02312127A (ja) | リレー回路 | |
| JPH07154965A (ja) | Ｐｗｍ制御回路 | |
| JP2000020143A (ja) | 容量放電回路とそれを備えたスロースタート回路 | |
| KR100658067B1 (ko) | 액정 표시장치의 전원공급 회로 | |
| JPS63211007A (ja) | 定電圧電源回路 | |
| JPS63253420A (ja) | 二線式スイツチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |