JPS63211007A - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPS63211007A JPS63211007A JP4308387A JP4308387A JPS63211007A JP S63211007 A JPS63211007 A JP S63211007A JP 4308387 A JP4308387 A JP 4308387A JP 4308387 A JP4308387 A JP 4308387A JP S63211007 A JPS63211007 A JP S63211007A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- diode
- base
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 238000009499 grossing Methods 0.000 claims description 11
- 238000007599 discharging Methods 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は定電圧電源回路に関し、特にスタンバイ電流及
び入出力間の電圧差を小さくする定電圧電源回路に関す
る。
び入出力間の電圧差を小さくする定電圧電源回路に関す
る。
(従来の技術)
各種の電子制m装置に所定電圧の電力を供給する定電圧
電源回路としては、例えば第3図に示すように入力電圧
Viaの逆方向接続対策用のダイオードDと、入力電圧
Via及び出力電圧Voutの平滑用コンデンサCI、
C2及びC3と、ノイズ対策用コンデンサC4と、電流
制限用の抵抗Rと、出力電圧Voutを規定する定電圧
ダイオードZDと、電流増幅用のトランジスTrとから
成る直列形定電圧電源回路がある。
電源回路としては、例えば第3図に示すように入力電圧
Viaの逆方向接続対策用のダイオードDと、入力電圧
Via及び出力電圧Voutの平滑用コンデンサCI、
C2及びC3と、ノイズ対策用コンデンサC4と、電流
制限用の抵抗Rと、出力電圧Voutを規定する定電圧
ダイオードZDと、電流増幅用のトランジスTrとから
成る直列形定電圧電源回路がある。
(発明が解決しようとする問題点)
この定電圧電源回路の定電圧ダイオードZDのツェナー
電圧をv2、ダイオードDの順方向の電圧降下をV11
%)ランジスタTrのベース−エミッタ間電圧をVlz
、電流増幅率を)lfsとすると、出力電圧Voutは
(V z −V 1g)で表され、出力電流1outは
(Vln Vs −Vz ) ・h、a /Rで
表される。この時、入力電圧Vinが低下した場合、出
力電流Ioutを維持させようとすると、トランジスタ
T「の電流増幅率11fsに限界があるために当該トラ
ンジスタTrのコレクターエミッタ間電圧VCtが大き
くなり、出力電圧Voutが低下してしまう。
電圧をv2、ダイオードDの順方向の電圧降下をV11
%)ランジスタTrのベース−エミッタ間電圧をVlz
、電流増幅率を)lfsとすると、出力電圧Voutは
(V z −V 1g)で表され、出力電流1outは
(Vln Vs −Vz ) ・h、a /Rで
表される。この時、入力電圧Vinが低下した場合、出
力電流Ioutを維持させようとすると、トランジスタ
T「の電流増幅率11fsに限界があるために当該トラ
ンジスタTrのコレクターエミッタ間電圧VCtが大き
くなり、出力電圧Voutが低下してしまう。
入力電圧Vinの低下に対して出力電圧Voutを安定
させるためには、抵抗Rを小さくすることが必要である
。しかしながら、当該抵抗Rを小さくすると、定電圧電
源回路の非作動時におけるスタンバイ電流が大きくなる
。また、抵抗Rをどんなに小さくしてもトランジスタT
rにおける電圧降下はダイオードDの順方向の電圧降下
並みにしか小さくならず、入出力間の電圧差はダイオー
ドDの電圧降下分も合わせて2個分のダイオードの順方
向電圧降下が限度であり、電圧降下が大きく、入力電圧
Vinの低下に対しては不十分な場合があるという問題
がある。
させるためには、抵抗Rを小さくすることが必要である
。しかしながら、当該抵抗Rを小さくすると、定電圧電
源回路の非作動時におけるスタンバイ電流が大きくなる
。また、抵抗Rをどんなに小さくしてもトランジスタT
rにおける電圧降下はダイオードDの順方向の電圧降下
並みにしか小さくならず、入出力間の電圧差はダイオー
ドDの電圧降下分も合わせて2個分のダイオードの順方
向電圧降下が限度であり、電圧降下が大きく、入力電圧
Vinの低下に対しては不十分な場合があるという問題
がある。
本発明は上述の問題点を解決するためになされたもので
、スタンバイ電流及び入出力間の電圧差を小さくするよ
うにした定電圧電源回路を従供することを目的とする。
、スタンバイ電流及び入出力間の電圧差を小さくするよ
うにした定電圧電源回路を従供することを目的とする。
(問題点を解決するための手段)
上記目的を達成するために本発明によれば、アノードを
入力端子に接続されたダイオードと、該ダイオードのカ
ソードとアースとの間に接続される平滑コンデンサと、
エミッタを前記ダイオードのカソードに、コレクタを出
力端子に、ベースをバイアス抵抗を介して前記ダイオー
ドのカソードに夫々接続される第1のトランジスタと、
コレクタを抵抗を介して前記第1のトランジスタのベー
スに接続され、エミツタを接地され、ベースをバイアス
抵抗を介して接地されると共に抵抗を介して前記ダイオ
ードのカソードに接続される第2のトランジスタと、コ
レクタを前記第2のトランジスタのベースに接続され、
エミッタを接地され、ベースをバイアス抵抗を介して接
地される第3のトランジスタと、前記出力端子と前記第
3のトランジスタのベースとの間に接続され出力電圧を
規制する第1の定電圧ダイオードと抵抗との直列回路と
、前記出力端子とアースとの間に接続される平滑コンデ
ンサとを備えた構成としたものである。
入力端子に接続されたダイオードと、該ダイオードのカ
ソードとアースとの間に接続される平滑コンデンサと、
エミッタを前記ダイオードのカソードに、コレクタを出
力端子に、ベースをバイアス抵抗を介して前記ダイオー
ドのカソードに夫々接続される第1のトランジスタと、
コレクタを抵抗を介して前記第1のトランジスタのベー
スに接続され、エミツタを接地され、ベースをバイアス
抵抗を介して接地されると共に抵抗を介して前記ダイオ
ードのカソードに接続される第2のトランジスタと、コ
レクタを前記第2のトランジスタのベースに接続され、
エミッタを接地され、ベースをバイアス抵抗を介して接
地される第3のトランジスタと、前記出力端子と前記第
3のトランジスタのベースとの間に接続され出力電圧を
規制する第1の定電圧ダイオードと抵抗との直列回路と
、前記出力端子とアースとの間に接続される平滑コンデ
ンサとを備えた構成としたものである。
(作用)
入力端子に入力端子が印加されると第2、第1のトラン
ジスタが導通し、出力側の平滑用コンデンサが充電され
、この充電電圧が第1の定電圧ダイオードのツェナー電
圧を超えると第3のトランジスタが導通して第2、第1
のトランジスタが遮断されて前記コンデンサの充電が停
止され、放電を開始する。該コンデンサの電圧がツェナ
ー電圧以下になると第3のトランジスタが遮断されて第
2、第1のトランジスタが導通し、再び充電が開始され
る。この繰り返しによる第1〜第3のトランジスタのス
イッチング動作により出力電圧がツェナー電圧で決定さ
れる電圧に安定化される。
ジスタが導通し、出力側の平滑用コンデンサが充電され
、この充電電圧が第1の定電圧ダイオードのツェナー電
圧を超えると第3のトランジスタが導通して第2、第1
のトランジスタが遮断されて前記コンデンサの充電が停
止され、放電を開始する。該コンデンサの電圧がツェナ
ー電圧以下になると第3のトランジスタが遮断されて第
2、第1のトランジスタが導通し、再び充電が開始され
る。この繰り返しによる第1〜第3のトランジスタのス
イッチング動作により出力電圧がツェナー電圧で決定さ
れる電圧に安定化される。
第1のトランジスタを飽和領域で作動させる場合に、第
2のトランジスタのベースとダイオードのカソードとの
間の抵抗と、第3のトランジスタのベースと定電圧ダイ
オードとの間の抵抗とを大きくすることを可能とされ、
これに伴い当該回路のスタンバイ電流が小さくなる。ま
た、第1のトランジスタを飽和領域で作動させることに
より当該トランジスタによる電圧降下を極めて小さくす
ることを可能とされ、入出力間の電圧降下は略前記ダイ
オードのみの電圧降下分とされ、極めて小さくなる。
2のトランジスタのベースとダイオードのカソードとの
間の抵抗と、第3のトランジスタのベースと定電圧ダイ
オードとの間の抵抗とを大きくすることを可能とされ、
これに伴い当該回路のスタンバイ電流が小さくなる。ま
た、第1のトランジスタを飽和領域で作動させることに
より当該トランジスタによる電圧降下を極めて小さくす
ることを可能とされ、入出力間の電圧降下は略前記ダイ
オードのみの電圧降下分とされ、極めて小さくなる。
(実施例)
以下本発明の一実施例を添付図面に基づいて詳述する。
第1図は本発明を適用した直列形定電圧電源回路を示し
、定電圧電源回路lは線2.3の各一端を夫々入力端子
4.4″に、各他端を夫々出力端子5.5゛に、接続さ
れ&l!3は接地される。逆方向接続対策用のダイオー
ドD1は線2に直列に接続され、アノードを入力側に、
カソードを出力側に接続され、入力側から出力側に順方
向に接続される。平滑用コンデンサCI、C2はダイオ
ードDiのカソードと&I3との間に並列に接続され、
増幅用PNP形トランジスタTriはエミッタ、コレク
タを!!2に直列に接続され、エミッタをダイオードD
iのカソードに、コレクタを出力側に接続され、ベース
をバイアス抵抗R1を介してダイオードD1のカソード
に接続される。
、定電圧電源回路lは線2.3の各一端を夫々入力端子
4.4″に、各他端を夫々出力端子5.5゛に、接続さ
れ&l!3は接地される。逆方向接続対策用のダイオー
ドD1は線2に直列に接続され、アノードを入力側に、
カソードを出力側に接続され、入力側から出力側に順方
向に接続される。平滑用コンデンサCI、C2はダイオ
ードDiのカソードと&I3との間に並列に接続され、
増幅用PNP形トランジスタTriはエミッタ、コレク
タを!!2に直列に接続され、エミッタをダイオードD
iのカソードに、コレクタを出力側に接続され、ベース
をバイアス抵抗R1を介してダイオードD1のカソード
に接続される。
トランジスタTr2はコレクタを抵抗R2を介してトラ
ンジスタTriのベースに、エミッタを線3に接続され
、ベースをバイアス抵抗R3を介して線3に接続される
と共に抵抗R4を介してダイオードDIのカソードに接
続される。トランジスタTr3はコレクタをトランジス
タTr2のベースに、エミッタを&113に、ベースを
バイアス抵抗R5を介して&I3に夫々接続される。線
2の出力端子5側とトランジスタTr3のベースとの間
には出力電圧Voutを規定するための定電圧ダイオー
ドZDIと抵抗R6との直列回路が接続され、ツェナー
ダイオードZDIはカソードを線2に、アノードを抵抗
R6に接続される。更に、[2の出力端子5側と線3と
の間には平滑用コンデンサC3が接続される。
ンジスタTriのベースに、エミッタを線3に接続され
、ベースをバイアス抵抗R3を介して線3に接続される
と共に抵抗R4を介してダイオードDIのカソードに接
続される。トランジスタTr3はコレクタをトランジス
タTr2のベースに、エミッタを&113に、ベースを
バイアス抵抗R5を介して&I3に夫々接続される。線
2の出力端子5側とトランジスタTr3のベースとの間
には出力電圧Voutを規定するための定電圧ダイオー
ドZDIと抵抗R6との直列回路が接続され、ツェナー
ダイオードZDIはカソードを線2に、アノードを抵抗
R6に接続される。更に、[2の出力端子5側と線3と
の間には平滑用コンデンサC3が接続される。
以下に作用を説明する。
入力端子4.4′間に入力電圧Vinを印加されると、
先ずトランジスタTr2が導通(以下オンという)シ、
次いで、トランジスタTriがオンとなる。トランジス
タTriはオンとなると出力電圧平滑用コンデンサC3
に充電を開始し、出力端子5に電圧Voutを出力する
。このコンデンサC3の充電電圧が定電圧ダイオードZ
DIのツェナー電圧■□を超えるとトランジスタTr3
がオンとなる。トランジスタTr3がオンとなると、ト
ランジスタTr2が遮断(以下オフという)され、トラ
ンジスタTriがオフとなりコンデンサC3の充電を停
止する。同時にコンデンサC3は放電を開始して電圧V
outを出力する。
先ずトランジスタTr2が導通(以下オンという)シ、
次いで、トランジスタTriがオンとなる。トランジス
タTriはオンとなると出力電圧平滑用コンデンサC3
に充電を開始し、出力端子5に電圧Voutを出力する
。このコンデンサC3の充電電圧が定電圧ダイオードZ
DIのツェナー電圧■□を超えるとトランジスタTr3
がオンとなる。トランジスタTr3がオンとなると、ト
ランジスタTr2が遮断(以下オフという)され、トラ
ンジスタTriがオフとなりコンデンサC3の充電を停
止する。同時にコンデンサC3は放電を開始して電圧V
outを出力する。
コンデンサC3の放電電圧が前記ツェナー電圧V21以
下に低下するとトランジスタTr3がオフとなり、これ
に伴いトランジスタTr2、Triがオンとなり、再び
コンデンサC3の充電が開始される。このような作動を
繰り返して行われ、トランジスタTri、Tr2及びT
r3のスイッチング動作により出力電圧Voutが前記
ツェナー電圧VZ+で決定される値に安定化される。
下に低下するとトランジスタTr3がオフとなり、これ
に伴いトランジスタTr2、Triがオンとなり、再び
コンデンサC3の充電が開始される。このような作動を
繰り返して行われ、トランジスタTri、Tr2及びT
r3のスイッチング動作により出力電圧Voutが前記
ツェナー電圧VZ+で決定される値に安定化される。
この時、出力電流1outはトランジスタTriの電流
増幅率と抵抗R2との値によって決定され、当該抵抗R
2に流れる電流即ち、当該トランジスタTriのベース
電流はトランジスタTr2の電流増幅率と抵抗R4との
値によって決定され、同様に当該抵抗R4に流れる電流
即ち、当該トランジスタTr2のベース電流はトランジ
スタTr3の電流増幅率と抵抗R6との値によって決定
される。従って、トランジスタTriを常に飽和領域で
使用しても、当該トランジスタTriをオンさせるスタ
ンバイ電流を規定する抵抗R4、R6の値を大きくする
ことが可能となる。この結果、スタンバイ電流を小さく
することができる。
増幅率と抵抗R2との値によって決定され、当該抵抗R
2に流れる電流即ち、当該トランジスタTriのベース
電流はトランジスタTr2の電流増幅率と抵抗R4との
値によって決定され、同様に当該抵抗R4に流れる電流
即ち、当該トランジスタTr2のベース電流はトランジ
スタTr3の電流増幅率と抵抗R6との値によって決定
される。従って、トランジスタTriを常に飽和領域で
使用しても、当該トランジスタTriをオンさせるスタ
ンバイ電流を規定する抵抗R4、R6の値を大きくする
ことが可能となる。この結果、スタンバイ電流を小さく
することができる。
また、トランジスタTriを常時飽和領域で作動させる
ことにより当該トランジスタTriのコレクターエミッ
タ間電圧vcxが極めて小さくなり、入力電圧Vinと
出力電圧Voutとの電圧差もダイオードD1即ち、略
ダイオード1個分の順方向電圧降下となり小さくなる。
ことにより当該トランジスタTriのコレクターエミッ
タ間電圧vcxが極めて小さくなり、入力電圧Vinと
出力電圧Voutとの電圧差もダイオードD1即ち、略
ダイオード1個分の順方向電圧降下となり小さくなる。
第2図は本発明の他の実施例を示し、第1図に示す定電
圧電源回路lに並列に直列形定電圧電源回路6を接続し
たもので、定電圧電源回路6のトランジスタTr4はコ
レクタをダイオードDIのカソードに、エミッタを&l
12の出力端子5側接読にされ、ベースをバイアス抵抗
R7を介して前記ダイオードD1のカソードに接続され
ると共に定電圧ダイオードZD2を介して線3に接続さ
れる。
圧電源回路lに並列に直列形定電圧電源回路6を接続し
たもので、定電圧電源回路6のトランジスタTr4はコ
レクタをダイオードDIのカソードに、エミッタを&l
12の出力端子5側接読にされ、ベースをバイアス抵抗
R7を介して前記ダイオードD1のカソードに接続され
ると共に定電圧ダイオードZD2を介して線3に接続さ
れる。
該定電圧ダイオードZD2はカソードをトランジスタT
r4のベースに、アノードをIi3に接続される。また
、当該定電圧ダイオードDIにはコンデンサC4を並列
に接続される。
r4のベースに、アノードをIi3に接続される。また
、当該定電圧ダイオードDIにはコンデンサC4を並列
に接続される。
そして、前記定電圧ダイオードZDIのツェナー電圧V
Z+を出力電圧Voutよりも低く、また、適用される
電子回路の保証電圧よりも高く設定することにより、定
常時には定電圧電源図Is6を作動させて当該定電圧電
源回路6から出力端子5.5°に電圧を供給し、入力電
圧Vinが低下したときにのみ定電圧電源回路6に代え
て定電圧電源回路lを作動即ち、トランジスタTri−
Tr3を前述と同様にスイッチング動作させて、当該定
電圧電源回路1から出力端子5.5°に電圧を供給する
。この時、定電圧電源回路6の抵抗R7は入力電圧Vi
nの低下時を考慮する必要がなく、従って、その抵抗値
を小さくする必要がない。
Z+を出力電圧Voutよりも低く、また、適用される
電子回路の保証電圧よりも高く設定することにより、定
常時には定電圧電源図Is6を作動させて当該定電圧電
源回路6から出力端子5.5°に電圧を供給し、入力電
圧Vinが低下したときにのみ定電圧電源回路6に代え
て定電圧電源回路lを作動即ち、トランジスタTri−
Tr3を前述と同様にスイッチング動作させて、当該定
電圧電源回路1から出力端子5.5°に電圧を供給する
。この時、定電圧電源回路6の抵抗R7は入力電圧Vi
nの低下時を考慮する必要がなく、従って、その抵抗値
を小さくする必要がない。
これにより、定電圧電源回路は前述と同様にスタンバイ
電流を小さくすることを可能とされ、また、入力電圧V
inと出力電圧Voutとの電圧差もダイオード1個分
の順方向電圧降下となり小さくなる。
電流を小さくすることを可能とされ、また、入力電圧V
inと出力電圧Voutとの電圧差もダイオード1個分
の順方向電圧降下となり小さくなる。
(発明の効果)
以上説明したように本発明によれば、アノードを入力端
子に接続されたダイオードと、該ダイオードのカソード
とアースとの間に接続される平滑コンデンサと、エミッ
タを前記ダイオードのカソードに、コレクタを出力端子
に、ベースをバイアス抵抗を介して前記ダイオードのカ
ソードに夫々接続される第1のトランジスタと、コレク
タを抵抗を介して前記第1のトランジスタのベースに接
続され、エミッタを接地され、ベースをバイアス抵抗を
介して接地されると共に抵抗を介して前記ダイオードの
カソードに接続される第2のトランジスタと、コレクタ
を前記第2のトランジスタのベースに接続され、エミッ
タを接地され、ベースをバイアス抵抗を介して接地され
る第3のトランジスタと、前記出力端子と前記第3のト
ランジスタのベースとの間に接続され出力電圧を規制す
る第1の定電圧ダイオードと抵抗との直列回路と、前記
出力端子とアースとの間に接続される平滑コンデンサと
を備えた構成としたことにより、前記第1のトランジス
タを常に飽和領域で使用しても、当該トランジスタをオ
ンさせるスタンバイ電流を規定する抵抗値を大きくする
ことが可能となり、この結果、非作動時におけるスタン
バイ電流を小さくすることができる。
子に接続されたダイオードと、該ダイオードのカソード
とアースとの間に接続される平滑コンデンサと、エミッ
タを前記ダイオードのカソードに、コレクタを出力端子
に、ベースをバイアス抵抗を介して前記ダイオードのカ
ソードに夫々接続される第1のトランジスタと、コレク
タを抵抗を介して前記第1のトランジスタのベースに接
続され、エミッタを接地され、ベースをバイアス抵抗を
介して接地されると共に抵抗を介して前記ダイオードの
カソードに接続される第2のトランジスタと、コレクタ
を前記第2のトランジスタのベースに接続され、エミッ
タを接地され、ベースをバイアス抵抗を介して接地され
る第3のトランジスタと、前記出力端子と前記第3のト
ランジスタのベースとの間に接続され出力電圧を規制す
る第1の定電圧ダイオードと抵抗との直列回路と、前記
出力端子とアースとの間に接続される平滑コンデンサと
を備えた構成としたことにより、前記第1のトランジス
タを常に飽和領域で使用しても、当該トランジスタをオ
ンさせるスタンバイ電流を規定する抵抗値を大きくする
ことが可能となり、この結果、非作動時におけるスタン
バイ電流を小さくすることができる。
また、前記第1のトランジスタを常時飽和81域で作動
させることにより当該トランジスタのコレクターエミッ
タ間電圧が極めて小さくなり、入力電圧と出力電圧との
電圧差も略前記ダイオード1個分の順方向電圧降下分と
なり小さくなる等の優れた効果がある。
させることにより当該トランジスタのコレクターエミッ
タ間電圧が極めて小さくなり、入力電圧と出力電圧との
電圧差も略前記ダイオード1個分の順方向電圧降下分と
なり小さくなる等の優れた効果がある。
第1図は本発明に係る定電圧電源回路の一実施例を示す
回路図、第2図は本発明の定電圧電源回路の他の実施例
を示す回路図、第3図は従来の定電圧電源回路の回路図
である。 1.6・・・定電圧電源回路、4.4゛・・・入力端子
、5.5°・・・出力端子、D I−・・ダイオード、
Trl〜Tr4・・・トランジスタ、01〜C4・・・
コンデンサ、R1−R7・・・抵抗、ZDI、ZD2・
・・定電圧ダイオード。
回路図、第2図は本発明の定電圧電源回路の他の実施例
を示す回路図、第3図は従来の定電圧電源回路の回路図
である。 1.6・・・定電圧電源回路、4.4゛・・・入力端子
、5.5°・・・出力端子、D I−・・ダイオード、
Trl〜Tr4・・・トランジスタ、01〜C4・・・
コンデンサ、R1−R7・・・抵抗、ZDI、ZD2・
・・定電圧ダイオード。
Claims (1)
- アノードを入力端子に接続されたダイオードと、該ダイ
オードのカソードとアースとの間に接続される平滑コン
デンサと、エミッタを前記ダイオードのカソードに、コ
レクタを出力端子に、ベースをバイアス抵抗を介して前
記ダイオードのカソードに夫々接続される第1のトラン
ジスタと、コレクタを抵抗を介して前記第1のトランジ
スタのベースに接続され、エミッタを接地され、ベース
をバイアス抵抗を介して接地されると共に抵抗を介して
前記ダイオードのカソードに接続される第2のトランジ
スタと、コレクタを前記第2のトランジスタのベースに
接続され、エミッタを接地され、ベースをバイアス抵抗
を介して接地される第3のトランジスタと、前記出力端
子と前記第3のトランジスタのベースとの間に接続され
出力電圧を規制する第1の定電圧ダイオードと抵抗との
直列回路と、前記出力端子とアースとの間に接続される
平滑コンデンサとを備えたことを特徴とする定電圧電源
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4308387A JPS63211007A (ja) | 1987-02-27 | 1987-02-27 | 定電圧電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4308387A JPS63211007A (ja) | 1987-02-27 | 1987-02-27 | 定電圧電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63211007A true JPS63211007A (ja) | 1988-09-01 |
Family
ID=12653945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4308387A Pending JPS63211007A (ja) | 1987-02-27 | 1987-02-27 | 定電圧電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63211007A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103457461A (zh) * | 2013-09-10 | 2013-12-18 | 昆山新金福精密电子有限公司 | 一种直流稳压电路 |
-
1987
- 1987-02-27 JP JP4308387A patent/JPS63211007A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103457461A (zh) * | 2013-09-10 | 2013-12-18 | 昆山新金福精密电子有限公司 | 一种直流稳压电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6538492B2 (en) | Power supply, electronic device using the same, and output | |
US6710584B2 (en) | Series regulator | |
US6515462B2 (en) | Power supply device | |
EP0311576B1 (en) | Active overvoltage control for inductive load driving | |
US5945877A (en) | Power amplifier with bootstrap voltage clamp | |
JPS63211007A (ja) | 定電圧電源回路 | |
JPH0215119B2 (ja) | ||
US6611436B2 (en) | Switching power supply unit having a regulator circuit and electronic apparatus using the same | |
JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
JPH0737376Y2 (ja) | 負荷電源切換回路 | |
JP2001296930A (ja) | 電源装置 | |
JP3447106B2 (ja) | 半導体スイッチ回路 | |
JP2555789Y2 (ja) | 定電圧電源回路 | |
JPH0222726Y2 (ja) | ||
JPH03870Y2 (ja) | ||
JPH057615Y2 (ja) | ||
JPS645984Y2 (ja) | ||
JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
KR890009007Y1 (ko) | 정전압 전원장치 | |
JPH0245813A (ja) | 集積電源回路 | |
JPH073831Y2 (ja) | 集積回路 | |
JPH063451Y2 (ja) | 電流供給回路 | |
JPH0398460A (ja) | 昇圧電源回路 | |
JPH0422571Y2 (ja) |