JP2570473B2 - 半導体装置における素子分離方法 - Google Patents
半導体装置における素子分離方法Info
- Publication number
- JP2570473B2 JP2570473B2 JP2186187A JP18618790A JP2570473B2 JP 2570473 B2 JP2570473 B2 JP 2570473B2 JP 2186187 A JP2186187 A JP 2186187A JP 18618790 A JP18618790 A JP 18618790A JP 2570473 B2 JP2570473 B2 JP 2570473B2
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- nitride film
- film
- region
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置における素子分離方法に関
し、さらに詳しくは、素子分離のための酸化膜の形成に
改良を加えた半導体装置における素子分離方法に係るも
のである。
し、さらに詳しくは、素子分離のための酸化膜の形成に
改良を加えた半導体装置における素子分離方法に係るも
のである。
〔従来の技術〕 一般に、半導体集積回路装置においては、半導体基板
のシリコン結晶内が、素子分離のための酸化膜によって
種々の領域に区分され、かつ区分された各領域に対して
所要の半導体素子をそれぞれに形成させるようにしてい
る。
のシリコン結晶内が、素子分離のための酸化膜によって
種々の領域に区分され、かつ区分された各領域に対して
所要の半導体素子をそれぞれに形成させるようにしてい
る。
従来のこの種の半導体装置における素子分離方法の概
要を第2A図ないし第2D図について述べる。
要を第2A図ないし第2D図について述べる。
これらの第2A図ないし第2D図は、従来例での半導体装
置における素子分離方法の主要な工程の概要を順次模式
的に表わしたそれぞれに断面図である。
置における素子分離方法の主要な工程の概要を順次模式
的に表わしたそれぞれに断面図である。
すなわち，第2A図ないし第2D図に示す従来方法におい
て、シリコン基板１の主面上にあっては、まず、下地と
なるシリコン酸化膜としての酸化薄膜２と、その上にシ
リコン窒化膜としての窒化膜３とを順次に形成した後、
第１のレジストパターン４によって素子領域部分5a側を
マスクし、かつ素子分離領域部分5b側に対応する窒化膜
３を選択的にエッチング除去すると共に、当該除去部分
の基板主面上に素子間寄生チャネル防止用のイオン注入
領域６を形成する（第2A図）。なおこゝで、素子間寄生
チャネル防止用のイオンとしては、例えば、ボロンを用
いており、これは、最終的に形成される半導体素子相互
が電気的に接続されるのを防止するためである。
て、シリコン基板１の主面上にあっては、まず、下地と
なるシリコン酸化膜としての酸化薄膜２と、その上にシ
リコン窒化膜としての窒化膜３とを順次に形成した後、
第１のレジストパターン４によって素子領域部分5a側を
マスクし、かつ素子分離領域部分5b側に対応する窒化膜
３を選択的にエッチング除去すると共に、当該除去部分
の基板主面上に素子間寄生チャネル防止用のイオン注入
領域６を形成する（第2A図）。なおこゝで、素子間寄生
チャネル防止用のイオンとしては、例えば、ボロンを用
いており、これは、最終的に形成される半導体素子相互
が電気的に接続されるのを防止するためである。
また、前記エッチングマスクに用いた第１のレジスト
パターン４の除去後、今度は、素子領域部分5a側に残さ
れた窒化膜３をマスクに用い、素子分離領域部分5b側で
の下地酸化薄膜２をさらに酸化させることで、素子分離
用の厚い酸化膜７を形成し（第2B図）、かつ前記素子領
域部分5a側に残された窒化膜３を、例えば、熱燐酸液な
どによりウエット処理して除去する（第2C図）。
パターン４の除去後、今度は、素子領域部分5a側に残さ
れた窒化膜３をマスクに用い、素子分離領域部分5b側で
の下地酸化薄膜２をさらに酸化させることで、素子分離
用の厚い酸化膜７を形成し（第2B図）、かつ前記素子領
域部分5a側に残された窒化膜３を、例えば、熱燐酸液な
どによりウエット処理して除去する（第2C図）。
続いて、当該素子領域部分5a側に対応される下地酸化
薄膜２の部分を、例えば、10％弗化水素水溶液などによ
りエッチング除去して、当該素子領域部分5a側のシリコ
ン基板１の主面を露出させ、その後、Ｎ−chトランジス
タの場合には、砒素を注入かつ拡散させることによりソ
ース・ドレイン領域10を形成し、また、減圧CVD法など
で層間絶縁膜11をデポジットし、その後、別のレジスト
パターンのマスクで、素子分離領域部分5bに沿った素子
領域部分5aをドライエッチングしてコンタクト孔12を開
口させ、さらに、オーミック抵抗を下げるため、あるい
は、Al配線の場合の突き抜けを避けるために、砒素，燐
などのイオン注入領域13を形成するのである（第2D
図）。
薄膜２の部分を、例えば、10％弗化水素水溶液などによ
りエッチング除去して、当該素子領域部分5a側のシリコ
ン基板１の主面を露出させ、その後、Ｎ−chトランジス
タの場合には、砒素を注入かつ拡散させることによりソ
ース・ドレイン領域10を形成し、また、減圧CVD法など
で層間絶縁膜11をデポジットし、その後、別のレジスト
パターンのマスクで、素子分離領域部分5bに沿った素子
領域部分5aをドライエッチングしてコンタクト孔12を開
口させ、さらに、オーミック抵抗を下げるため、あるい
は、Al配線の場合の突き抜けを避けるために、砒素，燐
などのイオン注入領域13を形成するのである（第2D
図）。
しかしながら、前記のように構成される従来の半導体
装置における素子分離方法の場合には、前記第2D図に示
されているように、コンタクト孔12を開口とか、あるい
は、LDD構造のためのエッチング時にあって、素子分離
用酸化膜７の端部についてもエッチングされてしまい、
これが素子間寄生チャネル防止用のイオン注入領域６に
重なることがあり、当該重なり部分でジャンクション耐
圧，あるいは、素子分離耐圧が低下するという問題点が
あった。
装置における素子分離方法の場合には、前記第2D図に示
されているように、コンタクト孔12を開口とか、あるい
は、LDD構造のためのエッチング時にあって、素子分離
用酸化膜７の端部についてもエッチングされてしまい、
これが素子間寄生チャネル防止用のイオン注入領域６に
重なることがあり、当該重なり部分でジャンクション耐
圧，あるいは、素子分離耐圧が低下するという問題点が
あった。
この発明は、従来のこのような問題点を解消するため
になされたもので、その目的とするところは、素子分離
用の厚い酸化膜の端部におけるジャンクション耐圧，素
子分離耐圧の低下を防止し得るようにした，この種の半
導体装置における素子分離方法を提供することである。
になされたもので、その目的とするところは、素子分離
用の厚い酸化膜の端部におけるジャンクション耐圧，素
子分離耐圧の低下を防止し得るようにした，この種の半
導体装置における素子分離方法を提供することである。
前記目的を達成するために、この発明に係る半導体装
置における素子分離方法は、素子分離用の厚い酸化膜の
端部にあって、当該端部上にエッチング除去防止のため
の窒化膜を残すようにしたものである。
置における素子分離方法は、素子分離用の厚い酸化膜の
端部にあって、当該端部上にエッチング除去防止のため
の窒化膜を残すようにしたものである。
すなわち，この発明は、半導体基板の主面上に、下地
酸化薄膜と窒化膜とを順次に形成させた後、素子領域部
分に形成される第１のレジストパターンをマスクを用
い、素子分離領域部分対応の前記窒化膜をエッチング除
去すると共に、当該素子分離領域部分に素子間寄生チャ
ネル防止用イオンを注入し、かつ前記第１のレジストパ
ターンを除去した上で、前記素子領域部分上に残されて
いる窒化膜をマスクを用い、前記素子分離領域部分対応
の下地酸化薄膜をさらに酸化して素子分離用の厚い酸化
膜を形成し、その後、前記残されている窒化膜を除去し
てから、前記素子領域部分対応の前記酸化薄膜をエッチ
ング除去して、当該素子領域部分の半導体基板の主面を
露出させるようにした素子分離方法において、前記残さ
れている窒化膜の除去に先立ち、前記素子分離用の酸化
膜上を第２のレジストパターンによりマスクした上で、
前記素子領域部分に対応する窒化膜のみを除去し、つい
で、当該第２のレジストパターンを除去し、素子分離用
の酸化膜の端部上に窒化膜部分を残して、当該素子領域
部分の半導体基板の主面を露出させるようにしたことを
特徴とする半導体装置における素子分離方法である。
酸化薄膜と窒化膜とを順次に形成させた後、素子領域部
分に形成される第１のレジストパターンをマスクを用
い、素子分離領域部分対応の前記窒化膜をエッチング除
去すると共に、当該素子分離領域部分に素子間寄生チャ
ネル防止用イオンを注入し、かつ前記第１のレジストパ
ターンを除去した上で、前記素子領域部分上に残されて
いる窒化膜をマスクを用い、前記素子分離領域部分対応
の下地酸化薄膜をさらに酸化して素子分離用の厚い酸化
膜を形成し、その後、前記残されている窒化膜を除去し
てから、前記素子領域部分対応の前記酸化薄膜をエッチ
ング除去して、当該素子領域部分の半導体基板の主面を
露出させるようにした素子分離方法において、前記残さ
れている窒化膜の除去に先立ち、前記素子分離用の酸化
膜上を第２のレジストパターンによりマスクした上で、
前記素子領域部分に対応する窒化膜のみを除去し、つい
で、当該第２のレジストパターンを除去し、素子分離用
の酸化膜の端部上に窒化膜部分を残して、当該素子領域
部分の半導体基板の主面を露出させるようにしたことを
特徴とする半導体装置における素子分離方法である。
従つて、この発明方法では、素子分離用の酸化膜の端
部上に窒化膜部分を残してあるために、コンタクト孔の
開口，あるいは、LDD構造でのサイドウォール形成のた
めのエッチング時に、素子分離用の酸化膜の端部がエッ
チングされる惧れが解消され、これによって、素子間寄
生チャネル防止用のイオン注入領域と、オーミック抵抗
低減，あるいは、Al配線の突き抜け防止のためのイオン
注入領域との重なりを回避でき、ジャンクション耐圧，
あるいは、素子分離耐圧の低下を避け得るのである。
部上に窒化膜部分を残してあるために、コンタクト孔の
開口，あるいは、LDD構造でのサイドウォール形成のた
めのエッチング時に、素子分離用の酸化膜の端部がエッ
チングされる惧れが解消され、これによって、素子間寄
生チャネル防止用のイオン注入領域と、オーミック抵抗
低減，あるいは、Al配線の突き抜け防止のためのイオン
注入領域との重なりを回避でき、ジャンクション耐圧，
あるいは、素子分離耐圧の低下を避け得るのである。
以下、この発明に係る半導体装置における素子分離方
法の一実施例につき、第1A図ないし第1E図を参照して詳
細に説明する。
法の一実施例につき、第1A図ないし第1E図を参照して詳
細に説明する。
これらの第1A図ないし第1E図は、この実施例を適用し
た半導体装置における素子分離方法の主要な工程の概要
を順次模式的に表わしたそれぞれに断面図であり、この
実施例各図において、前記従来例各図と同一符号または
相当部分を示している。
た半導体装置における素子分離方法の主要な工程の概要
を順次模式的に表わしたそれぞれに断面図であり、この
実施例各図において、前記従来例各図と同一符号または
相当部分を示している。
すなわち，第1A図ないし第1E図に示す実施例方法にお
いても、シリコン基板１の主面上にあっては、まず、下
地となるシリコン酸化膜としての酸化薄膜２と、その上
にシリコン窒化膜としての窒化膜３とを順次に形成した
後、第１のレジストパターン４によって素子領域部分5a
側をマスクしておき、かつ当該第１のレジストパターン
４をエッチングマスクに用いて、素子分離領域部分5b側
に対応する窒化膜３を選択的にエッチング除去すると共
に、当該除去部分の基板主面上に素子間寄生チャネル防
止用のイオン注入領域６を形成する（第1A図）。そし
て、こゝでも素子間寄生チャネル防止用のイオン注入に
は、例えば、ボロンを用いるのがよく、これによって、
最終的に素子領域部分5aに形成される半導体素子相互の
電気的接続を防止する。
いても、シリコン基板１の主面上にあっては、まず、下
地となるシリコン酸化膜としての酸化薄膜２と、その上
にシリコン窒化膜としての窒化膜３とを順次に形成した
後、第１のレジストパターン４によって素子領域部分5a
側をマスクしておき、かつ当該第１のレジストパターン
４をエッチングマスクに用いて、素子分離領域部分5b側
に対応する窒化膜３を選択的にエッチング除去すると共
に、当該除去部分の基板主面上に素子間寄生チャネル防
止用のイオン注入領域６を形成する（第1A図）。そし
て、こゝでも素子間寄生チャネル防止用のイオン注入に
は、例えば、ボロンを用いるのがよく、これによって、
最終的に素子領域部分5aに形成される半導体素子相互の
電気的接続を防止する。
また、前記エッチングマスクに用いた第１のレジスト
パターン４の除去後、今度は、素子領域部分5a側に残さ
れた窒化膜３をマスクに用い、素子分離領域部分5b側で
の下地酸化薄膜２をさらに酸化させることで、素子分離
用の厚い酸化膜７を形成するが、このとき、当該厚い酸
化膜７の端部には、よく知られているように、窒化膜３
の下部に入り込んだ酸化膜部分，いわゆる、バーズビー
クと呼ばれる嘴状の突出部分を生じ、結果的に同酸化膜
７の端部上に窒化膜７の端部が重なって持ち上がった状
態になる（第1B図）。
パターン４の除去後、今度は、素子領域部分5a側に残さ
れた窒化膜３をマスクに用い、素子分離領域部分5b側で
の下地酸化薄膜２をさらに酸化させることで、素子分離
用の厚い酸化膜７を形成するが、このとき、当該厚い酸
化膜７の端部には、よく知られているように、窒化膜３
の下部に入り込んだ酸化膜部分，いわゆる、バーズビー
クと呼ばれる嘴状の突出部分を生じ、結果的に同酸化膜
７の端部上に窒化膜７の端部が重なって持ち上がった状
態になる（第1B図）。
ついで、前記厚い酸化膜７上，ひいては、窒化膜７で
の重ねられた端部部分を含む厚い酸化膜７上を第２のレ
ジストパターン８によりマスクした後（第1C図）、当該
第２のレジストパターン８をマスクに用い、前記素子領
域部分5a側に残されている窒化膜３をエッチング除去
し、かつこのエッチングマスクにした第２のレジストパ
ターン８を除去することにより、前記素子分離用の厚い
酸化膜７の端部上には、当該端部部分を覆ってエッチン
グ防止膜となる窒化膜部分９が残され、このようにして
所期の素子分離構造，つまり、この場合は、素子分離用
酸化膜７の端部上に窒化膜部分９を残した素子分離構造
を形成させ得るのである（第1D図）。
の重ねられた端部部分を含む厚い酸化膜７上を第２のレ
ジストパターン８によりマスクした後（第1C図）、当該
第２のレジストパターン８をマスクに用い、前記素子領
域部分5a側に残されている窒化膜３をエッチング除去
し、かつこのエッチングマスクにした第２のレジストパ
ターン８を除去することにより、前記素子分離用の厚い
酸化膜７の端部上には、当該端部部分を覆ってエッチン
グ防止膜となる窒化膜部分９が残され、このようにして
所期の素子分離構造，つまり、この場合は、素子分離用
酸化膜７の端部上に窒化膜部分９を残した素子分離構造
を形成させ得るのである（第1D図）。
また、以下続いて、前記素子領域部分5a側に対応され
る下地酸化薄膜２の部分を、例えば、10％弗化水素水溶
液などによりエッチング除去して、当該素子領域部分5a
側のシリコン基板１の主面を露出させ、かつＮ−chトラ
ンジスタの場合には、砒素を注入かつ拡散させることで
ソース・ドレイン領域10を形成した上で、減圧CVD法な
どにより層間絶縁膜11をデポジットし、さらに、別のレ
ジストパターンのマスクで、素子分離領域部分5bに沿っ
た素子領域部分5aをドライエッチングしてコンタクト孔
12を開口させるが、このドライエッチングに際しては、
前記素子分離用酸化膜７の端部上に窒化膜部分９が残さ
れてエッチング防止膜となるために、たとえ、当該コン
タクト孔12の開口部の一部が、素子分離用酸化膜７の端
部にかゝって形成されても、従来方法でのように当該端
部が同時にエッチング除去されてしまうような惧れを完
全に解消できるもので、その後、オーミック抵抗を下げ
るため、あるいは、Al配線の場合の突き抜けを避けるた
めに、前記コンタクト孔12を通して砒素，燐などのイオ
ン注入領域13を拡散形成しても、当該注入領域13が、前
記素子間寄生チャネル防止用のイオン注入領域６に重ね
られることはなく（第2E図）、従って、こゝでは、ジャ
ンクション耐圧，あるいは、素子分離耐圧の低下を効果
的に避け得るのである。
る下地酸化薄膜２の部分を、例えば、10％弗化水素水溶
液などによりエッチング除去して、当該素子領域部分5a
側のシリコン基板１の主面を露出させ、かつＮ−chトラ
ンジスタの場合には、砒素を注入かつ拡散させることで
ソース・ドレイン領域10を形成した上で、減圧CVD法な
どにより層間絶縁膜11をデポジットし、さらに、別のレ
ジストパターンのマスクで、素子分離領域部分5bに沿っ
た素子領域部分5aをドライエッチングしてコンタクト孔
12を開口させるが、このドライエッチングに際しては、
前記素子分離用酸化膜７の端部上に窒化膜部分９が残さ
れてエッチング防止膜となるために、たとえ、当該コン
タクト孔12の開口部の一部が、素子分離用酸化膜７の端
部にかゝって形成されても、従来方法でのように当該端
部が同時にエッチング除去されてしまうような惧れを完
全に解消できるもので、その後、オーミック抵抗を下げ
るため、あるいは、Al配線の場合の突き抜けを避けるた
めに、前記コンタクト孔12を通して砒素，燐などのイオ
ン注入領域13を拡散形成しても、当該注入領域13が、前
記素子間寄生チャネル防止用のイオン注入領域６に重ね
られることはなく（第2E図）、従って、こゝでは、ジャ
ンクション耐圧，あるいは、素子分離耐圧の低下を効果
的に避け得るのである。
なお、前記実施例方法においては、コンタクト孔開口
のためのエッチング時に関して述べているが、その他、
例えば、トランジスタでのLDD構造用のサイドウォール
形成のためのエッチング時についても、同様な効果が得
られることは勿論である。
のためのエッチング時に関して述べているが、その他、
例えば、トランジスタでのLDD構造用のサイドウォール
形成のためのエッチング時についても、同様な効果が得
られることは勿論である。
以上詳述したように、この発明方法によれば、半導体
装置における素子分離方法において、素子分離用酸化膜
の端部上に窒化膜部分を残してあるために、コンタクト
孔の開口，あるいは、LDD構造でのサイドウォール形成
のためのエッチング時にあって、素子分離用の酸化膜の
端部が同時にエッチングされるしまう惧れを完全に解消
できるもので、これによって、素子間寄生チャネル防止
用のイオン注入領域と、オーミック抵抗低減，あるい
は、Al配線の突き抜け防止のためのイオン注入領域との
重なりを効果的に回避できることになり、結果的には、
ジャンクション耐圧，あるいは、素子分離耐圧の低下を
有効に避け得るのである。
装置における素子分離方法において、素子分離用酸化膜
の端部上に窒化膜部分を残してあるために、コンタクト
孔の開口，あるいは、LDD構造でのサイドウォール形成
のためのエッチング時にあって、素子分離用の酸化膜の
端部が同時にエッチングされるしまう惧れを完全に解消
できるもので、これによって、素子間寄生チャネル防止
用のイオン注入領域と、オーミック抵抗低減，あるい
は、Al配線の突き抜け防止のためのイオン注入領域との
重なりを効果的に回避できることになり、結果的には、
ジャンクション耐圧，あるいは、素子分離耐圧の低下を
有効に避け得るのである。
第1A図ないし第1E図はこの発明方法の一実施例を適用し
た半導体装置における素子分離方法の主要な工程の概要
を順次模式的に表わしたそれぞれに断面図であり、ま
た、第2A図ないし第2D図は、従来例での半導体装置にお
ける素子分離方法の主要な工程の概要を順次模式的に表
わしたそれぞれに断面図である。 １……シリコン基板、２……酸化薄膜、 ３……窒化膜、 ４……第１のレジストパターン、 5a……素子領域部分、 5b……素子分離領域部分、 ６……素子間寄生チャネル防止用イオン注入領域、 ７……素子分離用酸化膜、 ８……第２のレジストパターン、 ９……エッチング防止用窒化膜部分、 10……ソース・ドレイン領域、 11……層間絶縁膜、12……コンタクト孔、 13……オーミック抵抗低減,Al配線の突き抜け防止用イ
オン注入領域。
た半導体装置における素子分離方法の主要な工程の概要
を順次模式的に表わしたそれぞれに断面図であり、ま
た、第2A図ないし第2D図は、従来例での半導体装置にお
ける素子分離方法の主要な工程の概要を順次模式的に表
わしたそれぞれに断面図である。 １……シリコン基板、２……酸化薄膜、 ３……窒化膜、 ４……第１のレジストパターン、 5a……素子領域部分、 5b……素子分離領域部分、 ６……素子間寄生チャネル防止用イオン注入領域、 ７……素子分離用酸化膜、 ８……第２のレジストパターン、 ９……エッチング防止用窒化膜部分、 10……ソース・ドレイン領域、 11……層間絶縁膜、12……コンタクト孔、 13……オーミック抵抗低減,Al配線の突き抜け防止用イ
オン注入領域。
Claims (1)
- 【請求項１】半導体基板の主面上に、下地酸化薄膜と窒
化膜とを順次に形成させた後、素子領域部分に形成され
る第１のレジストパターンをマスクに用い、素子分離領
域部分対応の前記窒化膜をエッチング除去すると共に、
当該素子分離領域部分に素子間寄生チャネル防止用イオ
ンを注入し、 かつ前記第１のレジストパターンを除去した上で、前記
素子領域部分上に残されている窒化膜をマスクに用い、
前記素子分離領域部分対応の下地酸化薄膜をさらに酸化
して素子分離用の厚い酸化膜を形成し、 その後、前記残されている窒化膜を除去してから、前記
素子領域部分対応の前記酸化薄膜をエッチング除去し
て、当該素子領域部分の半導体基板の主面を露出させる
ようにした素子分離方法において、 前記残されている窒化膜の除去に先立ち、前記素子分離
用の酸化膜上を第２のレジストパターンによりマスクし
た上で、前記素子領域部分に対応する窒化膜のみを除去
し、 ついで、当該第２のレジストパターンを除去し、素子分
離用の酸化膜の端部上に窒化膜部分を残して、当該素子
領域部分の半導体基板の主面を露出させるようにしたこ
とを特徴とする半導体装置における素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186187A JP2570473B2 (ja) | 1990-07-13 | 1990-07-13 | 半導体装置における素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186187A JP2570473B2 (ja) | 1990-07-13 | 1990-07-13 | 半導体装置における素子分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472729A JPH0472729A (ja) | 1992-03-06 |
| JP2570473B2 true JP2570473B2 (ja) | 1997-01-08 |
Family
ID=16183914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2186187A Expired - Fee Related JP2570473B2 (ja) | 1990-07-13 | 1990-07-13 | 半導体装置における素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570473B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3022744B2 (ja) * | 1995-02-21 | 2000-03-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2861856B2 (ja) * | 1995-03-30 | 1999-02-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5756390A (en) * | 1996-02-27 | 1998-05-26 | Micron Technology, Inc. | Modified LOCOS process for sub-half-micron technology |
| US6387777B1 (en) | 1998-09-02 | 2002-05-14 | Kelly T. Hurley | Variable temperature LOCOS process |
-
1990
- 1990-07-13 JP JP2186187A patent/JP2570473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472729A (ja) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372103B1 (ko) | 반도체소자의소자분리방법 | |
| JP2886494B2 (ja) | 集積回路チップの製造方法 | |
| KR19990057943A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| JP2570473B2 (ja) | 半導体装置における素子分離方法 | |
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| JPH1092806A (ja) | 半導体素子の分離領域形成方法 | |
| KR100226733B1 (ko) | 반도체소자 제조방법 | |
| KR100451042B1 (ko) | 반도체소자의콘택형성방법 | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JPH05283680A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| KR100226259B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR0147770B1 (ko) | 반도체 장치 제조방법 | |
| KR100271661B1 (ko) | 반도체 소자 제조방법 | |
| JP3106305B2 (ja) | 半導体素子の分離層形成方法 | |
| JP5161408B2 (ja) | 半導体装置の製造方法 | |
| JPH05259446A (ja) | 半導体装置の製造方法 | |
| JP3623358B2 (ja) | 半導体装置の製造方法 | |
| KR100273685B1 (ko) | 반도체장치제조방법 | |
| JP5020055B2 (ja) | 半導体装置の製造方法 | |
| JP3064383B2 (ja) | 半導体装置の製造方法 | |
| KR100264079B1 (ko) | 반도체 소자 제조방법 | |
| JPH11354787A (ja) | 半導体装置の製造方法 | |
| KR0148297B1 (ko) | 반도체 소자간의 격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |