JP2566262B2 - ディジタルオ−ディオ用ａ／ｄコンバ−タにおける波形クリップ防止方法 - Google Patents
ディジタルオ−ディオ用ａ／ｄコンバ−タにおける波形クリップ防止方法Info
- Publication number
- JP2566262B2 JP2566262B2 JP62332430A JP33243087A JP2566262B2 JP 2566262 B2 JP2566262 B2 JP 2566262B2 JP 62332430 A JP62332430 A JP 62332430A JP 33243087 A JP33243087 A JP 33243087A JP 2566262 B2 JP2566262 B2 JP 2566262B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output data
- output
- bits
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、DAT（ディジタル・オーディオ・テープ
レコーダ）等のディジタルオーディオ機器に適用される
ディジタルオーディオ用A/Dコンバータに係り、特に、
瞬間的な波形クリツプを防止することができる波形クリ
ツプ防止方法に関する。
レコーダ）等のディジタルオーディオ機器に適用される
ディジタルオーディオ用A/Dコンバータに係り、特に、
瞬間的な波形クリツプを防止することができる波形クリ
ツプ防止方法に関する。
「従来の技術」 従来、DATにおけるアナログ入力系回路は、第２図に
示すように構成されていた。この図において、外部装置
（CDプレーヤー等）から入力端子Tinに供給されたアナ
ログ入力信号は、操作パネル面に設けられたレベル調整
器（録音レベル調整用ボリューム）１で減衰された上
で、A/Dコンバータ２へ供給され、このA/Dコンバータ２
によって16ビットのディジタル出力データに変換された
後、ディジタル録音系回路３へ供給される。上記レベル
調整器１の出力は、操作パネル面に設けられたディジタ
ル表示式のレベルメータ４にも供給されており、このレ
ベルメータ４によってA/Dコンバータ２への入力レベル
（録音レベル）が表示されるようになっている。ここ
で、レベルメータ４の表示が0dBを示している場合、録
音レベルが最上限であること、すなわち、アナログ入力
信号がA/Dコンバータ２の入力レンジの上限値に達して
いることが示され、この場合A/Dコンバータ２の出力デ
ータの16ビット全てが有効となるフルビットとなってい
る。
示すように構成されていた。この図において、外部装置
（CDプレーヤー等）から入力端子Tinに供給されたアナ
ログ入力信号は、操作パネル面に設けられたレベル調整
器（録音レベル調整用ボリューム）１で減衰された上
で、A/Dコンバータ２へ供給され、このA/Dコンバータ２
によって16ビットのディジタル出力データに変換された
後、ディジタル録音系回路３へ供給される。上記レベル
調整器１の出力は、操作パネル面に設けられたディジタ
ル表示式のレベルメータ４にも供給されており、このレ
ベルメータ４によってA/Dコンバータ２への入力レベル
（録音レベル）が表示されるようになっている。ここ
で、レベルメータ４の表示が0dBを示している場合、録
音レベルが最上限であること、すなわち、アナログ入力
信号がA/Dコンバータ２の入力レンジの上限値に達して
いることが示され、この場合A/Dコンバータ２の出力デ
ータの16ビット全てが有効となるフルビットとなってい
る。
「発明が解決しようとする問題点」 ところで、上述したDATにおいて、例えばCDプレーヤ
ーから出力される音楽ソースを録音する場合、実際の録
音に先だって、録音すべき音楽ソースの最もレベルが高
いと思われる部分を選択し、その部分のアナログ信号を
入力端子Tinへ入力した状態で、レベル調整器１を手動
調整して録音レベルの設定を行なう。この場合、ダイナ
ミックレンジを有効に活用するためには、レベルメータ
４の表示が−∞から0dBまでフルスケールにわたって振
れるように調整しなければならない。しかし、レベルメ
ータ４の表示が0dBを越えることがあってはならない。
なぜなら、録音レベルがA/Dコンバータ２の入力レンジ
の上限を越えると、A/Dコンバータ２の出力データがフ
ルビットとなり、その出力データは、元のアナログ入力
信号波形の頂部が切り取られた歪んだ波形に対応したデ
ータとなり、いわゆる波形クリップが生じてしまうため
である。このような波形クリップを防ぐためには、録音
レベルを細心の注意を払って調整しなければならず、極
めて煩雑な操作が要求されるという問題があった。
ーから出力される音楽ソースを録音する場合、実際の録
音に先だって、録音すべき音楽ソースの最もレベルが高
いと思われる部分を選択し、その部分のアナログ信号を
入力端子Tinへ入力した状態で、レベル調整器１を手動
調整して録音レベルの設定を行なう。この場合、ダイナ
ミックレンジを有効に活用するためには、レベルメータ
４の表示が−∞から0dBまでフルスケールにわたって振
れるように調整しなければならない。しかし、レベルメ
ータ４の表示が0dBを越えることがあってはならない。
なぜなら、録音レベルがA/Dコンバータ２の入力レンジ
の上限を越えると、A/Dコンバータ２の出力データがフ
ルビットとなり、その出力データは、元のアナログ入力
信号波形の頂部が切り取られた歪んだ波形に対応したデ
ータとなり、いわゆる波形クリップが生じてしまうため
である。このような波形クリップを防ぐためには、録音
レベルを細心の注意を払って調整しなければならず、極
めて煩雑な操作が要求されるという問題があった。
そこで、図に点線で示すように、A/Dコンバータ２と
ディジタル録音系回路３との間に、DSP（ディジタル信
号処理用プロセッサ）を設け、このDSPが、A/Dコンバー
タ２の出力データを常時監視し、その出力データがフル
ビットとなって、波形クリップが生じた時点でレベル調
整器１の減衰量を増加させるようにしたものが提案され
ている。しかしながら、波形クリップが生じてから、実
際にレベル調整器１の減衰量が増加するまでの応答時間
が少なからず存在するので、瞬間的な波形クリップにつ
いては防ぎ得ないという問題があった。
ディジタル録音系回路３との間に、DSP（ディジタル信
号処理用プロセッサ）を設け、このDSPが、A/Dコンバー
タ２の出力データを常時監視し、その出力データがフル
ビットとなって、波形クリップが生じた時点でレベル調
整器１の減衰量を増加させるようにしたものが提案され
ている。しかしながら、波形クリップが生じてから、実
際にレベル調整器１の減衰量が増加するまでの応答時間
が少なからず存在するので、瞬間的な波形クリップにつ
いては防ぎ得ないという問題があった。
この発明は上述した事情に鑑みてなされたもので、過
大なアナログ入力信号によって生じる波形クリップを防
止することができるのは勿論のこと、瞬間的な波形クリ
ップをも防止することができるディジタルオーディオ用
A/Dコンバータにおける波形クリップ防止方法を提供す
ることを目的としている 「問題点を解決するための手段」 この発明は、アナログ入力信号をディジタルデータに
変換するとともに入力レンジが任意に設定可能なディジ
タルオーディオ用A/Dコンバータにおいて、前記A/Dコン
バータの変換動作中に該A/Dコンバータから順次出力さ
れる出力データをサンプルデータとして取り込み、これ
ら取り込んだ所定数のサンプルデータに基づいて、前記
アナログ入力信号の単位時間当たりの変化量を算出し、
前記出力データが所定値を超えた時点で、前記変化量に
基づいて、一定期間内に前記出力データの全ビットが有
効となるか否かを予測し、一定期間内に前記出力データ
の全ビットが有効となると予測した場合には、前記A/D
コンバータの入力レンジを大とするように調整する一
方、一定期間内に前記出力データの全ビットが有効とな
らないと予測した場合には、前記A/Dコンバータの入力
レンジの調整を行なわないことを特徴としている。
大なアナログ入力信号によって生じる波形クリップを防
止することができるのは勿論のこと、瞬間的な波形クリ
ップをも防止することができるディジタルオーディオ用
A/Dコンバータにおける波形クリップ防止方法を提供す
ることを目的としている 「問題点を解決するための手段」 この発明は、アナログ入力信号をディジタルデータに
変換するとともに入力レンジが任意に設定可能なディジ
タルオーディオ用A/Dコンバータにおいて、前記A/Dコン
バータの変換動作中に該A/Dコンバータから順次出力さ
れる出力データをサンプルデータとして取り込み、これ
ら取り込んだ所定数のサンプルデータに基づいて、前記
アナログ入力信号の単位時間当たりの変化量を算出し、
前記出力データが所定値を超えた時点で、前記変化量に
基づいて、一定期間内に前記出力データの全ビットが有
効となるか否かを予測し、一定期間内に前記出力データ
の全ビットが有効となると予測した場合には、前記A/D
コンバータの入力レンジを大とするように調整する一
方、一定期間内に前記出力データの全ビットが有効とな
らないと予測した場合には、前記A/Dコンバータの入力
レンジの調整を行なわないことを特徴としている。
「作用」 上述した方法によれば、ディジタルオーディオ用A/D
コンバータの出力データが一定値を超えた時点で、その
時点から一定期間内に出力データの全ビットが有効とな
るか否か、すなわち波形クリップが生じるか否かが予測
される。出力データの全ビットが有効となると予測され
る場合には、A/Dコンバータの入力レンジが大となるよ
うに調整されるので、波形クリップに対し事前に対処す
ることができる。一方、出力データの全ビットが有効と
ならないと予測された場合には、A/Dコンバータの入力
レンジの調整は行なわれない。
コンバータの出力データが一定値を超えた時点で、その
時点から一定期間内に出力データの全ビットが有効とな
るか否か、すなわち波形クリップが生じるか否かが予測
される。出力データの全ビットが有効となると予測され
る場合には、A/Dコンバータの入力レンジが大となるよ
うに調整されるので、波形クリップに対し事前に対処す
ることができる。一方、出力データの全ビットが有効と
ならないと予測された場合には、A/Dコンバータの入力
レンジの調整は行なわれない。
「実施例」 以下、図面を参照し、この発明の実施例について説明
する。
する。
第１図はこの発明の実施例の構成を示すブロック図で
ある。この図において、入力端子TinにはCDプレーヤー
から音楽ソースが供給される。５は入力端子Tinから直
接供給されるアナログ入力電圧信号Vinを16ビット（DB
15〜DB0）のディジタル出力データに順次変換する逐次
比較型A/Dコンバータであり、アナログ入力電圧VinとD/
Aコンバータ８の出力電圧Vrとを比較するアナログコン
パレータ６と、このアナログコンパレータ６の出力に基
づいて出力データの各ビットDB15〜DB0を順次決定する
逐次比較ロジック７と、この逐次比較ロジック７から出
力される出力データの各ビットDB15〜DB0の重みに対応
した出力電圧Vrを発生するD/Aコンバータ８とから構成
されている。そして、このA/Dコンバータ５は、内部のD
/Aコンバータ８に入力される基準電圧Vrefに応じてアナ
ログ入力電圧レンジが設定されるようになっており、こ
の入力電圧レンジの上限値に対応したアナログ入力電圧
Vinが入力されると、その出力データはフルビットとな
り、各ビットDB15〜DB0は全て“1"となる。
ある。この図において、入力端子TinにはCDプレーヤー
から音楽ソースが供給される。５は入力端子Tinから直
接供給されるアナログ入力電圧信号Vinを16ビット（DB
15〜DB0）のディジタル出力データに順次変換する逐次
比較型A/Dコンバータであり、アナログ入力電圧VinとD/
Aコンバータ８の出力電圧Vrとを比較するアナログコン
パレータ６と、このアナログコンパレータ６の出力に基
づいて出力データの各ビットDB15〜DB0を順次決定する
逐次比較ロジック７と、この逐次比較ロジック７から出
力される出力データの各ビットDB15〜DB0の重みに対応
した出力電圧Vrを発生するD/Aコンバータ８とから構成
されている。そして、このA/Dコンバータ５は、内部のD
/Aコンバータ８に入力される基準電圧Vrefに応じてアナ
ログ入力電圧レンジが設定されるようになっており、こ
の入力電圧レンジの上限値に対応したアナログ入力電圧
Vinが入力されると、その出力データはフルビットとな
り、各ビットDB15〜DB0は全て“1"となる。
上述したA/Dコンバータ５から順次出力される16ビッ
トの出力データは、DSP10を介して、デジタル録音系回
路３へ供給され、データ変調回路13、記録アンプ14およ
び磁気ヘッド15を介して、DAT用の磁気テープに磁気記
録される。
トの出力データは、DSP10を介して、デジタル録音系回
路３へ供給され、データ変調回路13、記録アンプ14およ
び磁気ヘッド15を介して、DAT用の磁気テープに磁気記
録される。
16は基準電圧設定回路であり、DSP10から供給される
８ビットのレンジ設定データDrに基づいて、A/Dコンバ
ータ５へ供給する基準電圧Vrefを256（＝28）段階に切
り換える。また、18は自動設定ボタンであり、DSP10に
対して後述する自動設定処理の開始を指示するためのも
のである。
８ビットのレンジ設定データDrに基づいて、A/Dコンバ
ータ５へ供給する基準電圧Vrefを256（＝28）段階に切
り換える。また、18は自動設定ボタンであり、DSP10に
対して後述する自動設定処理の開始を指示するためのも
のである。
また、上記DS10は、ディジタル信号処理のアルゴリズ
ムを高速に実行する１チップ・マイクロコンピュータで
あり、その内蔵メモリには、A/Dコンバータ５の出力デ
ータに基づいて、次のような自動設定処理と自動調整処
理を実行するためのプログラムが予め記憶されている。
ムを高速に実行する１チップ・マイクロコンピュータで
あり、その内蔵メモリには、A/Dコンバータ５の出力デ
ータに基づいて、次のような自動設定処理と自動調整処
理を実行するためのプログラムが予め記憶されている。
〔自動設定処理〕 自動設定ボタン18が押された時点で、A/Dコンバータ
５の入力電圧レンジを規定値とするために、基準電圧設
定回路16へ所定の基準電圧設定データDrを出力する。こ
の場合、規定値は、音楽ソースとして最もレベルの高い
CDプレーヤーから出力されるアナログ信号の上限値（規
格により、2Vrmsと定められている）に対応した値とす
る。
５の入力電圧レンジを規定値とするために、基準電圧設
定回路16へ所定の基準電圧設定データDrを出力する。こ
の場合、規定値は、音楽ソースとして最もレベルの高い
CDプレーヤーから出力されるアナログ信号の上限値（規
格により、2Vrmsと定められている）に対応した値とす
る。
一定期間内に、A/Dコンバータ５から順次出力される
データをサンプルデータとして所定数取り込み、これら
取り込んだ所定数のサンプルデータの中から最大値を求
める。
データをサンプルデータとして所定数取り込み、これら
取り込んだ所定数のサンプルデータの中から最大値を求
める。
上記で求めた最大値と、上記で設定した入力電圧
レンジの規定値とから、残り何ビットの余裕があるのか
判断し、これにより、新たに設定すべき入力電圧レンジ
を算出する。例えば、サンプルデータの最大値が、13ビ
ットフルであったとしたら、残り３ビットの余裕がある
ことになり、上記の規定値に、３ビット分の値を加算し
た値が新たな入力電圧レンジとなる。
レンジの規定値とから、残り何ビットの余裕があるのか
判断し、これにより、新たに設定すべき入力電圧レンジ
を算出する。例えば、サンプルデータの最大値が、13ビ
ットフルであったとしたら、残り３ビットの余裕がある
ことになり、上記の規定値に、３ビット分の値を加算し
た値が新たな入力電圧レンジとなる。
新たな入力レンジをA/Dコンバータ５に設定するため
に、基準電圧設定回路16へ所要の基準電圧設定データDr
を出力する。
に、基準電圧設定回路16へ所要の基準電圧設定データDr
を出力する。
〔自動調整処理〕 A/Dコンバータ５が変換動作を行っている際に、このA
/Dコンバータ５から順次出力される出力データをサンプ
ルデータとして取り込み、これら取り込んだ所定数のサ
ンプルデータに基づいて、アナログ入力信号Vinの単位
時間当たりの変化量、すなわち傾きを算出する。この傾
きの算出は、常時実行する。
/Dコンバータ５から順次出力される出力データをサンプ
ルデータとして取り込み、これら取り込んだ所定数のサ
ンプルデータに基づいて、アナログ入力信号Vinの単位
時間当たりの変化量、すなわち傾きを算出する。この傾
きの算出は、常時実行する。
出力データが一定値を越えた時点、例えば、出力デー
タの各ビットDB13〜DB0の14ビットが全て“1"となった
時点で、上記で求めた傾きに基づいて、一定期間内
に、例えば、出力データのサンプリング回数が５回以内
に相当する期間内に、出力データの16ビットDB15〜DB0
が全て“1"となるか否かを予測する。
タの各ビットDB13〜DB0の14ビットが全て“1"となった
時点で、上記で求めた傾きに基づいて、一定期間内
に、例えば、出力データのサンプリング回数が５回以内
に相当する期間内に、出力データの16ビットDB15〜DB0
が全て“1"となるか否かを予測する。
一定期間内に、出力データの16ビットDB15〜DB0全て
“1"となり、波形クリップが予測される場合は、A/Dコ
ンバータ５の入力電圧レンジを徐々に大とするために、
基準電圧設定回路16へ所要の基準電圧設定データDrを順
次出力する。ただし、一定期間内に、波形クリップが予
測されない場合は、入力電圧レンジの調整は実行しな
い。
“1"となり、波形クリップが予測される場合は、A/Dコ
ンバータ５の入力電圧レンジを徐々に大とするために、
基準電圧設定回路16へ所要の基準電圧設定データDrを順
次出力する。ただし、一定期間内に、波形クリップが予
測されない場合は、入力電圧レンジの調整は実行しな
い。
次に、上述した一実施例において、CDプレーヤーから
出力される音楽ソースを録音する場合、実際の録音に先
だって、録音すべき音楽ソースの最もレベルが高いと思
われる部分を選択し、その部分のアナログ信号を入力端
子Tinへ入力し、自動設定ボタン18を押す。すると、DSP
10は、上述した自動設定処理の各ステップ〜の手順
で、供給されたアナログ入力電圧Vinに対応した値の入
力電圧レンジをA/Dコンバータ５に設定する。これによ
り、実際の録音に先だって、録音すべきアナログ入力信
号の最もレベルが高いと思われる部分を入力するだけ
で、A/Dコンバータ５の入出力特性が、波形クリップが
生じないように自動的に設定され、この結果、従来、波
形クリップを防ぐために必要であったアナログ入力信号
のレベル調整が一切不要となる。
出力される音楽ソースを録音する場合、実際の録音に先
だって、録音すべき音楽ソースの最もレベルが高いと思
われる部分を選択し、その部分のアナログ信号を入力端
子Tinへ入力し、自動設定ボタン18を押す。すると、DSP
10は、上述した自動設定処理の各ステップ〜の手順
で、供給されたアナログ入力電圧Vinに対応した値の入
力電圧レンジをA/Dコンバータ５に設定する。これによ
り、実際の録音に先だって、録音すべきアナログ入力信
号の最もレベルが高いと思われる部分を入力するだけ
で、A/Dコンバータ５の入出力特性が、波形クリップが
生じないように自動的に設定され、この結果、従来、波
形クリップを防ぐために必要であったアナログ入力信号
のレベル調整が一切不要となる。
次に、CDプレーヤーから、実際に録音すべき音楽ソー
スのアナログ信号を入力端子Tinへ入力する。すると、D
SP10は、上述した自動調整処理の各ステップ〜の手
順で、波形クリップの生じる恐れがあるか否かを予測し
つつ、適宜A/Dコンバータ５の入力電圧レンジを調整す
る。すなわち、A/Dコンバータ５の出力データが一定値
（14ビットフル）を越えた時点で、その時点から一定期
間（サンプリング回数５回以内）経過した後に、波形ク
リップが生じるか否かを予測し、波形クリップが予測さ
れると判断した場合は、A/Dコンバータ５の入力電圧レ
ンジを徐々に大とするために、基準電圧設定回路16へ所
要の基準電圧設定データDrを順次出力する。これによ
り、波形クリップに対して事前に対処することができ、
第２図に示す従来の構成において防ぎ得なかった、瞬間
的な波形クリップも防止することができる。
スのアナログ信号を入力端子Tinへ入力する。すると、D
SP10は、上述した自動調整処理の各ステップ〜の手
順で、波形クリップの生じる恐れがあるか否かを予測し
つつ、適宜A/Dコンバータ５の入力電圧レンジを調整す
る。すなわち、A/Dコンバータ５の出力データが一定値
（14ビットフル）を越えた時点で、その時点から一定期
間（サンプリング回数５回以内）経過した後に、波形ク
リップが生じるか否かを予測し、波形クリップが予測さ
れると判断した場合は、A/Dコンバータ５の入力電圧レ
ンジを徐々に大とするために、基準電圧設定回路16へ所
要の基準電圧設定データDrを順次出力する。これによ
り、波形クリップに対して事前に対処することができ、
第２図に示す従来の構成において防ぎ得なかった、瞬間
的な波形クリップも防止することができる。
「発明の効果」 以上説明したように、この発明によれば、ディジタル
オーディオ用A/Dコンバータの出力データが一定値を超
えた時点で、その時点から一定期間内に出力データの全
ビットが有効となるか否か、すなわち波形クリップが生
じるか否かが予測される。出力データの全ビットが有効
となると予測される場合には、A/Dコンバータの入力レ
ンジが大となるように調整されるので、波形クリップに
対し事前に対処することができる。一方、出力データの
全ビットが有効とならないと予測された場合には、A/D
コンバータの入力レンジの調整は行なわれない。
オーディオ用A/Dコンバータの出力データが一定値を超
えた時点で、その時点から一定期間内に出力データの全
ビットが有効となるか否か、すなわち波形クリップが生
じるか否かが予測される。出力データの全ビットが有効
となると予測される場合には、A/Dコンバータの入力レ
ンジが大となるように調整されるので、波形クリップに
対し事前に対処することができる。一方、出力データの
全ビットが有効とならないと予測された場合には、A/D
コンバータの入力レンジの調整は行なわれない。
したがって、従来では防ぎ得なかった、瞬間的な波形
クリップを防止することができる一方、波形クリップが
生じるおそれのない場合には、入力レンジの調整は行な
われないから、装置の有するダイナミックレンジを有効
に生かすことができるという効果が得られる。
クリップを防止することができる一方、波形クリップが
生じるおそれのない場合には、入力レンジの調整は行な
われないから、装置の有するダイナミックレンジを有効
に生かすことができるという効果が得られる。
【図面の簡単な説明】 第１図はこの発明の一実施例の構成を示すブロック図、
第２図は従来のDATのアナログ入力系回路の構成を示す
ブロック図である。 ５……逐次比較型A/Dコンバータ、 10……DSP、16……基準電圧設定回路。
第２図は従来のDATのアナログ入力系回路の構成を示す
ブロック図である。 ５……逐次比較型A/Dコンバータ、 10……DSP、16……基準電圧設定回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−47327（ＪＰ，Ａ) 特開 昭57−67322（ＪＰ，Ａ) 特開 昭56−94515（ＪＰ，Ａ) 特開 昭57−190416（ＪＰ，Ａ) 実開 昭59−187221（ＪＰ，Ｕ) 実開 昭57−46330（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】（Ａ）アナログ入力信号をディジタルデー
タに変換するとともに入力レンジが任意に設定可能なデ
ィジタルオーディオ用A/Dコンバータにおいて、 （Ｂ）前記A/Dコンバータの変換動作中に該A/Dコンバー
タから順次出力される出力データをサンプルデータとし
て取り込み、 （Ｃ）これら取り込んだ所定数のサンプルデータに基づ
いて、前記アナログ入力信号の単位時間当たりの変化量
を算出し、 （Ｄ）前記出力データが所定値を超えた時点で、前記変
化量に基づいて、一定期間内に前記出力データの全ビッ
トが有効となるか否かを予測し、 （E1）一定期間内に前記出力データの全ビットが有効と
なると予測した場合には、 前記A/Dコンバータの入力レンジを大とするように調整
する一方、 （E2）一定期間内に前記出力データの全ビットが有効と
ならないと予測した場合には、前記A/Dコンバータの入
力レンジの調整を行なわない ことを特徴とするディジタルオーディオ用A/Dコンバー
タにおける波形クリップ防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332430A JP2566262B2 (ja) | 1987-12-28 | 1987-12-28 | ディジタルオ−ディオ用ａ／ｄコンバ−タにおける波形クリップ防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332430A JP2566262B2 (ja) | 1987-12-28 | 1987-12-28 | ディジタルオ−ディオ用ａ／ｄコンバ−タにおける波形クリップ防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01174123A JPH01174123A (ja) | 1989-07-10 |
| JP2566262B2 true JP2566262B2 (ja) | 1996-12-25 |
Family
ID=18254883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332430A Expired - Fee Related JP2566262B2 (ja) | 1987-12-28 | 1987-12-28 | ディジタルオ−ディオ用ａ／ｄコンバ−タにおける波形クリップ防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2566262B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015198599A1 (ja) | 2014-06-26 | 2015-12-30 | 日本電気株式会社 | 計測装置、計測システム、計測方法及びコンピュータ読み取り可能記録媒体 |
| JP6432308B2 (ja) * | 2014-11-25 | 2018-12-05 | 日本電気株式会社 | 計測装置及び計測レンジ切換方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2472304A1 (fr) * | 1979-12-19 | 1981-06-26 | Cii Honeywell Bull | Procede pour commander le gain des circuits amplifiant les signaux delivres par une tete de lecture associee a un support d'informations et dispositif pour le mettre en oeuvre |
| JPS5767322A (en) * | 1980-10-15 | 1982-04-23 | Fujitsu Ltd | Analogue-digital converting circuit provided with agc function |
| JPS5847327A (ja) * | 1981-09-16 | 1983-03-19 | Nippon Telegr & Teleph Corp <Ntt> | アナログ−デイジタル変換器 |
| JPS59187221U (ja) * | 1982-10-26 | 1984-12-12 | ヤマハ株式会社 | デイスク再生装置における自動利得制御回路 |
-
1987
- 1987-12-28 JP JP62332430A patent/JP2566262B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01174123A (ja) | 1989-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691394B2 (ja) | 出力レベル制御装置 | |
| JPH0685607A (ja) | 高域成分復元装置 | |
| US4125865A (en) | Recording system | |
| JP2007181136A (ja) | Ａｇｃ回路、ａｇｃ方法、プログラム及び記録媒体 | |
| US4276604A (en) | Automatic attenuation circuit | |
| JP2566262B2 (ja) | ディジタルオ−ディオ用ａ／ｄコンバ−タにおける波形クリップ防止方法 | |
| JPH01174122A (ja) | Ａ／ｄコンバータにおける入出力特性自動設定方法 | |
| JPH04150617A (ja) | Ｄ／ａ変換装置 | |
| JPS6058527B2 (ja) | 磁気録音再生装置 | |
| JPH09148862A (ja) | オートゲインコントロール装置およびレベル表示装置 | |
| JP3287199B2 (ja) | トーンコントロール装置 | |
| JP2931019B2 (ja) | デジタルテープレコーダの曲間検出方式 | |
| JP2874607B2 (ja) | 音声時間軸変換装置 | |
| US5659317A (en) | Apparatus for reproducing digital audio waveform data | |
| JP3541263B2 (ja) | ゲイン設定方法 | |
| KR0163282B1 (ko) | 영상/음성기기의 배속재생시 정상음성출력장치의 제어방법 | |
| JP2962132B2 (ja) | ディスク再生装置 | |
| JP2755882B2 (ja) | オートトラッキング装置 | |
| JPS6231856B2 (ja) | ||
| JPS5972222A (ja) | Ａ／ｄ変換装置 | |
| JPH0993063A (ja) | オートゲインコントロール回路 | |
| JPH0321984B2 (ja) | ||
| JPH01251361A (ja) | 電子機器 | |
| JPS6280850A (ja) | 自動頭出し信号記録装置 | |
| JP2737306B2 (ja) | 光学式ディスク再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |