JP3541263B2 - ゲイン設定方法 - Google Patents

ゲイン設定方法 Download PDF

Info

Publication number
JP3541263B2
JP3541263B2 JP29122695A JP29122695A JP3541263B2 JP 3541263 B2 JP3541263 B2 JP 3541263B2 JP 29122695 A JP29122695 A JP 29122695A JP 29122695 A JP29122695 A JP 29122695A JP 3541263 B2 JP3541263 B2 JP 3541263B2
Authority
JP
Japan
Prior art keywords
gain
value
missing portion
differential value
signal waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29122695A
Other languages
English (en)
Other versions
JPH09135134A (ja
Inventor
康裕 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP29122695A priority Critical patent/JP3541263B2/ja
Publication of JPH09135134A publication Critical patent/JPH09135134A/ja
Application granted granted Critical
Publication of JP3541263B2 publication Critical patent/JP3541263B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はアナログ/ディジタル変換器を経由した信号の信号波形に基づいて、アナログ/ディジタル変換器に入力される信号を適正なレベルに制御するゲイン設定方法に関する。
【0002】
【従来の技術】
従来、アナログ/ディジタル変換器の許容入力範囲内に入力信号のレベルを抑制する方法として、量子化された出力波形データがオーバーフローまたはアンダーフローしている場合には、前段のゲインを最小ゲインあるいは予め定めたゲインに設定して、再度変換器を経由した波形データを収集する方法が採られている。ゲインを下げた後に収集した出力波形データから入力信号が許容入力範囲内にあることが判明すると、出力波形データの最小値と最大値を検索することにより最適なゲインが求められ、その値にゲインが設定される。
【0003】
【発明が解決しようとする課題】
しかし従来の方法では、入力信号が許容入力範囲を越えている場合には予め定められたルールに従って一律にゲインを下げるようにしているため、一度のゲイン補正で最適なゲインが得られる確率は極めて低い。したがって、入力信号が許容入力範囲内に収束するまで、波形データの取込みおよびゲイン補正を何度も繰り返す必要がある。
【0004】
本発明の目的は、波形データの取込みおよびゲインの補正を何度も繰り返すことなく、少ない回数で最適なゲインに設定することができるゲイン設定方法を提供することにある。
【0005】
【課題を解決するための手段】
一実施の形態を示す図1〜3に対応づけて説明すると、請求項1に記載の発明は、アナログ/ディジタル変換器3を経由した信号の信号波形に基づいてアナログ/ディジタル変換器3に入力される信号のレベルを制御するゲイン設定方法に適用される。そして、アナログ/ディジタル変換器3のオーバーフローまたはアンダーフローレベルを越えた場合に生ずる信号波形の欠落部分前後の微分値を算出し、算出した微分値に基づいて欠落部分内に微分値の極大値または極小値が存在するか否かを判定し、 (1) 存在しないと判定した場合には欠落部分前後の信号波形の微分値に基づいて欠落部分の信号波形7を予測し、予測した信号波形7の最大値または最小値に基づいて変換器3よりも前段に設けた増幅器2のゲインを調整し、 (2) 存在すると判定した場合には微分値に基づく欠落部分の信号波形7の予測を行なわずに増幅器2のゲインを予め定めた規定値に設定することを特徴とする。
請求項2に記載の発明は、請求項1に記載のゲイン設定方法において、欠落部分の信号波形7の微分値は欠落部分直前の微分値と欠落部分直後の微分値とを結んだ直線6上にあるものとして、欠落部分の信号波形7を予測するようにしたものである。
【0006】
請求項1に記載の発明では、アナログ/ディジタル変換器3のオーバーフローまたはアンダーフローレベルを越えた場合に生ずる信号波形の欠落部分前後の微分値を算出し、欠落部分内に微分値の極大値または極小値が存在しないと判定される場合には微分値に基づいて予測される欠落部分の信号波形7に基づいて増幅器2のゲインを調整し、欠落部分内に微分値の極大値または極小値が存在すると判定される場合には増幅器2のゲインを予め定めた規定値に設定する。
請求項2に記載の発明では、欠落部分の信号波形7の微分値は欠落部分直前の微分値と欠落部分直後の微分値とを結んだ直線6上にあるものとして、欠落部分の信号波形7を予測する。
【0007】
なお、本発明の構成を説明する上記課題を解決するための手段と作用の項では、本発明を分かり易くするために実施例の図を用いたが、これにより本発明が実施例に限定されるものではない。
【0008】
【発明の実施の形態】
以下、図1〜図3を用いて本発明によるゲイン設定方法が適用されるゲイン設定装置の一実施の形態について説明する。本装置は波形信号を検出するディテクタ1と、ディテクタ1からの信号を受けるAGC回路2と、AGC回路2のアナログ出力信号をデジタル信号に変換するA/D変換回路3と、A/D変換回路3の出力信号を取込む波形メモリ4と、波形メモリ4からの信号を受けてAGC回路2の増幅率を調整するマイクロプロセッサ5とを備える。ディテクタ1からの信号は、増幅率が可変のAGC回路2を経てA/D変換回路3に入力される。A/D変換回路により量子化されたデジタル信号の波形データは波形メモリ4に記憶され、このデータはマイクロプロセッサ5に読み込まれる。本実施の形態のゲイン設定方法では、このように読み込まれた波形データに基づいてゲインの補正がなされるが、読み込まれた波形データの状態によりゲインの補正方法が異なるため、次に場合(ケース1〜4)を分けて説明する。
【0009】
<ケース1>
マイクロプロセッサ5に読み込まれた波形データに欠落がないとき、すなわちA/D変換回路3の許容入力範囲を越える入力信号が入力されていないときには、マイクロプロセッサ5は波形データを検索してデータの最大値および最小値を求めた後、データの最大値および最小値からA/D変換回路3の許容入力を越えないような最適ゲインを算出してAGC回路2に指示を与え、AGC回路2のゲインを最適ゲインに設定する。
【0010】
<ケース2>
マイクロプロセッサ5に読み込まれた波形データに欠落があるとき、すなわちA/D変換回路2の許容入力範囲を越える入力信号が入力されているときには、マイクロプロセッサ5は波形の微分値を算出する。図2に量子化された波形データの例を、図3にその波形データの微分値を示す。図2において、量子化可能範囲はY_min〜Y_maxであり、波形データはXm〜Xnの範囲で欠落している。
【0011】
次にマイクロプロセッサ5は、波形データの欠落部分内に微分値の極大値または極小値が存在するか否かの判定を行なう。図2および図3は波形データの欠落部分内に微分値の極大値および極小値が存在しないと判定された場合を示している。すなわち図3に示すように、X=XmおよびX=Xnにおける微分値は一方が負の値をとり他方が正の値をとるので、Xm〜Xnの範囲内には波形微分値の極大値および極小値は存在しないものと判定される。この場合、図3の破線6で示すように波形データの微分波形の欠落部分が直線で近似される。すなわち仮想される微分値δiは、
【数1】
δi=(δn−δm)/(Xn−Xm)・Xi+K
但し、K=δm−(δn−δm)/(Xn−Xm)・Xm
である。欠落部分の仮想される波形データ値Yiは、微小間隔ごとに直線で近似される。すなわちYiは、
【数2】
Yi=δi-1・(Xi−Xi-1)+Yi-1
で与えられ、仮想されるYiは図2の破線7で示される。
【0012】
以上の手順で欠落部分のYiが算出され、同時に欠落部分内のYiの最大値および最小値が算出される。マイクロプロセッサ5は波形データYiの最大値および最小値からA/D変換回路3の許容入力を越えないようなゲイン、すなわち最適と予測されるゲインを算出してAGC回路2に指示を与え、AGC回路2のゲインは最適と予測されるゲインに補正される。
【0013】
<ケース3>
波形データに欠落部分が存在する場合であって、波形の微分値を算出した結果から欠落部分に微分値の極大値または極小値があると判定したときは、欠落部分について仮想波形データを求めることなく、ゲインを予め定めた最低ゲインに切換えた後、再び波形を取込み、波形データの最大値および最小値を算出する。算出した最大値および最小値から最適ゲインを求め、AGC回路2に指示を与える。
【0014】
以上述べたように、本発明によるゲイン設定方法の一実施の形態では、取込まれた波形の状態に応じて適切なゲインの補正手順を選択するようにしている。上述のケース2では、波形データの微分値を用いて欠落した波形を適切に修復して波形データの最大値および最小値を算出し、この値に基づいてゲインを補正するため、一度の補正で最適なゲインが得られる確率が高く、何度もゲイン補正を繰り返さずに最適なゲインに収束する。これに対し、従来の方法では波形の状態を調べずに一律にゲインを低下させるため、一度の補正で最適なゲインが得られる可能性は極めて低く、最適ゲインへの収束に時間がかかる。
【0015】
【発明の効果】
以上説明したように、本発明によれば、アナログ/ディジタル変換器の出力波形の欠落部分前後の微分値を算出し、欠落部分内に微分値の極大値または極小値が存在しない場合には微分値に基づいて予測される欠落部分の信号波形の最大値または最小値に基づいて増幅器のゲインを調整し、欠落部分内に微分値の極大値または極小値が存在する場合には増幅器のゲインを予め定めた規定値に設定するので、ゲインの補正を何度も繰り返すことなく速やかに最適ゲインを設定できる。
【図面の簡単な説明】
【図1】本発明によるゲイン設定方法を適用したゲイン設定装置の一実施の形態を示す図。
【図2】図1に示す装置により仮想された信号波形を示す図。
【図3】図1に示す装置により近似された信号波形の微分波形を示す図。
【符号の説明】
2 AGC回路
3 A/D変換器
6 破線
7 破線

Claims (2)

  1. アナログ/ディジタル変換器を経由した信号の信号波形に基づいて前記アナログ/ディジタル変換器に入力される信号のレベルを制御するゲイン設定方法において、
    前記アナログ/ディジタル変換器のオーバーフローまたはアンダーフローレベルを越えた場合に生ずる前記信号波形の欠落部分前後の微分値を算出し、
    算出した前記微分値に基づいて前記欠落部分内に前記微分値の極大値または極小値が存在するか否かを判定し、
    (1) 前記存在しないと判定した場合には前記欠落部分前後の信号波形の微分値に基づいて前記欠落部分の信号波形を予測し、予測した前記信号波形の最大値または最小値に基づいて前記変換器よりも前段に設けた増幅器のゲインを調整し、 (2) 前記存在すると判定した場合には前記微分値に基づく前記欠落部分の信号波形の予測を行なわずに前記増幅器のゲインを予め定めた規定値に設定することを特徴とするゲイン設定方法。
  2. 前記欠落部分の信号波形の微分値は前記欠落部分直前の微分値と前記欠落部分直後の微分値とを結んだ直線上にあるものとして、前記欠落部分の信号波形を予測することを特徴とする請求項1に記載のゲイン設定方法。
JP29122695A 1995-11-09 1995-11-09 ゲイン設定方法 Expired - Fee Related JP3541263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29122695A JP3541263B2 (ja) 1995-11-09 1995-11-09 ゲイン設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29122695A JP3541263B2 (ja) 1995-11-09 1995-11-09 ゲイン設定方法

Publications (2)

Publication Number Publication Date
JPH09135134A JPH09135134A (ja) 1997-05-20
JP3541263B2 true JP3541263B2 (ja) 2004-07-07

Family

ID=17766112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29122695A Expired - Fee Related JP3541263B2 (ja) 1995-11-09 1995-11-09 ゲイン設定方法

Country Status (1)

Country Link
JP (1) JP3541263B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227735A (ja) * 2007-03-09 2008-09-25 Toshiba Corp アナログ−デジタル変換装置、無線通信端末およびプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292655B2 (ja) * 1999-11-09 2009-07-08 株式会社デンソー サンプリング装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188728A (ja) * 1983-04-09 1984-10-26 Sony Corp デジタル信号処理回路
JPS60169227A (ja) * 1984-02-10 1985-09-02 Fuji Facom Corp 自動レンジ切換アナログ−デジタル変換器
JPS6465927A (en) * 1987-09-04 1989-03-13 Fujitsu Ltd Automatic gain switching system for a/d converter
JPH05235764A (ja) * 1992-01-20 1993-09-10 Nec Corp アナログ/ディジタル変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227735A (ja) * 2007-03-09 2008-09-25 Toshiba Corp アナログ−デジタル変換装置、無線通信端末およびプログラム

Also Published As

Publication number Publication date
JPH09135134A (ja) 1997-05-20

Similar Documents

Publication Publication Date Title
US7218258B2 (en) Method and system for mixed analog-digital automatic gain control
JP2005348440A (ja) 自動利得制御方法及び装置
US20110113081A1 (en) Signal processing circuit
JP2007181136A (ja) Agc回路、agc方法、プログラム及び記録媒体
JP3194135B2 (ja) デジタルオーディオプロセッサ
JP3541263B2 (ja) ゲイン設定方法
JPH05160653A (ja) 自動利得制御装置
US9634683B1 (en) Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically
JP2009171057A (ja) 増幅回路
JP4385931B2 (ja) 直流電流検出装置
JPH05343994A (ja) アナログ信号レベル変換回路
JP2002299975A (ja) デジタルagc装置
JPH06101666B2 (ja) 適応型雑音除去装置
JPS6211170A (ja) 自動利得制御回路
JP2017175215A (ja) Ad変換器
JP3209397B2 (ja) フロ−ティングa/d変換装置
JP3268616B2 (ja) ダイナミックレンジ伸張装置
KR970002195B1 (ko) 디지탈기기의 음소거장치 및 음소거 제어방법
JPH07176966A (ja) 信号処理装置
JP3679310B2 (ja) 圧縮回路
JPH08278797A (ja) 音声処理装置
JP2611610B2 (ja) エンベロープ発生装置
CN115202193A (zh) 一种数字积分器限幅重置实现方法及装置
JP4783319B2 (ja) ダイナミックレンジスケール回路
JP4447112B2 (ja) Agc制御回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees