JP2566217B2 - 電子シヤッタ−装置 - Google Patents
電子シヤッタ−装置Info
- Publication number
- JP2566217B2 JP2566217B2 JP59194429A JP19442984A JP2566217B2 JP 2566217 B2 JP2566217 B2 JP 2566217B2 JP 59194429 A JP59194429 A JP 59194429A JP 19442984 A JP19442984 A JP 19442984A JP 2566217 B2 JP2566217 B2 JP 2566217B2
- Authority
- JP
- Japan
- Prior art keywords
- odd
- line
- charges
- shift register
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009825 accumulation Methods 0.000 claims description 32
- 238000003860 storage Methods 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 1
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は撮像素子自体にシャッター機能を持たせた所
謂電子シャッター装置に関する。
謂電子シャッター装置に関する。
一般に固体撮像素子は、小型,軽量,長寿命,低消費
電力等の特徴を有している。このためイメージセンサと
して従来の撮像管に代って広く利用されるに至ってい
る。特にCCDを用いた固体撮像素子、なかでもフレーム
インターライン転送方式のCCD撮像素子(FIL−CCD撮像
素子)は解像度特性,耐ブルーミング・スミア特性等の
特性上において非常にすぐれており、最も多く使用され
ている。
電力等の特徴を有している。このためイメージセンサと
して従来の撮像管に代って広く利用されるに至ってい
る。特にCCDを用いた固体撮像素子、なかでもフレーム
インターライン転送方式のCCD撮像素子(FIL−CCD撮像
素子)は解像度特性,耐ブルーミング・スミア特性等の
特性上において非常にすぐれており、最も多く使用され
ている。
第8図は上記FIL−CCD撮像素子の代表例を示すブロッ
ク図である。第8図において1は基板上にマトリクス状
に配設されたpnダイオードあるいはMOSダイオードなど
からなるフォトセンサである。これらのフォトセンサ1
は光学系(不図示)を通して光像を照射されると、その
光像の入射光量に比例した光電荷を生成蓄積するものと
なっている。なお1Aは奇数フィールドに対応する奇数ラ
イン上のフォトセンサを示しており、1Bは偶数フィール
ドに対応する偶数ライン上のフォトセンサを示してい
る。2は垂直方向に配列された各列毎のフォトセンサ1
にそれぞれ対応して設けられた垂直シフトレジスタであ
り、3は上記各垂直シフトレジスタの最終シフト端にそ
れぞれ接続された蓄積レジスタであり、4は上記蓄積レ
ジスタ3の最終シフト端に接続された水平シフトレジス
タである。また5は上記水平シフトレジスタ3の最終シ
フト端に接続された出力部である。かくしてフォトセン
サ1に蓄積された光電荷は、上記垂直シフトレジスタ2,
蓄積レジスタ3,水平シフトレジスタ4を経て出力部4へ
転送され、この出力部4から水平ライン信号として周期
的に読出される。
ク図である。第8図において1は基板上にマトリクス状
に配設されたpnダイオードあるいはMOSダイオードなど
からなるフォトセンサである。これらのフォトセンサ1
は光学系(不図示)を通して光像を照射されると、その
光像の入射光量に比例した光電荷を生成蓄積するものと
なっている。なお1Aは奇数フィールドに対応する奇数ラ
イン上のフォトセンサを示しており、1Bは偶数フィール
ドに対応する偶数ライン上のフォトセンサを示してい
る。2は垂直方向に配列された各列毎のフォトセンサ1
にそれぞれ対応して設けられた垂直シフトレジスタであ
り、3は上記各垂直シフトレジスタの最終シフト端にそ
れぞれ接続された蓄積レジスタであり、4は上記蓄積レ
ジスタ3の最終シフト端に接続された水平シフトレジス
タである。また5は上記水平シフトレジスタ3の最終シ
フト端に接続された出力部である。かくしてフォトセン
サ1に蓄積された光電荷は、上記垂直シフトレジスタ2,
蓄積レジスタ3,水平シフトレジスタ4を経て出力部4へ
転送され、この出力部4から水平ライン信号として周期
的に読出される。
第9図は上記フォトセンサ1への光電荷蓄積のもよう
と、読出しのタイミングを示す図である。この図に示す
ように、奇数フィールドに対応する奇数ライン上のフォ
トセンサ1Aと偶数フィールドに対応する偶数ライン上の
フォトセンサ1Bとには、タイミング信号Sの1周期分
(1フィールド分)だけずれたタイミングで光電荷の蓄
積が交互に1フレーム期間づつ行なわれ、かつ読出しが
行なわれる。
と、読出しのタイミングを示す図である。この図に示す
ように、奇数フィールドに対応する奇数ライン上のフォ
トセンサ1Aと偶数フィールドに対応する偶数ライン上の
フォトセンサ1Bとには、タイミング信号Sの1周期分
(1フィールド分)だけずれたタイミングで光電荷の蓄
積が交互に1フレーム期間づつ行なわれ、かつ読出しが
行なわれる。
先ず、時点t1から光電荷の蓄積を開始した奇数ライン
上のフォトセンサ1Aの蓄積電荷は、時点t3において垂直
シフトレジスタ2に転送され、その直後において蓄積レ
ジスタ3へ高速転送される。その後、一水平ライン分づ
つ水平シフトレジスタ4へ転送され、さらに水平シフト
レジスタ4により出力部5へ転送され、出力部5から奇
数ライン信号として出力される。この動作が1フィール
ド分の水平ライン数だけ繰返されることにより、時点t3
〜t4の期間において奇数フィールド分の水平ライン信号
V1Aの読出しが行なわれる。
上のフォトセンサ1Aの蓄積電荷は、時点t3において垂直
シフトレジスタ2に転送され、その直後において蓄積レ
ジスタ3へ高速転送される。その後、一水平ライン分づ
つ水平シフトレジスタ4へ転送され、さらに水平シフト
レジスタ4により出力部5へ転送され、出力部5から奇
数ライン信号として出力される。この動作が1フィール
ド分の水平ライン数だけ繰返されることにより、時点t3
〜t4の期間において奇数フィールド分の水平ライン信号
V1Aの読出しが行なわれる。
次に、時点t2から光電荷の蓄積を開始した偶数ライン
上のフォトセンサ1Bの蓄積電荷は、時点t4において垂直
シフトレジスタ2へ転送され、その直後蓄積レジスタ3
に高速転送される。その後、奇数フィールドの場合と同
様に一水平ラインづつ水平シフトレジスタ4へ転送さ
れ、さらに水平シフトレジスタ4から出力部5へ転送さ
れ、出力部5から偶数ライン信号として出力される。こ
の動作が1フィールド分繰返されることにより、時点t4
〜t5の期間において偶数フォールドの水平ライン信号V1
Bの読出しが行なわれる。
上のフォトセンサ1Bの蓄積電荷は、時点t4において垂直
シフトレジスタ2へ転送され、その直後蓄積レジスタ3
に高速転送される。その後、奇数フィールドの場合と同
様に一水平ラインづつ水平シフトレジスタ4へ転送さ
れ、さらに水平シフトレジスタ4から出力部5へ転送さ
れ、出力部5から偶数ライン信号として出力される。こ
の動作が1フィールド分繰返されることにより、時点t4
〜t5の期間において偶数フォールドの水平ライン信号V1
Bの読出しが行なわれる。
かくして読出された奇数フィールドの水平ライン信号
V1Aと偶数フィールドの水平ライン信号V1Bとで、1フレ
ームの水平ライン信号が形成される。
V1Aと偶数フィールドの水平ライン信号V1Bとで、1フレ
ームの水平ライン信号が形成される。
上記の如く、FIL−CCD撮像素子においては奇数ライン
上のフォトセンサ1Aにおいても偶数ライン上のフォトセ
ンサ1Bにおいても、光電荷蓄積時間は1フレーム周期と
なっている。つまり1/30秒の露光時間による撮像が行な
われているわけである。このため、被写体が動いている
と、画像にぶれが生じる。動画撮像の場合には上記ぶれ
はそれほど支障をきたさないが、静止画撮像の場合には
大きな問題となる。かかる問題を解決するには、光電荷
の蓄積時間を短縮し、いわゆるシャッター効果をもたせ
るようにすればよい。光電荷の蓄積時間を短縮する手段
として、オーバーフロードレインによる電荷排出を行な
い、素子自体にシャッタ機能をもたせる手段がある。す
なわち、第8図に示す如く、フォトセンサ1に隣接して
設けられたオーバーフロードレイン6に所定期間電圧を
印加し、上記期間中はフォトセンサ1の電荷を上記オー
バーフロードレイン6によって外部へ排出する。こうす
ることにより、上記期間中は光電荷の蓄積を行なわせな
いようにする。この場合、たとえば第9図に示す如く、
奇数ライン上のフォトセンサ1Aに対しては、時点t11ま
での期間はオーバーフロードレイン6により電荷排出を
行ない、時点t11からt3までの期間だけ斜線で示す如く
光電荷の蓄積を行なうようにする。また偶数ライン上の
フォトセンサ1Bに対しては、時点t12までの期間はオー
バーフロードレイン6による電荷排出を行ない、時点t1
2からt4までの期間だけ斜線で示す如く光電荷の蓄積を
行なうようにする。このようにすることにより、光電荷
の蓄積時間が短縮されるので、撮像素子自体にシャッタ
ー機能をもたせることができる。しかしながら上記手段
には次のような欠点があった。
上のフォトセンサ1Aにおいても偶数ライン上のフォトセ
ンサ1Bにおいても、光電荷蓄積時間は1フレーム周期と
なっている。つまり1/30秒の露光時間による撮像が行な
われているわけである。このため、被写体が動いている
と、画像にぶれが生じる。動画撮像の場合には上記ぶれ
はそれほど支障をきたさないが、静止画撮像の場合には
大きな問題となる。かかる問題を解決するには、光電荷
の蓄積時間を短縮し、いわゆるシャッター効果をもたせ
るようにすればよい。光電荷の蓄積時間を短縮する手段
として、オーバーフロードレインによる電荷排出を行な
い、素子自体にシャッタ機能をもたせる手段がある。す
なわち、第8図に示す如く、フォトセンサ1に隣接して
設けられたオーバーフロードレイン6に所定期間電圧を
印加し、上記期間中はフォトセンサ1の電荷を上記オー
バーフロードレイン6によって外部へ排出する。こうす
ることにより、上記期間中は光電荷の蓄積を行なわせな
いようにする。この場合、たとえば第9図に示す如く、
奇数ライン上のフォトセンサ1Aに対しては、時点t11ま
での期間はオーバーフロードレイン6により電荷排出を
行ない、時点t11からt3までの期間だけ斜線で示す如く
光電荷の蓄積を行なうようにする。また偶数ライン上の
フォトセンサ1Bに対しては、時点t12までの期間はオー
バーフロードレイン6による電荷排出を行ない、時点t1
2からt4までの期間だけ斜線で示す如く光電荷の蓄積を
行なうようにする。このようにすることにより、光電荷
の蓄積時間が短縮されるので、撮像素子自体にシャッタ
ー機能をもたせることができる。しかしながら上記手段
には次のような欠点があった。
すなわち、前記の如く光電荷の蓄積時間を短縮しシャ
ッター効果を発揮させるようにすると、奇数フィールド
における露光のタイミングと、偶数フィールドにおける
露光のタイミングが完全に1フィールド分ずれたものと
なる。その結果、各フォトセンサにそれぞれ蓄積された
奇数フィールドの電荷と偶数フィールドの電荷とを前述
したようにインターレース読出し方式で順次読出して1
フレームの画像を形成すると、被写体が動きのある被写
体である場合には、二つの異なった場面の画像が合成さ
れたものとなる。つまり映出される画像の一水平ライン
ごとの表示内容は交互にそれぞれ異なった場面の被写体
画像を示すものとなるので、極端な場合には二重画像と
なってしまう。かくしてシャッター効果が有効に発揮さ
れず、良好な画質の静止画像を得ることができない欠点
があった。
ッター効果を発揮させるようにすると、奇数フィールド
における露光のタイミングと、偶数フィールドにおける
露光のタイミングが完全に1フィールド分ずれたものと
なる。その結果、各フォトセンサにそれぞれ蓄積された
奇数フィールドの電荷と偶数フィールドの電荷とを前述
したようにインターレース読出し方式で順次読出して1
フレームの画像を形成すると、被写体が動きのある被写
体である場合には、二つの異なった場面の画像が合成さ
れたものとなる。つまり映出される画像の一水平ライン
ごとの表示内容は交互にそれぞれ異なった場面の被写体
画像を示すものとなるので、極端な場合には二重画像と
なってしまう。かくしてシャッター効果が有効に発揮さ
れず、良好な画質の静止画像を得ることができない欠点
があった。
本発明の目的は、被写体がたとえ動きのある被写体で
あっても、素子自体のシャッター効果により、ぶれが解
像度も高い良好な画質の静止画像を容易かつ安定に得る
ことのできる電子シャッター装置を提供することにあ
る。
あっても、素子自体のシャッター効果により、ぶれが解
像度も高い良好な画質の静止画像を容易かつ安定に得る
ことのできる電子シャッター装置を提供することにあ
る。
本発明は上記目的を達成するために次の如く構成した
ことを特徴としている。すなわち、本発明の電子シャッ
ター装置は、 奇数フィールドに対応する奇数ラインおよび偶数フィ
ールドに対応する偶数ラインが交互に形成されるように
水平方向に複数の行をなしかつ垂直方向に複数の列をな
す如く光電荷生成蓄積可能な複数のフォトセンサをマト
リクス状に配設した光電変換部と、 前記フォトセンサに生成蓄積された不要電荷を排出す
るようになされたオーバーフロードレインと、 前記奇数ライン上のフォトセンサに生成蓄積された奇
数ライン電荷および前記偶数ライン上のフォトセンサに
生成蓄積された偶数ライン電荷を各列毎に同時に一括し
て受入れ可能な如く各列の各フォトセンサにそれぞれ二
以上のセルを対応させて配設された垂直シストレジスタ
と、 これら各垂直シフトレジスタによってそれぞれ高速転
送される各列毎の前記奇数ライン電荷と偶数ライン電荷
とをそれぞれ別個に蓄積保持する如く設けられた蓄積レ
ジスタと、 これらの蓄積レジスタに蓄積保持されている前記奇数
ライン電荷および偶数ライン電荷を奇数フィールドの水
平ライン信号および偶数フィールドの水平ライン信号と
して取り出す水平シフトレジスタと、 前記オーバーフロードレインによる当該継続された不
要電荷排出動作を停止する第1の時点で光電荷の蓄積を
一斉に開始せしめ、この蓄積された光電荷の前記垂直シ
フトレジスタへの同時一括転送を開始せしめる第2の時
点までが実効的な露光期間となるようなシャッターを構
成し、前記第2の時点以降に垂直シフトレジスタに転送
された光電荷を奇数ライン電荷と偶数ライン電荷とでそ
れぞれ別個に設けられた前記蓄積レジスタに転送し、前
記水平シフトレジスタを通してこの転送後の第3の時点
から前記奇数ライン電荷を奇数フィールドの各水平ライ
ン信号として順次読み出した後、第4の時点において前
記偶数ライン電荷を偶数フィールドの各水平ライン信号
として順次読み出すことでインターレース読み出しを行
なうためのタイミング制御手段と、 を具備したことを特徴としている。
ことを特徴としている。すなわち、本発明の電子シャッ
ター装置は、 奇数フィールドに対応する奇数ラインおよび偶数フィ
ールドに対応する偶数ラインが交互に形成されるように
水平方向に複数の行をなしかつ垂直方向に複数の列をな
す如く光電荷生成蓄積可能な複数のフォトセンサをマト
リクス状に配設した光電変換部と、 前記フォトセンサに生成蓄積された不要電荷を排出す
るようになされたオーバーフロードレインと、 前記奇数ライン上のフォトセンサに生成蓄積された奇
数ライン電荷および前記偶数ライン上のフォトセンサに
生成蓄積された偶数ライン電荷を各列毎に同時に一括し
て受入れ可能な如く各列の各フォトセンサにそれぞれ二
以上のセルを対応させて配設された垂直シストレジスタ
と、 これら各垂直シフトレジスタによってそれぞれ高速転
送される各列毎の前記奇数ライン電荷と偶数ライン電荷
とをそれぞれ別個に蓄積保持する如く設けられた蓄積レ
ジスタと、 これらの蓄積レジスタに蓄積保持されている前記奇数
ライン電荷および偶数ライン電荷を奇数フィールドの水
平ライン信号および偶数フィールドの水平ライン信号と
して取り出す水平シフトレジスタと、 前記オーバーフロードレインによる当該継続された不
要電荷排出動作を停止する第1の時点で光電荷の蓄積を
一斉に開始せしめ、この蓄積された光電荷の前記垂直シ
フトレジスタへの同時一括転送を開始せしめる第2の時
点までが実効的な露光期間となるようなシャッターを構
成し、前記第2の時点以降に垂直シフトレジスタに転送
された光電荷を奇数ライン電荷と偶数ライン電荷とでそ
れぞれ別個に設けられた前記蓄積レジスタに転送し、前
記水平シフトレジスタを通してこの転送後の第3の時点
から前記奇数ライン電荷を奇数フィールドの各水平ライ
ン信号として順次読み出した後、第4の時点において前
記偶数ライン電荷を偶数フィールドの各水平ライン信号
として順次読み出すことでインターレース読み出しを行
なうためのタイミング制御手段と、 を具備したことを特徴としている。
第1図は本発明の第1の実施例の構成を示すブロック
図である。なお本実施例においては説明の便宜上、撮像
素子アレイとして6行4列のものを例示している。
図である。なお本実施例においては説明の便宜上、撮像
素子アレイとして6行4列のものを例示している。
第1図において10(10−11,10−12,10−13,10−14〜1
0−61,10−62,10−63,10−64)はn+pフォトダイオード
からなる光電荷生成蓄積可能なフォトセンサである。こ
れらフォトセンサ10は、奇数フィールドに対応する奇数
ラインと偶数フィールドに対応する偶数ラインとが交互
に形成されるように、水平方向に行をなし垂直方向に列
をなす如くマトリクス状に配設され光電変換部を構成し
ている。また11(11−11,11−12,11−13,11−14)は上
記各フォトセンサにそれぞれ隣接して設けられた二相駆
動CCDからなる垂直シフトレジスタであり、各フォトセ
ンサにそれぞれ二つのセルが対応する如く配設されてい
る。つまり垂直シフトレジスタ11のセルのピッチはフォ
トセンサ10のピッチの1/2に設定されており、奇数ライ
ン上および偶数ライン上の各フォトセンサに生成蓄積さ
れた光電荷を同時に一括して受入れ可能な如く構成され
ている。
0−61,10−62,10−63,10−64)はn+pフォトダイオード
からなる光電荷生成蓄積可能なフォトセンサである。こ
れらフォトセンサ10は、奇数フィールドに対応する奇数
ラインと偶数フィールドに対応する偶数ラインとが交互
に形成されるように、水平方向に行をなし垂直方向に列
をなす如くマトリクス状に配設され光電変換部を構成し
ている。また11(11−11,11−12,11−13,11−14)は上
記各フォトセンサにそれぞれ隣接して設けられた二相駆
動CCDからなる垂直シフトレジスタであり、各フォトセ
ンサにそれぞれ二つのセルが対応する如く配設されてい
る。つまり垂直シフトレジスタ11のセルのピッチはフォ
トセンサ10のピッチの1/2に設定されており、奇数ライ
ン上および偶数ライン上の各フォトセンサに生成蓄積さ
れた光電荷を同時に一括して受入れ可能な如く構成され
ている。
これらの垂直シフトレジスタ11−1〜11−4の各最終
シフト端には蓄積レジスタ12が接続されている。この蓄
積レジスタ12は奇・偶ライン振分け用レジスタ12−1〜
12−4と、奇・偶ライン用蓄積レジスタ12−1a,12−1b
〜12−4a,12−4bとからなっている。すなわち、垂直シ
フトレジスタ11−1〜11−4の各最終シフト端に、奇・
偶ライン振分け用レジスタ12−1,12−2,12−3,12−4を
それぞれ介して奇・偶ライン用蓄積レジスタ12−1aと12
−1b、12−2aと12−2b,12−3aと12−3b,12−4aと12−4
b,がそれぞれ接続されている。上記各蓄積レジスタ12−
1a〜12−4bの最終シフト端には水平シフトレジスタ13が
設けられている。上記垂直シフトレジスタ11−1〜11−
4および振り分け用レジスタ12−1〜12−4にはシフト
用クロックφV1,φV2が加えられる。また奇数ライン用
蓄積レジスタ12−1a,12−2a,12−3a,12−4aにはシフト
用クロックφS1,φS2が加えられ、偶数ライン用蓄積レ
ジスタ12−1b,12−2b,12−3b,12−4bにはシフト用クロ
ックφS3,φS4が加えられる。さらに水平シフトレジス
タ13には、シフト用クロックφH1,φH2が加えられる。
水平シフトレジスタ13の最終シフト端にはフローティン
グディフュージョン14が接続されており、このフローテ
ィングディフュージョン14の出力端は出力トランジスタ
回路15に接続されている。出力トランジスタ回路15は、
FET1およびFET2にてソースフォロワーを形成し、上記FE
T1のゲートにリセット用のFET3を接続したものであり、
バッファ回路としての機能を有している。なお上記FET1
のソースは出力端子16に接続されており、FET1およびFE
T3のドレインはそれぞれ+E1,+E2なる直流電圧印加用
の電源端子17a,17bに接続されている。
シフト端には蓄積レジスタ12が接続されている。この蓄
積レジスタ12は奇・偶ライン振分け用レジスタ12−1〜
12−4と、奇・偶ライン用蓄積レジスタ12−1a,12−1b
〜12−4a,12−4bとからなっている。すなわち、垂直シ
フトレジスタ11−1〜11−4の各最終シフト端に、奇・
偶ライン振分け用レジスタ12−1,12−2,12−3,12−4を
それぞれ介して奇・偶ライン用蓄積レジスタ12−1aと12
−1b、12−2aと12−2b,12−3aと12−3b,12−4aと12−4
b,がそれぞれ接続されている。上記各蓄積レジスタ12−
1a〜12−4bの最終シフト端には水平シフトレジスタ13が
設けられている。上記垂直シフトレジスタ11−1〜11−
4および振り分け用レジスタ12−1〜12−4にはシフト
用クロックφV1,φV2が加えられる。また奇数ライン用
蓄積レジスタ12−1a,12−2a,12−3a,12−4aにはシフト
用クロックφS1,φS2が加えられ、偶数ライン用蓄積レ
ジスタ12−1b,12−2b,12−3b,12−4bにはシフト用クロ
ックφS3,φS4が加えられる。さらに水平シフトレジス
タ13には、シフト用クロックφH1,φH2が加えられる。
水平シフトレジスタ13の最終シフト端にはフローティン
グディフュージョン14が接続されており、このフローテ
ィングディフュージョン14の出力端は出力トランジスタ
回路15に接続されている。出力トランジスタ回路15は、
FET1およびFET2にてソースフォロワーを形成し、上記FE
T1のゲートにリセット用のFET3を接続したものであり、
バッファ回路としての機能を有している。なお上記FET1
のソースは出力端子16に接続されており、FET1およびFE
T3のドレインはそれぞれ+E1,+E2なる直流電圧印加用
の電源端子17a,17bに接続されている。
ところで前記各フォトセンサ10にはオーバーフロード
レイン18が隣接して設けられており、このオーバーフロ
ードレイン18に制御信号φOFDが印加されている期間は
フォトセンサ10の電荷排出を行ない、フォトセンサ10に
光電荷が生成蓄積されないようになっている。そして上
記制御信号φOFDが印加されていない1フレーム内の所
定期間において、光学系(不図示)を介して照射された
光像に応じた光電荷を一斉に生成蓄積するものとなって
いる。上記蓄積された電荷は、各列のフォトセンサ群と
垂直シフトレジスタ11−1〜11−4との間に設けた転送
ゲート19(19−1〜19−4)にトランスファーパルスφ
Tが与えられた時点で各垂直シフトレジスタ11−1〜11
−4に全て同時に一括転送されるものとなっている。
レイン18が隣接して設けられており、このオーバーフロ
ードレイン18に制御信号φOFDが印加されている期間は
フォトセンサ10の電荷排出を行ない、フォトセンサ10に
光電荷が生成蓄積されないようになっている。そして上
記制御信号φOFDが印加されていない1フレーム内の所
定期間において、光学系(不図示)を介して照射された
光像に応じた光電荷を一斉に生成蓄積するものとなって
いる。上記蓄積された電荷は、各列のフォトセンサ群と
垂直シフトレジスタ11−1〜11−4との間に設けた転送
ゲート19(19−1〜19−4)にトランスファーパルスφ
Tが与えられた時点で各垂直シフトレジスタ11−1〜11
−4に全て同時に一括転送されるものとなっている。
第2図(a)(b)は上記垂直シフトレジスタ11の部
分の構成を示す図で、(a)は断面構造を示す模式図、
(b)は操作パルス波形図である。
分の構成を示す図で、(a)は断面構造を示す模式図、
(b)は操作パルス波形図である。
図中20はシリコン基板であり、このシリコン基板20上
に埋込みチャネルCCD21を構成するためのn不純物層N,N
-が形成されており、その上にSIO2膜22が形成されてお
り、さらにその上に電極23が形成されている。かくして
一つの電極下において、埋込みチャネルCCD21を構成し
ているn不純物N,N-の濃度を変化させることにより、電
荷転送方向を一方向に特定し、かつ隣り合う二電極にて
一群の信号電荷を保持して、電荷転送を行なうものとな
っている。
に埋込みチャネルCCD21を構成するためのn不純物層N,N
-が形成されており、その上にSIO2膜22が形成されてお
り、さらにその上に電極23が形成されている。かくして
一つの電極下において、埋込みチャネルCCD21を構成し
ているn不純物N,N-の濃度を変化させることにより、電
荷転送方向を一方向に特定し、かつ隣り合う二電極にて
一群の信号電荷を保持して、電荷転送を行なうものとな
っている。
次に上記の如く構成された本実施例の動作を第3図に
示す波形図を適時参照しながら説明する。第3図に示す
如く、オーバーフロードレイン制御信号φOFDはHレベ
ルになっている期間は、フォトセンサ10の電荷はオバー
フロードレイン18を通して外部へ排出される。このため
上記期間中はフォトセンサ10には光電荷は蓄積されな
い。そして上記φOFDがLレベルになると、すべてのフ
ォトセンサ10に光電荷の蓄積が一斉に行なわれる。つま
り第3図中、矢印で示す期間Tが光電荷の蓄積期間であ
り、それ以外は非蓄積期間であり、シャッター機能が発
揮される。
示す波形図を適時参照しながら説明する。第3図に示す
如く、オーバーフロードレイン制御信号φOFDはHレベ
ルになっている期間は、フォトセンサ10の電荷はオバー
フロードレイン18を通して外部へ排出される。このため
上記期間中はフォトセンサ10には光電荷は蓄積されな
い。そして上記φOFDがLレベルになると、すべてのフ
ォトセンサ10に光電荷の蓄積が一斉に行なわれる。つま
り第3図中、矢印で示す期間Tが光電荷の蓄積期間であ
り、それ以外は非蓄積期間であり、シャッター機能が発
揮される。
今、露光つまり光電荷の蓄積動作が終了する直前の時
点t21においてトランスファーパルスφTが転送ゲート1
9−1〜19−4に加えられると、このタイミングでは垂
直シフトレジスタ11−1〜11−4に加えられるシフト用
クロックのうちφV1がHレベル、φV2がLレベルである
ため、奇数ライン上のフォトセンサおよび偶数ライン上
のフォトセンサにそれまでの期間蓄積された電荷が垂直
シフトレジスタ11−1〜11−4の各セルに同時に転送さ
れる。時点t21以後、シフト用クロックφV1とφV2が各
垂直シフトレジスタ11−1〜11−4に同時にかつはやい
周期で加えられると、各垂直シフトレジスタ11−1〜11
−4に移された電荷は高速度で蓄積レジスタ12へ転送さ
れる。このとき、φV1,φV2およびφS1,φS2およびφS
3,φS4の相互のタイミングの関係によって、奇数ライン
電荷は奇数ライン用蓄積レジスタ12−1a〜12−4aに転送
蓄積され、偶数ライン電荷は偶数ライン用蓄積レジスタ
12−1b〜12−4bに転送蓄積される。たとえば垂直シフト
レジスタ11−1により転送される電荷のうち奇数ライン
上のフォトセンサ10−11,10−31,10−51から移された奇
数ライン電荷は振り分け用レジスタ12−1を介し奇数ラ
イン蓄積レジスタ12−1aに転送蓄積され、偶数ライン上
のフォトセンサ10−21,10−41,10−61から移された偶数
ライン電荷は偶数ライン用蓄積レジスタ12−1bに転送蓄
積される。同様に垂直シフトレジスタ11−2,11−3,11−
4により転送される電荷のうち奇数ライン電荷は奇数ラ
イン用蓄積レジスタ12−2a,12−3a,12−4aにそれぞれ転
送蓄積され、偶数ライン電荷は偶数ライン用蓄積レジス
タ12−2b,12−3b,12−4bにそれぞれ転送蓄積される。
点t21においてトランスファーパルスφTが転送ゲート1
9−1〜19−4に加えられると、このタイミングでは垂
直シフトレジスタ11−1〜11−4に加えられるシフト用
クロックのうちφV1がHレベル、φV2がLレベルである
ため、奇数ライン上のフォトセンサおよび偶数ライン上
のフォトセンサにそれまでの期間蓄積された電荷が垂直
シフトレジスタ11−1〜11−4の各セルに同時に転送さ
れる。時点t21以後、シフト用クロックφV1とφV2が各
垂直シフトレジスタ11−1〜11−4に同時にかつはやい
周期で加えられると、各垂直シフトレジスタ11−1〜11
−4に移された電荷は高速度で蓄積レジスタ12へ転送さ
れる。このとき、φV1,φV2およびφS1,φS2およびφS
3,φS4の相互のタイミングの関係によって、奇数ライン
電荷は奇数ライン用蓄積レジスタ12−1a〜12−4aに転送
蓄積され、偶数ライン電荷は偶数ライン用蓄積レジスタ
12−1b〜12−4bに転送蓄積される。たとえば垂直シフト
レジスタ11−1により転送される電荷のうち奇数ライン
上のフォトセンサ10−11,10−31,10−51から移された奇
数ライン電荷は振り分け用レジスタ12−1を介し奇数ラ
イン蓄積レジスタ12−1aに転送蓄積され、偶数ライン上
のフォトセンサ10−21,10−41,10−61から移された偶数
ライン電荷は偶数ライン用蓄積レジスタ12−1bに転送蓄
積される。同様に垂直シフトレジスタ11−2,11−3,11−
4により転送される電荷のうち奇数ライン電荷は奇数ラ
イン用蓄積レジスタ12−2a,12−3a,12−4aにそれぞれ転
送蓄積され、偶数ライン電荷は偶数ライン用蓄積レジス
タ12−2b,12−3b,12−4bにそれぞれ転送蓄積される。
時点t22以後において、蓄積レジスタ12に蓄積された
電荷は水平シフトレジスタ13へ順次転送される。すなわ
ち、時点t22においてφS1がLレベル,φS2がHレベル
になったところで、奇数ライン用蓄積レジスタ12−1a,1
2−2a,12−3a,12−4aの各最終シフト端のセルに蓄積さ
れている一番目の奇数ライン電荷、つまりフォトセンサ
10−11〜10−14から移された電荷が、水平シフトレジス
タ13へ転送される。これらの電荷は水平シフトレジスタ
13に加えられるシフト用クロックφH1,φH2により順次
シフトされ、フローティングディフュージョンに至る。
そしてこのフローティングディフュージョン14により電
圧信号に変換されたのち出力トランジスタ回路15を介し
て出力端子16から水平ライン信号として出力される。つ
づいて時点t23において、二番目の奇数ライン電荷つま
りフォトセンサ10−31〜10−34から移された電荷が上記
と同様に読出され、さらに時点t24において、三番目の
奇数ライン電荷つまりフォトセンサ10−51〜10−54から
移された電荷が上記同様に読出される。このようにして
奇数フィールドに対応する奇数ライン上のフォトセンサ
10に生成蓄積された奇数ライン電荷が期間TAにおいて奇
数フィールドの水平ライン信号として読出される。この
間、偶数ライン用蓄積レジスタ12−1b〜12−4bに蓄積さ
れている電荷は、シフト用クロックφS3,φS4が変化し
ないため、そのまま保持されている。
電荷は水平シフトレジスタ13へ順次転送される。すなわ
ち、時点t22においてφS1がLレベル,φS2がHレベル
になったところで、奇数ライン用蓄積レジスタ12−1a,1
2−2a,12−3a,12−4aの各最終シフト端のセルに蓄積さ
れている一番目の奇数ライン電荷、つまりフォトセンサ
10−11〜10−14から移された電荷が、水平シフトレジス
タ13へ転送される。これらの電荷は水平シフトレジスタ
13に加えられるシフト用クロックφH1,φH2により順次
シフトされ、フローティングディフュージョンに至る。
そしてこのフローティングディフュージョン14により電
圧信号に変換されたのち出力トランジスタ回路15を介し
て出力端子16から水平ライン信号として出力される。つ
づいて時点t23において、二番目の奇数ライン電荷つま
りフォトセンサ10−31〜10−34から移された電荷が上記
と同様に読出され、さらに時点t24において、三番目の
奇数ライン電荷つまりフォトセンサ10−51〜10−54から
移された電荷が上記同様に読出される。このようにして
奇数フィールドに対応する奇数ライン上のフォトセンサ
10に生成蓄積された奇数ライン電荷が期間TAにおいて奇
数フィールドの水平ライン信号として読出される。この
間、偶数ライン用蓄積レジスタ12−1b〜12−4bに蓄積さ
れている電荷は、シフト用クロックφS3,φS4が変化し
ないため、そのまま保持されている。
次に時点t25以後において、シフト用クロックφS3が
Lレベル,φS4がHレベルになると偶数ライン用蓄積レ
ジスタ12−1b〜12−4bに蓄積されていた電荷が水平シフ
トレジスタに転送され、前述した奇数フィールドの場合
と同様に読出される。すなわち時点t25にて先ず一番目
の偶数ライン電荷つまりフォトセンサ10−21〜10−24か
らの電荷が水平シフトレジスタ13に転送されて読出さ
れ、つづいて時点t26にて二番目の偶数ライン電荷つま
りフォトセンサ10−41〜10−44からの電荷が水平シフト
レジスタ13に転送されて読出され、さらに時点t27にて
三番目の偶数ライン電荷つまりフォトセンサ10−61〜10
−64からの電荷が水平シフトレジスタ13に転送されて読
出される。このようにして偶数フィールドに対応する偶
数ライン上のフォトセンサ10に蓄積されていた電荷が期
間TBにおいて偶数フィールドの水平ライン信号として読
出される。
Lレベル,φS4がHレベルになると偶数ライン用蓄積レ
ジスタ12−1b〜12−4bに蓄積されていた電荷が水平シフ
トレジスタに転送され、前述した奇数フィールドの場合
と同様に読出される。すなわち時点t25にて先ず一番目
の偶数ライン電荷つまりフォトセンサ10−21〜10−24か
らの電荷が水平シフトレジスタ13に転送されて読出さ
れ、つづいて時点t26にて二番目の偶数ライン電荷つま
りフォトセンサ10−41〜10−44からの電荷が水平シフト
レジスタ13に転送されて読出され、さらに時点t27にて
三番目の偶数ライン電荷つまりフォトセンサ10−61〜10
−64からの電荷が水平シフトレジスタ13に転送されて読
出される。このようにして偶数フィールドに対応する偶
数ライン上のフォトセンサ10に蓄積されていた電荷が期
間TBにおいて偶数フィールドの水平ライン信号として読
出される。
かくして前記奇数フィールドの水平ライン信号と上記
偶数フィールドの水平ライン信号とからなる1フレーム
の水平ライン信号が読出される。
偶数フィールドの水平ライン信号とからなる1フレーム
の水平ライン信号が読出される。
上記読出しが行なわれている期間において、フォトセ
ンサ10には次のフレームの光電荷の蓄積が行なわれる
が、第3図から明らかなように、本実施例においては時
点t28までの期間は前述したように、フォトセンサ10に
は光電荷の蓄積が行なわれない。そして時点t28からの
期間Tにおいて次のフレームの光電荷の蓄積が行なわれ
る。
ンサ10には次のフレームの光電荷の蓄積が行なわれる
が、第3図から明らかなように、本実施例においては時
点t28までの期間は前述したように、フォトセンサ10に
は光電荷の蓄積が行なわれない。そして時点t28からの
期間Tにおいて次のフレームの光電荷の蓄積が行なわれ
る。
このように本実施例においては、奇数フィールドおよ
び偶数フィールドに対応する奇数ラインおよび偶数ライ
ン上の各フォトセンサ10に、光像に応じた光電荷を1フ
レーム内の所定期間Tにおいて同時に生成蓄積させ、こ
れを上記各フォトセンサ10に隣接して設けられた垂直シ
フトレジスタ11に同時に転送する。そして垂直シフトレ
ジスタ11に移された電荷を高速転送し、奇数ライン,偶
数ラインの電荷を、奇数ライン用蓄積レジスタ12−1a〜
12−4aと偶数ライン用蓄積レジスタ12−1b〜12−4bとに
振り分けて蓄積保持し、この蓄積保持された電荷を奇数
ライン電荷,偶数ライン電荷の順に順次読出すようにし
ている。したがって同一タイミングで露光した各フィー
ルドの蓄積電荷に基いた被写体の画像を1フレームの画
像として映出可能となる。その結果、撮像素子自体にシ
ャッター機能をもたせるようにしたものでありながら、
従来のように奇数フィールドと偶数フィールドとの露光
タイミングのずれに起因する画質の劣化は全くなく、良
好な静止画像を得ることができる。
び偶数フィールドに対応する奇数ラインおよび偶数ライ
ン上の各フォトセンサ10に、光像に応じた光電荷を1フ
レーム内の所定期間Tにおいて同時に生成蓄積させ、こ
れを上記各フォトセンサ10に隣接して設けられた垂直シ
フトレジスタ11に同時に転送する。そして垂直シフトレ
ジスタ11に移された電荷を高速転送し、奇数ライン,偶
数ラインの電荷を、奇数ライン用蓄積レジスタ12−1a〜
12−4aと偶数ライン用蓄積レジスタ12−1b〜12−4bとに
振り分けて蓄積保持し、この蓄積保持された電荷を奇数
ライン電荷,偶数ライン電荷の順に順次読出すようにし
ている。したがって同一タイミングで露光した各フィー
ルドの蓄積電荷に基いた被写体の画像を1フレームの画
像として映出可能となる。その結果、撮像素子自体にシ
ャッター機能をもたせるようにしたものでありながら、
従来のように奇数フィールドと偶数フィールドとの露光
タイミングのずれに起因する画質の劣化は全くなく、良
好な静止画像を得ることができる。
なお本実施例では各垂直シフトレジスタ11−1〜11−
4に対応してそれぞれ奇数ライン用蓄積レジスタと偶数
ライン用蓄積レジスタとを並設するようにしたので、上
記蓄積レジスタ配設部の面積が、光電変換部の面積の約
1/2ですみ、チップサイズが小さくてよく、歩留りが向
上する利点がある。
4に対応してそれぞれ奇数ライン用蓄積レジスタと偶数
ライン用蓄積レジスタとを並設するようにしたので、上
記蓄積レジスタ配設部の面積が、光電変換部の面積の約
1/2ですみ、チップサイズが小さくてよく、歩留りが向
上する利点がある。
次に本発明の他の実施例について説明する。第4図は
本発明の第2の実施例の構成を示すブロック図である。
なお第1図と同一部分には同一符号を付し、詳しい説明
は省略する。
本発明の第2の実施例の構成を示すブロック図である。
なお第1図と同一部分には同一符号を付し、詳しい説明
は省略する。
本実施例が前記第1の実施例と基本的に異なる点は、
第1の実施例では垂直シフトレジスタとして2相駆動CC
Dからなる垂直シフトレジスタ11を用いたのに対し、本
実施例では4相駆動CCDからなる垂直シフトレジスタ41
を用いた点である。なおこれに伴って蓄積レジスタおよ
び水平シフトレジスタも4相駆動に適合した蓄積レジス
タ42,水平シフトレジスタ43を用いている。
第1の実施例では垂直シフトレジスタとして2相駆動CC
Dからなる垂直シフトレジスタ11を用いたのに対し、本
実施例では4相駆動CCDからなる垂直シフトレジスタ41
を用いた点である。なおこれに伴って蓄積レジスタおよ
び水平シフトレジスタも4相駆動に適合した蓄積レジス
タ42,水平シフトレジスタ43を用いている。
第5図は第2の実施例において用いられる垂直シフト
レジスタ41の部分の構造を示す図で、図中50はシリコン
基板、51はn層、52はSiO2膜、53は電極である。図示の
如く、この垂直シフトレジスタ41は4個の電極53ごとに
それぞれ4群の信号電荷を転送駆動するようにした4相
駆動式のCCDからなっている。このため、2相駆動CCDの
場合のように、電荷転送のためにn不純物の濃度を変化
させるといった手段を必要としない。したがって2相駆
動CCDを使用する場合よりも、素子自体の構成は簡単化
し、製造は容易となる。なお、本実施例においては垂直
シフトレジスタ41のセルのピッチはフォトセンサ10のピ
ッチの1/4となる。
レジスタ41の部分の構造を示す図で、図中50はシリコン
基板、51はn層、52はSiO2膜、53は電極である。図示の
如く、この垂直シフトレジスタ41は4個の電極53ごとに
それぞれ4群の信号電荷を転送駆動するようにした4相
駆動式のCCDからなっている。このため、2相駆動CCDの
場合のように、電荷転送のためにn不純物の濃度を変化
させるといった手段を必要としない。したがって2相駆
動CCDを使用する場合よりも、素子自体の構成は簡単化
し、製造は容易となる。なお、本実施例においては垂直
シフトレジスタ41のセルのピッチはフォトセンサ10のピ
ッチの1/4となる。
このように構成された第2の実施例の動作を第6図お
よび第7図(a)〜(c)に示す波形図を適時参照しな
がら説明する。なお第7図(a),(b),(c)はそ
れぞれ第6図の期間Ta,Tb,Tcの拡大図である。第6図に
示す如く、露光終了時点の直前である時点t31にてφT
がHレベルになると、奇数ライン上のフォトセンサ10−
11〜10−14,10−31〜10−34,10−51〜10−54の蓄積電荷
および偶数ライン上のフォトセンサ10−21〜10−24,10
−41〜10−44,10−61〜10−64の蓄積電荷は、それぞれ
対応する垂直シフトレジスタ11−1〜11−4に転送され
る。このときφV1はHレベル、φV2〜φV4はLレベルで
あるので、電荷はφV1が印加される電極下に蓄積され
る。次にφV1がLレベル、φV2がHレベルとなることに
より、電荷はφV2が印加された電極下に転送される。以
下、φVがHレベルとなる電極下に順次転送される。垂
直シフトレジスタ41により高速転送された電荷はφS1ま
たはφS5を印加される蓄積レジスタ42に蓄積される。奇
数ライン上のフォトセンサからの電荷が垂直シフトレジ
スタ41によって転送されてきたときにはφS1がHレベ
ル,φS5はLレベルであるため、上記電荷は奇数ライン
用蓄積レジスタのφS1印加電極下に転送され、以下φS
2,φS3,φS4の印加電極下に順次転送される。一方、偶
数ライン上のフォトセンサからの電荷が垂直シフトレジ
スタ41によって転送されてきたときには、φS1がLレベ
ル,φS5はHレベルであるため、上記電荷は偶数ライン
用蓄積レジスタのφS5印加電極下に蓄積される。そして
以下φS6,φS7,φS8の印加電極下に順次転送される。
よび第7図(a)〜(c)に示す波形図を適時参照しな
がら説明する。なお第7図(a),(b),(c)はそ
れぞれ第6図の期間Ta,Tb,Tcの拡大図である。第6図に
示す如く、露光終了時点の直前である時点t31にてφT
がHレベルになると、奇数ライン上のフォトセンサ10−
11〜10−14,10−31〜10−34,10−51〜10−54の蓄積電荷
および偶数ライン上のフォトセンサ10−21〜10−24,10
−41〜10−44,10−61〜10−64の蓄積電荷は、それぞれ
対応する垂直シフトレジスタ11−1〜11−4に転送され
る。このときφV1はHレベル、φV2〜φV4はLレベルで
あるので、電荷はφV1が印加される電極下に蓄積され
る。次にφV1がLレベル、φV2がHレベルとなることに
より、電荷はφV2が印加された電極下に転送される。以
下、φVがHレベルとなる電極下に順次転送される。垂
直シフトレジスタ41により高速転送された電荷はφS1ま
たはφS5を印加される蓄積レジスタ42に蓄積される。奇
数ライン上のフォトセンサからの電荷が垂直シフトレジ
スタ41によって転送されてきたときにはφS1がHレベ
ル,φS5はLレベルであるため、上記電荷は奇数ライン
用蓄積レジスタのφS1印加電極下に転送され、以下φS
2,φS3,φS4の印加電極下に順次転送される。一方、偶
数ライン上のフォトセンサからの電荷が垂直シフトレジ
スタ41によって転送されてきたときには、φS1がLレベ
ル,φS5はHレベルであるため、上記電荷は偶数ライン
用蓄積レジスタのφS5印加電極下に蓄積される。そして
以下φS6,φS7,φS8の印加電極下に順次転送される。
このようにして奇数ライン電荷は奇数ライン用蓄積レ
ジスタ42−1a〜42−4aに、また偶数ライン用蓄積レジス
タ42−1b〜42−4bに振り分けられて蓄積される。
ジスタ42−1a〜42−4aに、また偶数ライン用蓄積レジス
タ42−1b〜42−4bに振り分けられて蓄積される。
次に時点t32において、φS1がLレベル,φS2〜φS4
が順次Hレベルとなることにより、各奇数ライン電荷が
奇数ライン用蓄積レジスタ42のφS4が印加されている電
極下に移る。そして時点t33において第7図(b)に示
すようにφS4がLレベルとなりφH2がHレベルとなった
とき、上記電荷は蓄積レジスタ42から水平シフトレジス
タ43へ転送される。このあと、φH3,φH4,φH1…が順次
Hレベルとなることにより、出力端子16から1水平ライ
ンの電荷が水平ライン信号として出力される。この動作
が奇数ラインの数だけ繰返されることにより、奇数フィ
ールドの水平ライン信号の読出しが終了する。この間φ
s5〜φS8は変化しないので偶数ライン用蓄積レジスタ42
−1b〜42−4bに蓄積されている電荷はそのまま保持され
ている。
が順次Hレベルとなることにより、各奇数ライン電荷が
奇数ライン用蓄積レジスタ42のφS4が印加されている電
極下に移る。そして時点t33において第7図(b)に示
すようにφS4がLレベルとなりφH2がHレベルとなった
とき、上記電荷は蓄積レジスタ42から水平シフトレジス
タ43へ転送される。このあと、φH3,φH4,φH1…が順次
Hレベルとなることにより、出力端子16から1水平ライ
ンの電荷が水平ライン信号として出力される。この動作
が奇数ラインの数だけ繰返されることにより、奇数フィ
ールドの水平ライン信号の読出しが終了する。この間φ
s5〜φS8は変化しないので偶数ライン用蓄積レジスタ42
−1b〜42−4bに蓄積されている電荷はそのまま保持され
ている。
奇数ライン用蓄積レジスタ42−1a〜42−4aに蓄積され
ていた電荷の読出しが終了し、時点t34に至ると、今度
はφS5がLレベルになり、φS6〜φS8が順次Hレベルと
なることにより、偶数ライン用蓄積レジスタ42−1b〜42
−4bの蓄積電荷がφS8の印加電極下に移る。そして時点
t35において第7図(c)に示すようにφS8がLレベル
となり、φH4がHレベルとなったとき上記電荷は蓄積レ
ジスタ42から水平シフトレジスタ43へ転送される。そし
てこの後、φH1,φH2,φH3…が順次Hレベルとなること
により、1水平ラインの電荷が出力端子16から水平ライ
ン信号として出力される。この動作が偶数ラインの数だ
け繰返されることにより、偶数フィールドの水平ライン
信号の読出しが終了する。
ていた電荷の読出しが終了し、時点t34に至ると、今度
はφS5がLレベルになり、φS6〜φS8が順次Hレベルと
なることにより、偶数ライン用蓄積レジスタ42−1b〜42
−4bの蓄積電荷がφS8の印加電極下に移る。そして時点
t35において第7図(c)に示すようにφS8がLレベル
となり、φH4がHレベルとなったとき上記電荷は蓄積レ
ジスタ42から水平シフトレジスタ43へ転送される。そし
てこの後、φH1,φH2,φH3…が順次Hレベルとなること
により、1水平ラインの電荷が出力端子16から水平ライ
ン信号として出力される。この動作が偶数ラインの数だ
け繰返されることにより、偶数フィールドの水平ライン
信号の読出しが終了する。
かくして、前記奇数フィールドの水平ライン信号と上
記偶数フィールドの水平ライン信号とからなる1フレー
ムの水平ライン信号が読出される。
記偶数フィールドの水平ライン信号とからなる1フレー
ムの水平ライン信号が読出される。
このように第2の実施例においては、4相駆動CCDか
らなる垂直シフトレジスタ41を用い、この垂直シフトレ
ジスタ41に対し、奇数ライン上および偶数ライン上の各
フォトセンサ10に生成蓄積された電荷を全く同時に移
し、これを高速度で蓄積レジスタ42へ転送して奇数ライ
ン電荷および偶数ライン電荷をそれぞれ奇数ライン用蓄
積レジスタおよび偶数ライン用蓄積レジスタに蓄積し、
奇数ライン電荷の読出し後において偶数ライン電荷を読
出すようにしたものである。したがってこの実施例にお
いても読出される各フィールドの水平ライン信号は同一
の露光タイミングにて一斉にフォトセンサ10に蓄積され
た光電荷に基づくものであるため、たとえ素子自体にシ
ャッター機能をもたせた場合でも前記第1の実施例と同
様に、露光のタイミングのずれに起因する画質の劣化は
なく、常にぶれのない良好な画質の画像を得ることがで
きる。
らなる垂直シフトレジスタ41を用い、この垂直シフトレ
ジスタ41に対し、奇数ライン上および偶数ライン上の各
フォトセンサ10に生成蓄積された電荷を全く同時に移
し、これを高速度で蓄積レジスタ42へ転送して奇数ライ
ン電荷および偶数ライン電荷をそれぞれ奇数ライン用蓄
積レジスタおよび偶数ライン用蓄積レジスタに蓄積し、
奇数ライン電荷の読出し後において偶数ライン電荷を読
出すようにしたものである。したがってこの実施例にお
いても読出される各フィールドの水平ライン信号は同一
の露光タイミングにて一斉にフォトセンサ10に蓄積され
た光電荷に基づくものであるため、たとえ素子自体にシ
ャッター機能をもたせた場合でも前記第1の実施例と同
様に、露光のタイミングのずれに起因する画質の劣化は
なく、常にぶれのない良好な画質の画像を得ることがで
きる。
本発明によれば、奇数フィールドの水平ライン信号お
よび偶数フィールドの水平ライン信号が、同一露光タイ
ミングでフォトセンサに蓄積された光電荷に基いたもの
となるので、被写体がたとえ動きのある被写体であって
も、素子自体のシャッター効果により、ぶれのない、し
かも解像度の高い良好な画質の静止画像を容易かつ安定
に得ることのできる電子シャッター装置を提供できる。
よび偶数フィールドの水平ライン信号が、同一露光タイ
ミングでフォトセンサに蓄積された光電荷に基いたもの
となるので、被写体がたとえ動きのある被写体であって
も、素子自体のシャッター効果により、ぶれのない、し
かも解像度の高い良好な画質の静止画像を容易かつ安定
に得ることのできる電子シャッター装置を提供できる。
第1図〜第3図は本発明の第1の実施例を示す図で、第
1図はCCD撮像素子の構成を示すブロック図、第2図
(a)(b)は垂直シフトレジスタ部分の構成を示す断
面構造の模式図および操作パルス波形図、第3図は動作
説明用の波形図である。第4図〜第7図(a)〜(c)
は本発明の第2の実施例を示す図で、第4図はCCD撮像
素子の構成を示すブロック図、第5図は垂直シフトレジ
スタ部分の構造を示す断面図、第6図および第7図
(a)〜(c)は動作説明用の波形図である。第8図お
よび第9図は従来例を示す図で、第8図はCCD撮像素子
の構成を示すブロック図、第9図は動作説明用の波形図
である。 10……フォトセンサ、11,41……垂直シフトレジスタ、1
2,42……蓄積レジスタ、13,43……水平シフトレジス
タ、14……フローティングディフュージョン、15……出
力トランジスタ回路、18……オーバーフロードレイン、
19……転送ゲート、20,50……シリコン基板、21……n
不純物層、22,52……SiO2膜、23,53……電極。
1図はCCD撮像素子の構成を示すブロック図、第2図
(a)(b)は垂直シフトレジスタ部分の構成を示す断
面構造の模式図および操作パルス波形図、第3図は動作
説明用の波形図である。第4図〜第7図(a)〜(c)
は本発明の第2の実施例を示す図で、第4図はCCD撮像
素子の構成を示すブロック図、第5図は垂直シフトレジ
スタ部分の構造を示す断面図、第6図および第7図
(a)〜(c)は動作説明用の波形図である。第8図お
よび第9図は従来例を示す図で、第8図はCCD撮像素子
の構成を示すブロック図、第9図は動作説明用の波形図
である。 10……フォトセンサ、11,41……垂直シフトレジスタ、1
2,42……蓄積レジスタ、13,43……水平シフトレジス
タ、14……フローティングディフュージョン、15……出
力トランジスタ回路、18……オーバーフロードレイン、
19……転送ゲート、20,50……シリコン基板、21……n
不純物層、22,52……SiO2膜、23,53……電極。
───────────────────────────────────────────────────── フロントページの続き 合議体 審判長 田辺 寿二 審判官 橋本 恵一 審判官 石川 伸一 (56)参考文献 特開 昭59−69965(JP,A) 特開 昭57−136873(JP,A) 特開 昭56−44271(JP,A) 特開 昭56−8966(JP,A) 特開 昭59−105779(JP,A)
Claims (1)
- 【請求項1】奇数フィールドに対応する奇数ラインおよ
び偶数フィールドに対応する偶数ラインが交互に形成さ
れるように水平方向に複数の行をなしかつ垂直方向に複
数の列をなす如く光電荷生成蓄積可能な複数のフォトセ
ンサをマトリクス状に配設した光電変換部と、 前記フォトセンサに生成蓄積された不要電荷を排出する
ようになされたオーバーフロードレインと、 前記奇数ライン上のフォトセンサに生成蓄積された奇数
ライン電荷および前記偶数ライン上のフォトセンサに生
成蓄積された偶数ライン電荷を各列毎に同時に一括して
受入れ可能な如く各列の各フォトセンサにそれぞれ二以
上のセルを対応させて配設された垂直シフトレジスタ
と、 これら各垂直シフトレジスタによってそれぞれ高速転送
される各列毎の前記奇数ライン電荷と偶数ライン電荷と
をそれぞれ別個に蓄積保持する如く設けられた蓄積レジ
スタと、 これらの蓄積レジスタに蓄積保持されている前記奇数ラ
イン電荷および偶数ライン電荷を奇数フィールドの水平
ライン信号および偶数フィールドの水平ライン信号とし
て取り出す水平シフトレジスタと、 前記オーバーフロードレインによる当該継続された不要
電荷排出動作を停止する第1の時点で光電荷の蓄積を一
斉に開始せしめ、この蓄積された光電荷の前記垂直シフ
トレジスタへの同時一括転送を開始せしめる第2の時点
までが実効的な露光期間となるようなシャッターを構成
し、前記第2の時点以降に垂直シフトレジスタに転送さ
れた光電荷を奇数ライン電荷と偶数ライン電荷とでそれ
ぞれ別個に設けられた前記蓄積レジスタに転送し、前記
水平シフトレジスタを通してこの転送後の第3の時点か
ら前記奇数ライン電荷を奇数フィールドの各水平ライン
信号として順次読み出した後、第4の時点において前記
偶数ライン電荷を偶数フィールドの各水平ライン信号と
して順次読み出すことでインターレース読み出しを行な
うためのタイミング制御手段と、 を具備したことを特徴とする電子シャッター装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59194429A JP2566217B2 (ja) | 1984-09-17 | 1984-09-17 | 電子シヤッタ−装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59194429A JP2566217B2 (ja) | 1984-09-17 | 1984-09-17 | 電子シヤッタ−装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6172482A JPS6172482A (ja) | 1986-04-14 |
JP2566217B2 true JP2566217B2 (ja) | 1996-12-25 |
Family
ID=16324449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59194429A Expired - Lifetime JP2566217B2 (ja) | 1984-09-17 | 1984-09-17 | 電子シヤッタ−装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2566217B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920003654B1 (ko) * | 1987-04-10 | 1992-05-06 | 가부시끼가이샤 도시바 | 고속셔터 기능이 있는 고체 촬상소자 |
JPS6472669A (en) * | 1987-09-14 | 1989-03-17 | Toshiba Corp | Solid-state image pickup element camera |
US4878121A (en) * | 1987-07-09 | 1989-10-31 | Texas Instruments Incorporated | Image sensor array for still camera imaging with multiplexer for separating interlaced fields |
US4897728A (en) * | 1987-10-09 | 1990-01-30 | Kabushiki Kaisha Toshiba | Charge transfer device for solid state image pickup apparatus and method of driving the same |
JPH01305923A (ja) * | 1988-06-02 | 1989-12-11 | Topcon Corp | 眼科撮影装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136873A (en) * | 1981-02-18 | 1982-08-24 | Matsushita Electric Ind Co Ltd | Charge-transfer type solid-state image pickup device |
JPS5969965A (ja) * | 1982-10-15 | 1984-04-20 | Canon Inc | フレ−ム・トランスフア−型撮像素子 |
-
1984
- 1984-09-17 JP JP59194429A patent/JP2566217B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6172482A (ja) | 1986-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0118629B2 (ja) | ||
JPH04262679A (ja) | 固体撮像素子の駆動方法 | |
US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
JPH035673B2 (ja) | ||
JPH04341074A (ja) | 固体撮像装置 | |
JPS5838081A (ja) | 固体撮像装置 | |
JP2566217B2 (ja) | 電子シヤッタ−装置 | |
JPH0546150B2 (ja) | ||
JPH10285467A (ja) | 撮像装置 | |
JPH0150156B2 (ja) | ||
JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
JPH01125074A (ja) | 固体撮像装置 | |
JPS6199474A (ja) | 電子的撮像装置 | |
JP3557102B2 (ja) | インターライン転送型固体撮像装置 | |
JP3158324B2 (ja) | 固体撮像素子の駆動方法 | |
JPS6166481A (ja) | Ccd撮像素子 | |
JPH10200819A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
JP3504356B2 (ja) | 固体撮像装置の駆動方法 | |
JP3416309B2 (ja) | 撮像装置及び撮像素子の駆動方法 | |
JPH0654245A (ja) | 固体撮像素子の駆動方式 | |
JP2009111427A (ja) | 固体撮像装置、固体撮像装置の駆動方法およびこれを用いたカメラ | |
JPS58106966A (ja) | 固体撮像装置 | |
JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
JPH07250286A (ja) | 固体撮像装置の駆動方法 | |
JPS5919474A (ja) | 電荷転送撮像装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |