JP2565495B2 - デ−タ処理システム - Google Patents

デ−タ処理システム

Info

Publication number
JP2565495B2
JP2565495B2 JP61198871A JP19887186A JP2565495B2 JP 2565495 B2 JP2565495 B2 JP 2565495B2 JP 61198871 A JP61198871 A JP 61198871A JP 19887186 A JP19887186 A JP 19887186A JP 2565495 B2 JP2565495 B2 JP 2565495B2
Authority
JP
Japan
Prior art keywords
instruction
data
register
bit field
operand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61198871A
Other languages
English (en)
Other versions
JPS6355635A (ja
Inventor
健 坂村
郁也 川崎
淳 長谷川
一彦 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP61198871A priority Critical patent/JP2565495B2/ja
Priority to KR1019870008855A priority patent/KR950012089B1/ko
Priority to EP87112494A priority patent/EP0257650B1/en
Priority to DE3751758T priority patent/DE3751758T2/de
Publication of JPS6355635A publication Critical patent/JPS6355635A/ja
Priority to US07/943,981 priority patent/US5398319A/en
Application granted granted Critical
Publication of JP2565495B2 publication Critical patent/JP2565495B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ処理技術さらにはプログラム制御
方式のシステムにおける命令体系に適用して特に有効な
技術に関し、例えばビットフィールドと呼ばれるデータ
の取り扱いに関する命令を有するマイクロプロセッサに
利用して有効な技術に関する。
［従来の技術］ 従来、マイクロプロセッサには、加算、減算、乗算、
除算、比較などの算術演算命令の他、論理積（AND）、
論理和（OR）、排他的論理和（EOR）など種々の論理演
算命令が備えられている。
［発明が解決しようとする問題点］ 従来のマイクロプロセッサにおける命令体系では、演
算の種類は命令（オペレーションコード）で指定するよ
うにされていた。つまり、各演算ごとに命令が用意され
ており、演算の種類はプログラム上において固定されて
しまい、データのように変更することはできなかった。
従って、プログラムがROM（リード・オンリ・メモリ）
内に格納された場合、演算を変更することは不可能であ
った。
例えば、コンピュータ・グラフィックのような分野に
おいては、ビットフィールド内のデータに対し論理演算
を施して、いわゆる塗りつぶしやすかしなどの描画処理
を行なわせる場合、画面を見ながら演算の種類をダイナ
ミックに決定することができればプログラムの開発が容
易となる。
しかるに、演算の種類によって命令が決っている従来
のマイクロプロセッサでは、演算処理の内容を変えるに
はプログラムの中の演算命令を書き換えなくてはなら
ず、プログラムに柔軟性がないという不都合があった。
この発明の目的は、マイクロコンピュータ・システム
におけるプログラムに柔軟性を持たせ、例えばグラフィ
ック処理用のプログラムの開発が容易に行なえるような
演算命令に関する命令形式を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書に記述および添附図面から明らか
になるであろう。
［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
すなわち、演算の種類をオペランドの一つとして与え
る、つまり演算（広義）という共通のオペレーションコ
ードの入ったオペレーション指定部に、演算の種類を指
定するオペランドを付加した命令によって所望の演算を
実行させるようにするものである。
［作用］ 上記した手段によれば、プログラムの中で演算の種類
をダイナミックに換えることができるようにして、プロ
グラムに柔軟性を持たせ、例えばグラフィック処理用の
プログラムの開発を容易に行なえるようにするという上
記目的を達成することができる。
以下、本発明を一例として、ビットフィールドと呼ば
れるメモリ内の任意のビットから任意のビットまでのデ
ータの取り扱いに関する命令（以下ビットフィールド命
令と称する）に適用した場合の一実施例を説明する。
［実施例］ ビットフィールド命令は、第１図及び第２図に示すよ
うにベースアドレスBAとこのベースアドレスからのオフ
セットOffおよびフィールド長さ（ビット数）を示すフ
ィールド幅WDの３つの値をオペランドとして与えること
によりメモリ内の所望のフィールドを措定し、そのフィ
ールドのデータに対してアンド（AND）やオア（OR）な
どの論理演算処理を行なうものである。なお、このよう
なビットフィールド命令は、例えばモトローラ社製MC68
020のようなマイクロプロセッサで既に用意されてい
る。このビットフィールド命令は、オペレーションコー
ドの後のオペランドによってベースアドレスBAやオフセ
ットOffおよびフィールド幅WDが与えられていた。
しかして、この実施例では演算の種類もオペランドで
指定するものである。オペランドによる演算の指定の具
体的な方法とて、例えばレジスタ番号を有するレジスタ
直接アドレッシング方式を用いた。すなわち、予め所定
のレジスタ内に演算の種類を示すコードを入れておき、
オペランドにはそのコードに入ったレジスタ番号とアド
レッシングモードを入れておくものである。演算の種類
を示すコードは、予めMOVE命令等によりメモリ内からデ
ータとして読み出して所定のレジスタに入れることがで
きる。
また、同様にベースアドレスBA、オフセットOff及び
フィールド幅WDもそれぞれ所定のレジスタ内に入ってい
る値を使って命令を実行するようにされている。
さらに、この実施例では、ビットフィールド命令とし
て、あるビットフィールド（ソース側）のデータと他の
ビットフィールド（デスティネーション側）のデータと
の論理をとってそれをデスティネーション側のビットフ
ィールドへ入れるというビットフィールド間演算命令を
用意することとした。そのためには、ソース側のビット
フィールドを特定するベースアドレスBAs、オフセットO
ffs及びフィールド幅WDsをそれぞれ入れるレジスタと、
デスティネーション側ビットフィールドを特定するベー
スアドレスBAd、オフセットOffd及びフィールド幅WDdを
それぞれ入れるレジスタと、演算の種類を特定するコー
ドを入れるレジスタとが必要である。ただし、上記のよ
うな２つのビットフィールドの論理をとる命令ではフィ
ールド幅WDは必然的に同一であるので、レジスタは共用
させることができる。
第１表には、上記ビットフィールド間演算命令におい
て使用されるレジスタとその中に格納されるデータとの
関係の一例が示されている。
同図における符号BAはベースアドレス、Offはオフセ
ットを示す。
また、第２表には、上記レジスタR5によって指定され
る演算の種類の一覧表が示されている。
同表において、Trueで示される演算はデスティネーシ
ョン側ビットフィールドの全ビットを“1"にする操作
を、Falseで示される演算はデスティネーション側ビッ
トフィールドの全ビットを“0"にする操作を意味する。
また、Not Destで示される演算はデスティネーション側
ビットフィールド内の全ビットのデータを反転して元の
ビットフィールドに入れる操作を、Destで示される演算
はデスティネーション側ビットフィールド内のデータを
そのまま元のビットフィールドに戻す操作を、NotSrcで
示される演算はソース側ビットフィールド内の全ビット
のデータを反転してデスティネーション側ビットフィー
ルド入れる操作を、そして、Srcで示される演算はソー
ス側ビットフィールド内のデータをデスティネーション
側ビットフィールドに入れる操作を意味する。
さらに、ANDで示される演算は、ソース側とデスティ
ネーション側のビットフィールド内のデータの論理積を
とってデスティネーション側のビットフィールドに入れ
る操作を、Orで示される演算は、ソース側とデスティネ
ーション側のビットフィールド内のデータの論理和をと
ってデスティネーション側のビットフィールドに入れる
操作を、Xorで示される演算は、ソース側とデスティネ
ーション側のビットフィールド内のデータの排他的論理
和をとってデスティネーション側のビットフィールドに
入れる操作を、Not Andで示される演算は、デスティネ
ーション側のビットフィールド内のデータの反転値とソ
ース側ビットフィールド内データとの論理積をとってデ
スティネーション側のビットフィールドに入れる操作
を、Not Orで示される演算は、デスティネーション側の
ビットフィールド内のデータの反転値とソース側ビット
フィールド内データとの論理和をとってデスティネーシ
ョン側のビットフィールドに入れる操作を、And Notで
示される演算は、デスティネーション側のビットフィー
ルド内のデータとソース側ビットフィールド内データの
反転値との論理積をとってデスティネーション側のビッ
トフィールドに入れる操作を、Or Notで示される演算
は、デスティネーション側のビットフィールド内のデー
タとソース側ビットフィールド内データの反転値との論
理和をとってデスティネーション側のビットフィールド
に入れる操作を、Not And Notで示される演算は、デス
ティネーション側のビットフィールド内のデータの反転
値とソース値ビットフィールド内のデータ反転値との論
理積をとってデスティネーション側のビットフィールド
に入れる操作を、Not On Notで示される演算は、デステ
ィネーション側のビットフィールド内のデータの反転値
とソース値ビットフィールド内データの反転値との論理
和をとってデスティネーション側のビットフィールドに
入れる操作を、Not Xorで示される演算は、デスティネ
ーション側のビットフィールド内のデータの反転値とソ
ース側ビットフィールド内データとの排他的論理和をと
ってデスティネーション側のビットフィールドに入れる
操作をそれぞれ意味する。
上記各種演算は例えばレジスタR5の下位４ビットによ
って識別させることができる。
上記のようなビットフィールド間演算命令を使用する
と、演算の種類がオペランドの一つとして与えられるた
め、メモリ内のデータを変更するかメモリをロードする
データを変えるだけでプログラム実行中に演算の種類を
ダイナミックに変更することができる。ただし、この実
施例のビットフィールド間演算命令を実行する前に、予
めオペランドとして与えられるベースアドレスやオフセ
ットおよび演算の種類を示すコードを所定のレジスタ
（R0〜R5）に入れておいてやる必要がある。
第３表に、上記ビットフィールド間演算命令（BVMAP
と略す）を使用したグラフィック表示用のプラグラムの
一例が示されている。
第３表 LOOP MOVE （R10）＋,RO MOVE （R11）＋,R1 MOVE （R12）＋,R2 MOVE （R13）＋,R3 MOVE （R14）＋,R4 MOVE （R15）＋,R5 BVMAP SUB LINE,−１ BNE LOOP 上記プログラムは、ラインごとにポストインクリメン
トによってレジスタR0〜R5の内容を変えながらBVMAPで
示されるビットフィールド間演算命令を繰返し実行する
ことを処理の内容としている。従って、上記プログラム
においてレジスタR5に格納される演算種類を例えば一回
ごとに変えながら繰返し実行してやれば、表示画面上に
おいて一行ごとに演算内容の異なるビットフィールド処
理を行なった結果が画像として表示されるようになる。
なお、上記実施例では、ビットフィールド命令として
２つのビットフィールドのデータ同士の操作に関する命
令を例に挙げて説明したが、グラフィック処理に適した
ビットフィールド命令としては、その他に例えばベース
アドレスとオフセット及びフィールド幅で指定されたビ
ットフィールドに対して任意のレジスタのビットパター
ンを繰返し格納させるような命令が考えられる。この命
令を使用すると画面上の任意の領域を任意のパターン
（模様を構成する基本図形）で埋めて行くような一種の
塗りつぶし処理が容易に行なえるようになる。
第２図には、上記実施例のビットフィールド命令を有
する命令体系によって動作するマイクロプロセッサのハ
ードウェア構成の一例が示されている。
この実施例のマイクロプロセッサは、マイクロプログ
ラム制御方式の制御部を備えている。すなわち、マイク
ロプロセッサを構成するLSIチップ１内には、マイクロ
プログラムが格納されたマイクロROM（リード・オンリ
・メモリ）２が設けられている。マイクロROM2は、マイ
クロアドレス発生回路５によってアクセスされ、マイク
ロプログラムを構成するマイクロ命令を順次出力する。
マイクロアドレス発生回路５には、命令レジスタ３に
フェッチされたマクロ命令のコードを、命令デコーダ４
でデコードした信号が供給される。マイクロアドレス発
生回路５はこの信号に基づいて対応するマイクロアドレ
スを形成し、マイクロROM2に供給する。これによって、
そのマクロ命令を実行する一連のマイクロ命令群の最初
の命令が読み出される。このマイクロ命令コードによっ
て、各種レジスタやデータバッファ、演算論理ユニット
等からなる実行ユニット６等に対する制御信号が形成さ
れる。この実行ユニット６内に上記実施例で使用された
汎用レジスタR0〜R15が含まれている。
マクロ命令に対応する一連のマイクロ命令群のうち２
番目以降のマイクロ命令の読出しは、直前に読み出され
たマイクロ命令のネクストアドレスフィールドのコード
がマイクロROM2に供給されることにより、直前のマイク
ロ命令内のネクストアドレスとマイクロアドレス発生回
路４からのアドレスとに基づいて行われる。このように
して、一連のマイクロ命令が読み出されて形成された制
御信号によって実行ユニット６が制御され、マイクロ命
令が実行される。
この実施例では、特に限定されないが、バッファ記憶
方式が採用されており、マイクロプロセッサLSI内にキ
ャッシュメモリ７が設けられ、外部メモリ８内でのデー
タのうちアクセス頻度の高いプログラムデータがキャッ
シュメモリ７内に登録される。これによって、プログラ
ムの取込みが高速化される。
なお、上記実施例では、一例としてグラフィック処理
に適したビットフィールド命令に適用したものについて
説明したが、それ以外の演算命令に適用することができ
る。
また、上記実施例では、オペランドで指定する演算の
種類がアンド（AND）やオア（OR）などの論理演算に限
定されているが、算術演算を行なう命令についても同様
にオペレーションコードを同一にし、かつ演算の種類の
オペランドで指定するようにしてもよい。
以上説明したように上記実施例では、マイクロプロセ
ッサ・システムにおいて、演算の種類をオペランドの一
つとして与える、つまり演算（広義）という共通のオペ
レーションコードの入ったオペレーション指定部の後
に、演算の種類を指定するオペランドを付加した命令に
よって所望の演算を実行させるようにしたので、プログ
ラムの中で演算の種類をダイナミックに変えることがで
きるという作用により、プログラムに柔軟性を持たせ、
例えばグラフィック処理用のプログラムの開発が容易に
行なえるようになるという効果がある。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば上記実施例では
ビットフィールドのベースアドレスやオフセット、フィ
ールド幅及び演算の種類をオペランドで与えるようにし
ているが、オペランドの代わりに実効アドレス部で与え
るようにしてもよい。
また、オペランドで演算の種類を指定するようにした
本発明に係る演算命令は、従来の固定された演算命令の
代わりに設けてもよいが、併用して設けるようにしても
よい。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるマイクロプロセッ
サの命令形式に適用した場合について説明したが、この
発明はそれに限定されるものでなく、計算機やミニコン
等プラグラム制御方式のデータ処理システム一般の命令
形式に利用することができる。
［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。
すなわち、プログラムに柔軟性を持たせ、例えばグラ
フィック処理用のプログラムの開発が容易に行なえるよ
うになる。
【図面の簡単な説明】
第１図及び第２図は本発明の適用の対象となったビット
フィールド間演算命令におけるビットフィールドの構成
例を示す説明図、 第３図は本発明に係るビットフィールド命令を実行する
マイクロプロセッサの構成例を示すブロック図である。 BA……ベースアドレス、Off……オフセット、WD……フ
ィールド幅、１……マイクロプロセッサ、２……マイク
ロROM、３……命令レジスタ、４……命令デコーダ、５
……マイクロアドレス発生回路、６……実行ユニット、
７……キャッシュメモリ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 淳 小平市上水本町1479番地 日立マイクロ コンピュータエンジニアリング株式会社 内 (72)発明者 岩崎 一彦 国分寺市東恋ヶ窪１丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭61−51242（ＪＰ，Ａ) 特開 昭60−245062（ＪＰ，Ａ) 特開 昭52−47646（ＪＰ，Ａ) 特開 昭58−178470（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】少なくとも任意のデータを設定可能な複数
    のレジスタの複数種類の演算が可能な演算器とを有しメ
    モリをアクセスするためのアドレスを出力する機能を備
    えた命令実行部と、オペレーションコードとオペランド
    指定子を含む命令を解読し上記命令実行部に対する制御
    信号を形成する制御部とからなるデータ処理装置であっ
    て、 上記制御部は、特定の命令が与えられたとき該命令のオ
    ペランド指定子により指定されたデータを上記演算器に
    供給し、該演算器にて上記特定の命令のオペランド指定
    子で指示されたレジスタの内容によって指定される種類
    の演算処理を実行させ、その結果を上記命令のオペラン
    ド指定子によって指定された位置に格納させるように、
    上記命令実行部を制御するとともに、上記特定の命令実
    行前にデータ格納命令を実行して演算の種類を示すデー
    タをメモリから読み出して上記レジスタに格納しておく
    ことにより上記特定の命令を実行するときの演算の種類
    を特定するようにしたことを特徴とするデータ処理装
    置。
  2. 【請求項２】上記特定の命令はメモリ内の任意のビット
    から任意のビットまでの領域内のデータの演算処理に関
    する命令であり、上記制御部は、上記特定の命令が与え
    られたときソース側のベースアドレスの入った第１のレ
    ジスタとソース側のオフセットの入った第２のレジスタ
    とデータの幅を示す情報が入った第３のレジスタの内容
    に基づいてメモリから所望のデータを読み込んで上記演
    算器に供給し、演算結果をデスティネーション側のベー
    スアドレスの入った第４のレジスタとデスティネーショ
    ン側のオフセットの入った第５のレジスタと上記第３の
    レジスタの内容に基づいて上記メモリの所望の位置に格
    納させるように、上記命令実行部を制御することを特徴
    とする特許請求の範囲第１項記載のデータ処理装置。
JP61198871A 1986-08-27 1986-08-27 デ−タ処理システム Expired - Lifetime JP2565495B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61198871A JP2565495B2 (ja) 1986-08-27 1986-08-27 デ−タ処理システム
KR1019870008855A KR950012089B1 (ko) 1986-08-27 1987-08-12 마이크로프로세서
EP87112494A EP0257650B1 (en) 1986-08-27 1987-08-27 Microprocessor
DE3751758T DE3751758T2 (de) 1986-08-27 1987-08-27 Mikroprozessor
US07/943,981 US5398319A (en) 1986-08-27 1992-09-11 Microprocessor having apparatus for dynamically controlling a kind of operation to be performed by instructions to be executed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61198871A JP2565495B2 (ja) 1986-08-27 1986-08-27 デ−タ処理システム

Publications (2)

Publication Number Publication Date
JPS6355635A JPS6355635A (ja) 1988-03-10
JP2565495B2 true JP2565495B2 (ja) 1996-12-18

Family

ID=16398308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61198871A Expired - Lifetime JP2565495B2 (ja) 1986-08-27 1986-08-27 デ−タ処理システム

Country Status (5)

Country Link
US (1) US5398319A (ja)
EP (1) EP0257650B1 (ja)
JP (1) JP2565495B2 (ja)
KR (1) KR950012089B1 (ja)
DE (1) DE3751758T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932963B2 (ja) * 1994-01-21 1999-08-09 モトローラ・インコーポレイテッド 効率的なビット移動能力を有するデータ・プロセッサとその方法
JPH08305638A (ja) * 1995-05-01 1996-11-22 Nec Corp Ｒｏｍデータ検査方法
US5764994A (en) * 1996-09-16 1998-06-09 International Business Machines Corporation Method and system for compressing compiled microcode to be executed within a data processing system
US6038659A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Method for using read-only memory to generate controls for microprocessor
US9785565B2 (en) * 2014-06-30 2017-10-10 Microunity Systems Engineering, Inc. System and methods for expandably wide processor instructions
US11157281B2 (en) * 2018-05-24 2021-10-26 International Business Machines Corporation Prefetching data based on register-activity patterns

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411147A (en) * 1966-03-24 1968-11-12 Burroughs Corp Apparatus for executing halt instructions in a multi-program processor
US3982229A (en) * 1975-01-08 1976-09-21 Bell Telephone Laboratories, Incorporated Combinational logic arrangement
JPS5842891B2 (ja) * 1975-10-15 1983-09-22 株式会社東芝 メイレイセイギヨホウシキ
US4194241A (en) * 1977-07-08 1980-03-18 Xerox Corporation Bit manipulation circuitry in a microprocessor
US4298933A (en) * 1978-07-08 1981-11-03 Tokyo Shibaura Denki Kabushiki Kaisha Data-processing device including means to suppress the execution of unnecessary instructions
US4250545A (en) * 1978-12-29 1981-02-10 Bell Telephone Laboratories, Incorporated Data processing apparatus providing autoloading of memory pointer registers
US4293907A (en) * 1978-12-29 1981-10-06 Bell Telephone Laboratories, Incorporated Data processing apparatus having op-code extension register
JPS56149646A (en) * 1980-04-21 1981-11-19 Toshiba Corp Operation controller
US4525776A (en) * 1980-06-02 1985-06-25 Bell Telephone Laboratories, Incorporated Arithmetic logic unit arranged for manipulating bits
US4373180A (en) * 1980-07-09 1983-02-08 Sperry Corporation Microprogrammed control system capable of pipelining even when executing a conditional branch instruction
US4441153A (en) * 1981-04-03 1984-04-03 International Business Machines Corp. Instruction register content modification using plural input gates and a data flow register
JPS60245062A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd デ−タ転送装置
JPS6151242A (ja) * 1984-08-20 1986-03-13 Fujitsu Ltd 命令デコ−ド回路
JPH0789319B2 (ja) * 1985-04-22 1995-09-27 株式会社日立製作所 デ−タ処理装置における先行制御装置
US4763253A (en) * 1986-09-26 1988-08-09 Motorola, Inc. Microcomputer with change of flow

Also Published As

Publication number Publication date
DE3751758T2 (de) 1996-11-07
EP0257650A3 (en) 1991-04-10
US5398319A (en) 1995-03-14
JPS6355635A (ja) 1988-03-10
EP0257650B1 (en) 1996-03-27
EP0257650A2 (en) 1988-03-02
KR950012089B1 (ko) 1995-10-13
KR880003243A (ko) 1988-05-14
DE3751758D1 (de) 1996-05-02

Similar Documents

Publication Publication Date Title
US4103331A (en) Data processing display system
KR940009094B1 (ko) 데이타처리 시스템
JP2554050B2 (ja) デ−タ処理方法
JPH06332792A (ja) データ処理装置及びそのデータ読み出し制御回路，データ書き込み制御回路
US6229543B1 (en) Microprocessor, and graphics processing apparatus and method using the same
JP2565495B2 (ja) デ−タ処理システム
JPS6014338A (ja) 計算機システムにおける分岐機構
US5034879A (en) Programmable data path width in a programmable unit having plural levels of subinstruction sets
US5077659A (en) Data processor employing the same microprograms for data having different bit lengths
JP2520882B2 (ja) デ−タ処理装置およびデ−タ処理方法
US4975837A (en) Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets
JP2553200B2 (ja) 情報処理装置
US6727903B1 (en) Microprocessor, and graphics processing apparatus and method using the same
JPH0560629B2 (ja)
JP3619343B2 (ja) データ処理装置と方法
JP2583506B2 (ja) データ処理装置
EP0305752A2 (en) Programmable data path width in a programmable unit having plural levels of subinstruction sets
JPH0222413B2 (ja)
JPH0642198B2 (ja) デ−タ処理装置
JP2671161B2 (ja) レジスタ干渉チェック方式
JP2933569B2 (ja) 中央演算処理装置
EP0333235A2 (en) Programmable data path width in a programmable unit having plural levels of subinstructions sets
JPH01156824A (ja) マイクロプロセッサ
JPH0855017A (ja) グラフィックスおよび画像処理用の整数データ処理回路、パイプライン付き乗算器ユニット、演算論理ユニット、およびシフト・レジスタ・ユニット
JPS61250753A (ja) アドレス拡張方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term