JP2555582B2 - Ｃｍｉ符号誤り検出回路 - Google Patents
Ｃｍｉ符号誤り検出回路Info
- Publication number
- JP2555582B2 JP2555582B2 JP62025632A JP2563287A JP2555582B2 JP 2555582 B2 JP2555582 B2 JP 2555582B2 JP 62025632 A JP62025632 A JP 62025632A JP 2563287 A JP2563287 A JP 2563287A JP 2555582 B2 JP2555582 B2 JP 2555582B2
- Authority
- JP
- Japan
- Prior art keywords
- crv
- circuit
- cmi
- detection circuit
- nrz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、CMI（Coded Mark Inversion）第号を用い
た伝送符号の通信方式に関する。
た伝送符号の通信方式に関する。
（従来の技術） CMI符号は２進符号の０に対して“0,1"を対応付け、
２進符号の１に対して“0,0"と“1,1"を交互に対応付け
た伝送路符号形式である。
２進符号の１に対して“0,0"と“1,1"を交互に対応付け
た伝送路符号形式である。
この符号形式は１の符号則違反を検出することによつ
て誤り発生したことを検出している。
て誤り発生したことを検出している。
（発明が解決しようとする問題点） したがつて誤りが発生したことを検出し、この誤り回
数を計数することはできても、どのビツトに誤りが発生
したかを検出することはできないという欠点があつた。
数を計数することはできても、どのビツトに誤りが発生
したかを検出することはできないという欠点があつた。
本発明の目的はNRZ符号のデータをCMI符号に変換して
送信する伝送方式において、誤つたビツトの位置を検出
することができるCMI符号誤り検出回路を提供すること
にある。
送信する伝送方式において、誤つたビツトの位置を検出
することができるCMI符号誤り検出回路を提供すること
にある。
（問題点を解決するための手段） 前記目的を達成するために本発明によるCMI符号誤り
検出回路NRZ符号のデータをCMI符号に変換するNRZ/CMI
変換回路、前記NRZ符号のデータの１を検出する１検出
回路ならびに前記NRZ/CMI変換回路および１検出回路に
接続され、NRZ符号のデータの１の次に０がきたときCRV
をかけるCRV回路とからなる送信部と、前記CRV回路の出
力信号を受信しワード同期をとるワード同期回路、前記
ワード同期回路の出力と前記CRV回路の出力信号のCMI符
号からNRZ符号への変換を行なうCMI/NRZ変換回路、前記
CRV回路の出力信号を受信し、１のCRVを検出する１のCR
V検出回路、前記CRV回路の出力信号を受信し、０のCRV
を検出する０のCRV検出回路ならびに前記CMI/NRZ変換回
路と前記１のCRV検出回路と０のCRV検出回路に接続さ
れ、CRVの符号則および１の次の０にはCRVがかかつてい
るという規則より誤りビツトを検出する誤り検出部とか
らなる受信部より構成されている。
検出回路NRZ符号のデータをCMI符号に変換するNRZ/CMI
変換回路、前記NRZ符号のデータの１を検出する１検出
回路ならびに前記NRZ/CMI変換回路および１検出回路に
接続され、NRZ符号のデータの１の次に０がきたときCRV
をかけるCRV回路とからなる送信部と、前記CRV回路の出
力信号を受信しワード同期をとるワード同期回路、前記
ワード同期回路の出力と前記CRV回路の出力信号のCMI符
号からNRZ符号への変換を行なうCMI/NRZ変換回路、前記
CRV回路の出力信号を受信し、１のCRVを検出する１のCR
V検出回路、前記CRV回路の出力信号を受信し、０のCRV
を検出する０のCRV検出回路ならびに前記CMI/NRZ変換回
路と前記１のCRV検出回路と０のCRV検出回路に接続さ
れ、CRVの符号則および１の次の０にはCRVがかかつてい
るという規則より誤りビツトを検出する誤り検出部とか
らなる受信部より構成されている。
（実施例） 以下、図面を参照して本発明をさらに詳しく説明す
る。第１図は本発明によるCMI符号誤り検出回路の実施
例を示すブロツク図である。図において、送信部101に
はNRZ/CMI変換回路103と１検出回路105とCRV（Cord Rul
e Violation）回路104とを含んでいる。NRZ/CMI変換回
路103は送出すべきNRZ信号をCMI符号に変換する。１検
出回路105はNRZ信号の１のビツトを検出する。
る。第１図は本発明によるCMI符号誤り検出回路の実施
例を示すブロツク図である。図において、送信部101に
はNRZ/CMI変換回路103と１検出回路105とCRV（Cord Rul
e Violation）回路104とを含んでいる。NRZ/CMI変換回
路103は送出すべきNRZ信号をCMI符号に変換する。１検
出回路105はNRZ信号の１のビツトを検出する。
本発明では入力されるNRZ符号の信号において、１の次
に０が来たときにCRVをかけるという規則を設けてい
る。
に０が来たときにCRVをかけるという規則を設けてい
る。
この規則は、CRV回路104によつて付加される。
すなわち１検出回路105が１を検出し、次のビツトが０
のとき、そのビツト対応のCMI符号の０に“0,1"ではな
く、この“0,1"に違反の“1,0"を加えている。
のとき、そのビツト対応のCMI符号の０に“0,1"ではな
く、この“0,1"に違反の“1,0"を加えている。
このようにして送信側から受信側に送出すると、受信側
において１のCRV符号則違反を検出したとき、その次がC
MI符号で0,1のとき、１のCRV符号則違反のビツトが誤り
である。０のCRVを検出したときその前のビツトが１で
あれば、その１のビツトは誤りでない、およびCRVがか
かつていない０の前のビツトが０であるときそこ０のビ
ツトは誤りではないという規則を利用して誤りが発生し
たビツトを特定することを可能にしている。
において１のCRV符号則違反を検出したとき、その次がC
MI符号で0,1のとき、１のCRV符号則違反のビツトが誤り
である。０のCRVを検出したときその前のビツトが１で
あれば、その１のビツトは誤りでない、およびCRVがか
かつていない０の前のビツトが０であるときそこ０のビ
ツトは誤りではないという規則を利用して誤りが発生し
たビツトを特定することを可能にしている。
一方、受信部102はワード同期回路111とCMI/NRZ変換
回路106と遅延回路107と１のCRV検出回路108と誤り検出
部109と０のCRV検出回路110とを含んでいる。
回路106と遅延回路107と１のCRV検出回路108と誤り検出
部109と０のCRV検出回路110とを含んでいる。
CMI/NRZ変換回路106はワード同期回路111の同期信号に
基づき、CMI符号をNRZ符号に変換する。一方、１のCRV
検出回路108はCMI符号則に違反する１が存在する場合に
はこれを検出し、さらに０のCRV検出回路110は送信側で
作られた０の違反符号を検出する。
基づき、CMI符号をNRZ符号に変換する。一方、１のCRV
検出回路108はCMI符号則に違反する１が存在する場合に
はこれを検出し、さらに０のCRV検出回路110は送信側で
作られた０の違反符号を検出する。
誤り検出回路109は上記CMI/NRZ変換回路106のNRZ符号、
１のCRV検出回路108および０のCRV検出回路110の出力に
よつて誤りを検出する。
１のCRV検出回路108および０のCRV検出回路110の出力に
よつて誤りを検出する。
遅延回路107は、CMI/NRZ変換回路106の出力を１ビツト
分遅延させる。
分遅延させる。
第２図は本発明にかかる符号則に関する具体例を示す
図である。
図である。
図において、201はCMI符号の受信信号で、ビツトが１
のCRVとなつている。かかる場合、１のCRVの次のビツト
がCMI符号で0,1であるとき誤りが１ビツト誤りであると
すると、１のCRVが検出されたビツトが誤つていると限
定できる。
のCRVとなつている。かかる場合、１のCRVの次のビツト
がCMI符号で0,1であるとき誤りが１ビツト誤りであると
すると、１のCRVが検出されたビツトが誤つていると限
定できる。
また、受信側で202,203のパターンを検出したとき、パ
ターン202のビツトでパターン203のビツトは０のCR
Vであるのでその前のパターン202と203のビツトの１
は誤りでないと判断できる。
ターン202のビツトでパターン203のビツトは０のCR
Vであるのでその前のパターン202と203のビツトの１
は誤りでないと判断できる。
さらにパターン204と205を検出したときパターン204と2
05のビツトが０のCRVではないのでその前のビツト
の０は誤りでないと判断できる。
05のビツトが０のCRVではないのでその前のビツト
の０は誤りでないと判断できる。
上記符号則および従来のCMI符号の誤り検出においてNRZ
符号の１のCRVを検出したとき誤りは前の１とCRVの１の
間に発生という規則を用いると誤りビツトを限定するこ
とができる。
符号の１のCRVを検出したとき誤りは前の１とCRVの１の
間に発生という規則を用いると誤りビツトを限定するこ
とができる。
第３図は本発明によるCMI符号誤り検出回路の送信側
の詳細を示したブロツク図である。
の詳細を示したブロツク図である。
第４図は本発明による回路を説明するためのタイムチヤ
ートである。
ートである。
第４図340で示すようなCMI符号が送信され、350で示す
ようなCMI符号が受信されたと想定する。ビツトでエ
ラーが発生しているのでビツトがCVRとなり、１のCRV
検出回路302はビツトでハイレベルを出力する。
ようなCMI符号が受信されたと想定する。ビツトでエ
ラーが発生しているのでビツトがCVRとなり、１のCRV
検出回路302はビツトでハイレベルを出力する。
一方、ビツトおよびが０のCRVであるので０のC
RV検出回路303はビツトおよびでハイレベルを
出力する。
RV検出回路303はビツトおよびでハイレベルを
出力する。
CMI/NRZ変換回路301は受信部入力350をNRZ符号に変換す
るので、351,352に示すようにビツトの部分が誤りの
状態で変換される。
るので、351,352に示すようにビツトの部分が誤りの
状態で変換される。
誤り検出回路305の出力355は１ビツト分遅延し、そのハ
イレベルの部分は誤りの可能性があるビツトを示すもの
である。したがつて受信部入力350のビツトにつ
いて誤りの可能性があることとなる。
イレベルの部分は誤りの可能性があるビツトを示すもの
である。したがつて受信部入力350のビツトにつ
いて誤りの可能性があることとなる。
誤り検出回路305は１のCRVとCRVの前の１のビツトの間
に誤りがあるという規則に基づいて、CMI/NRZ変換回路3
01の出力352と１のCRV検出回路302の出力353によつて35
5の出力を発生するように構成されている。
に誤りがあるという規則に基づいて、CMI/NRZ変換回路3
01の出力352と１のCRV検出回路302の出力353によつて35
5の出力を発生するように構成されている。
パターン検出回路306の出力356も１ビツト分遅延し、そ
のローレベル部分は誤りがないビツトを示すものであ
る。したがつて受信部の入力350のビツトおよび
について誤りがないこととなり（これはNRZ符号で０
のCRVの前のビツト１は誤りがないという規則）、さら
にビツトおよびについても誤りがないこととなる
（これはNRZ符号でCRVのかかつていない０の前のビツト
０は誤りでないという規則）。
のローレベル部分は誤りがないビツトを示すものであ
る。したがつて受信部の入力350のビツトおよび
について誤りがないこととなり（これはNRZ符号で０
のCRVの前のビツト１は誤りがないという規則）、さら
にビツトおよびについても誤りがないこととなる
（これはNRZ符号でCRVのかかつていない０の前のビツト
０は誤りでないという規則）。
よつて、パターン検出回路306の出力356のハイレベル部
分は誤りの可能性があることとなる。
分は誤りの可能性があることとなる。
ANDゲート307は誤り検出回路305の出力とパターン検出
回路306の出力を入力としているのでAND回路307の出力3
57に示めすように誤りの部分のビツトがハイレベルとな
る。
回路306の出力を入力としているのでAND回路307の出力3
57に示めすように誤りの部分のビツトがハイレベルとな
る。
これにより受信部の入力のビツトが誤りであると特定
される。
される。
（発明の効果） 本発明は以上説明したようにNRZ符号のデータをCMI符
号に変換して送信する伝送方式においてNRZ符号のデー
タの１の次に０がきたときCRVをかけるCRV回路を送信側
に設け、受信側では１のCRV検出回路出力、０のCRV検出
回路出力およびNRZ符号により誤りビツトを特定化でき
る誤り検出部を設けたものである。
号に変換して送信する伝送方式においてNRZ符号のデー
タの１の次に０がきたときCRVをかけるCRV回路を送信側
に設け、受信側では１のCRV検出回路出力、０のCRV検出
回路出力およびNRZ符号により誤りビツトを特定化でき
る誤り検出部を設けたものである。
したがつて誤りが生じた場合、その位置を検出できると
いう効果がある。
いう効果がある。
第１図は本発明によるCMI符号誤り検出回路の実施例を
示すブロツク図、第２図は本発明による符号則を説明す
るための図、第３図は第１図の受信部を詳細に示したブ
ロツク図、第４図は本発明回路の動作を説明するための
タイムチヤートである。 101……送信部、102……受信部 103……NRZ/CMI変換回路 104……CRV回路、105……１検出回路 106,301……CMI/NRZ変換回路 107,304……遅延回路 108,302……１のCRV検出回路 109,308……誤り検出部 110,303……０のCRV検出回路 111,308……ワード同期回路 305……誤り検出回路 306……パターン検出回路 307……ANDゲート
示すブロツク図、第２図は本発明による符号則を説明す
るための図、第３図は第１図の受信部を詳細に示したブ
ロツク図、第４図は本発明回路の動作を説明するための
タイムチヤートである。 101……送信部、102……受信部 103……NRZ/CMI変換回路 104……CRV回路、105……１検出回路 106,301……CMI/NRZ変換回路 107,304……遅延回路 108,302……１のCRV検出回路 109,308……誤り検出部 110,303……０のCRV検出回路 111,308……ワード同期回路 305……誤り検出回路 306……パターン検出回路 307……ANDゲート
Claims (1)
- 【請求項１】NRZ符号のデータをCMI符号に変換するNRZ/
CMI変換回路、前記NRZ符号のデータの１を検出する１検
出回路ならびに前記NRZ/CMI変換回路および１検出回路
に接続され、NRZ符号のデータの１の次に０がきたときC
RVをかけるCRV回路とからなる送信部と、前記CRV回路の
出力信号を受信しワード同期をとるワード同期回路、前
記ワード同期回路の出力と前記CRV回路の出力信号のCMI
符号からNRZ符号への変換を行なうCMI/NRZ変換回路、前
記CRV回路の出力信号を受信し、１のCRVを検出する１の
CRV検出回路、前記CRV回路の出力信号を受信し、０のCR
Vを検出する０のCRV検出回路ならびに前記CMI/NRZ変換
回路と前記１のCRV検出回路と０のCRV検出回路に接続さ
れ、CRVの符号則および１の次の０にはCRVがかかつてい
るという規則より誤りビツトを検出する誤り検出部とか
らなる受信部より構成したことを特徴とするCMI符号誤
り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62025632A JP2555582B2 (ja) | 1987-02-06 | 1987-02-06 | Ｃｍｉ符号誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62025632A JP2555582B2 (ja) | 1987-02-06 | 1987-02-06 | Ｃｍｉ符号誤り検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193732A JPS63193732A (ja) | 1988-08-11 |
| JP2555582B2 true JP2555582B2 (ja) | 1996-11-20 |
Family
ID=12171237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62025632A Expired - Lifetime JP2555582B2 (ja) | 1987-02-06 | 1987-02-06 | Ｃｍｉ符号誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555582B2 (ja) |
-
1987
- 1987-02-06 JP JP62025632A patent/JP2555582B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63193732A (ja) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4447903A (en) | Forward error correction using coding and redundant transmission | |
| US4259663A (en) | Contention interference detection by comparison of transmitted and received signal information | |
| US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
| US4244051A (en) | Data communication method and apparatus therefor | |
| US4442528A (en) | Pulse communication method and system using CMI to 3-level CMI conversion | |
| EP0276445B1 (en) | Method and apparatus for detecting transient errors | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| EP0474241B1 (en) | HDB3 Code violation detector | |
| EP0355988A2 (en) | Method and apparatus for transmitting and receiving characters using a balanced weight error correcting code | |
| US5510786A (en) | CMI encoder circuit | |
| US4977559A (en) | Improper bit combination detection circuit | |
| JPH03297236A (ja) | データ伝送方式 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JPH02240753A (ja) | 非同期通信用ｉｃ | |
| JPH04287543A (ja) | 並列光伝送回路 | |
| JP2718095B2 (ja) | パリテイチエツク方式 | |
| CA1285074C (en) | Data error detection circuit | |
| JP2003134090A (ja) | 情報送信装置、情報受信装置及び情報通信システム | |
| JPH0634481B2 (ja) | リモートループバック方式 | |
| JP2001119326A (ja) | 伝送路監視装置 | |
| JPS62250738A (ja) | 誤り検出回路 | |
| JPH01138843A (ja) | 符号送受信方式 | |
| JPH05129960A (ja) | Ｃｍｉ符号伝送方式 | |
| JPS5869151A (ja) | 復号化回路 |