JP2549642B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2549642B2 JP2549642B2 JP61315386A JP31538686A JP2549642B2 JP 2549642 B2 JP2549642 B2 JP 2549642B2 JP 61315386 A JP61315386 A JP 61315386A JP 31538686 A JP31538686 A JP 31538686A JP 2549642 B2 JP2549642 B2 JP 2549642B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- image
- mode
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/20—Function-generator circuits, e.g. circle generators line or curve smoothing circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Or Security For Electrophotography (AREA)
- Processing Or Creating Images (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、たとえばビットマップメモリ上でディス
プレイを見ながら文書画像等の画像情報の編集やファイ
リング、プリント出力等ができる画像処理装置に関す
る。
プレイを見ながら文書画像等の画像情報の編集やファイ
リング、プリント出力等ができる画像処理装置に関す
る。
（従来の技術） 近年、パーソナルコンピュータ、ワークステーショ
ン、電子ファイル装置、画像編集装置等、画像を扱った
装置が多くなってきている。また、これらの装置におい
ては、高速性、並列処理機能等の要求が強くなってい
る。
ン、電子ファイル装置、画像編集装置等、画像を扱った
装置が多くなってきている。また、これらの装置におい
ては、高速性、並列処理機能等の要求が強くなってい
る。
すなわち、スキャナ、プリンタ等の画像入出力機器を
使用してビットマップメモリ上に画像情報を格納した
り、あるいは、ビットマップメモリ上の画像情報をプリ
ンタに出力している間に、同時に、ワープロ入力した
り、ディスプレイ上にメッセージを表示したいといった
要求がある。
使用してビットマップメモリ上に画像情報を格納した
り、あるいは、ビットマップメモリ上の画像情報をプリ
ンタに出力している間に、同時に、ワープロ入力した
り、ディスプレイ上にメッセージを表示したいといった
要求がある。
しかしながら、従来の機器においては、ビットマップ
メモリをアクセスするアドレス発生部は、１つかまたは
２つしか持っていない。このため、たとえば画像入出力
機器とビットマップメモリとの間で画像情報の転送を行
なう場合、少なくとも１つのアドレス発生部が必要であ
る。また、ビットマップメモリへキャラクタフォントを
書いて表示する場合には、ソース側、すなわちキャラク
タフォントのアドレスを発生するアドレス発生部ディス
ティネーション側、すなわち、キャラクタフォントを表
示するビットマップメモリのアドレスを発生するアドレ
ス発生部の少なくとも２つのアドレス発生部を必要とす
る。
メモリをアクセスするアドレス発生部は、１つかまたは
２つしか持っていない。このため、たとえば画像入出力
機器とビットマップメモリとの間で画像情報の転送を行
なう場合、少なくとも１つのアドレス発生部が必要であ
る。また、ビットマップメモリへキャラクタフォントを
書いて表示する場合には、ソース側、すなわちキャラク
タフォントのアドレスを発生するアドレス発生部ディス
ティネーション側、すなわち、キャラクタフォントを表
示するビットマップメモリのアドレスを発生するアドレ
ス発生部の少なくとも２つのアドレス発生部を必要とす
る。
このため、キャラクタフォントの表示と画像情報の入
出力転送を同時に行うことができなかった。また、何枚
もプリントアウトをしている際に、オペレータは何も行
うことができなかった。
出力転送を同時に行うことができなかった。また、何枚
もプリントアウトをしている際に、オペレータは何も行
うことができなかった。
したがって、作業効率の面で問題があった。
（発明が解決しようとする問題点） 上記のように、外部入出力手段あるいは前記外部記憶
手段と前記表示メモリ手段との間で画像の転送と、表示
手段における文字データの付加表示とを同時処理するこ
とができ、作業効率を向上させることができる画像処理
装置を提供することを目的とする。
手段と前記表示メモリ手段との間で画像の転送と、表示
手段における文字データの付加表示とを同時処理するこ
とができ、作業効率を向上させることができる画像処理
装置を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） この発明の画像処理装置は、インターフェース手段を
介して外部入出力手段および外部記憶手段と接続され、
画像データの処理を行うものにおいて、外部入出力手段
から新たに入力される画像データおよび外部記憶手段に
すでに記憶されている画像データに対し画像処理を行う
画像処理手段、この画像処理手段により画像処理された
画像データおよび文字データを表示する表示手段、この
表示手段により表示される画像データを一時記憶し、か
つこの一時記憶した画像データとともに表示手段に表示
される文字データを記憶する表示メモリ手段、および外
部入出力手段あるいは外部記憶手段と、表示メモリ手段
との間で画像の転送を行う第１モードと表示手段に文字
データを画像データとともに表示する第２モードとを有
し、かつ第１および第２のモードのいずれかを選択的に
設定し、第１モードを設定した場合、画像処理手段、表
示手段、及び表示メモリ手段の各動作を所定のプログラ
ムに従って制御することにより、外部入出力手段あるい
は外部記憶手段へ画像処理された画像データを転送さ
せ、また、第２モードを設定した場合、表示手段及び表
示メモリ手段の各動作を所定のプログラムに従って制御
することにより、表示メモリ手段内に記憶されている文
字データと画像データとをともに表示手段に表示させる
第１の制御手段から構成され、表示メモリ手段が、その
内部に、表示手段により表示される画像データを一時記
憶する表示メモリ領域及びこの表示メモリ領域に一時記
憶された画像データとともに表示手段に表示される文字
データのフォントデータを記憶するフォントメモリ領域
を有するメモリと、このメモリの表示メモリ領域と、外
部入出力手段あるいは外部記憶手段との間で画像データ
を転送する際に、表示メモリ領域のアドレスを発生する
第１アドレス発生手段と、表示メモリ領域に記憶された
画像データとともに文字データを表示手段に表示する際
に、メモリのフォントメモリ領域のアドレスを発生する
第２アドレス発生手段と、表示メモリ領域に記憶された
画像データとともに文字データを表示手段に表示する際
に、表示メモリ領域のアドレスを発生する第３アドレス
発生手段と、第１の制御手段により設定される両モード
に基づいて、アドレス発生手段のいずれかを選択して動
作させるものであって、第１モードが第１の制御手段に
より設定されている場合には、第１アドレス発生手段を
動作させて表示メモリ領域のアドレスを発生することに
より、外部入出力手段あるいは外部記憶手段と表示メモ
リ領域との間で、画像処理された画像データの転送を行
い、この転送処理中に第２モードが第１の制御手段によ
り設定され、かつ次の新たな第１モードが設定されてい
ない場合には、以前に設定された第１モードに基づく画
像データの転送後、第２アドレス発生手段を動作させて
フォントメモリ領域のアドレスを発生することにより、
フォントメモリ領域からフォントデータを読出し、第３
アドレス発生手段を動作させて前記表示メモリ領域のア
ドレスを発生することにより、読出したフォントデータ
に基づく文字データを表示メモリ領域に書き込む処理を
行う第２の制御手段とを含むことにより構成されるもの
である。
介して外部入出力手段および外部記憶手段と接続され、
画像データの処理を行うものにおいて、外部入出力手段
から新たに入力される画像データおよび外部記憶手段に
すでに記憶されている画像データに対し画像処理を行う
画像処理手段、この画像処理手段により画像処理された
画像データおよび文字データを表示する表示手段、この
表示手段により表示される画像データを一時記憶し、か
つこの一時記憶した画像データとともに表示手段に表示
される文字データを記憶する表示メモリ手段、および外
部入出力手段あるいは外部記憶手段と、表示メモリ手段
との間で画像の転送を行う第１モードと表示手段に文字
データを画像データとともに表示する第２モードとを有
し、かつ第１および第２のモードのいずれかを選択的に
設定し、第１モードを設定した場合、画像処理手段、表
示手段、及び表示メモリ手段の各動作を所定のプログラ
ムに従って制御することにより、外部入出力手段あるい
は外部記憶手段へ画像処理された画像データを転送さ
せ、また、第２モードを設定した場合、表示手段及び表
示メモリ手段の各動作を所定のプログラムに従って制御
することにより、表示メモリ手段内に記憶されている文
字データと画像データとをともに表示手段に表示させる
第１の制御手段から構成され、表示メモリ手段が、その
内部に、表示手段により表示される画像データを一時記
憶する表示メモリ領域及びこの表示メモリ領域に一時記
憶された画像データとともに表示手段に表示される文字
データのフォントデータを記憶するフォントメモリ領域
を有するメモリと、このメモリの表示メモリ領域と、外
部入出力手段あるいは外部記憶手段との間で画像データ
を転送する際に、表示メモリ領域のアドレスを発生する
第１アドレス発生手段と、表示メモリ領域に記憶された
画像データとともに文字データを表示手段に表示する際
に、メモリのフォントメモリ領域のアドレスを発生する
第２アドレス発生手段と、表示メモリ領域に記憶された
画像データとともに文字データを表示手段に表示する際
に、表示メモリ領域のアドレスを発生する第３アドレス
発生手段と、第１の制御手段により設定される両モード
に基づいて、アドレス発生手段のいずれかを選択して動
作させるものであって、第１モードが第１の制御手段に
より設定されている場合には、第１アドレス発生手段を
動作させて表示メモリ領域のアドレスを発生することに
より、外部入出力手段あるいは外部記憶手段と表示メモ
リ領域との間で、画像処理された画像データの転送を行
い、この転送処理中に第２モードが第１の制御手段によ
り設定され、かつ次の新たな第１モードが設定されてい
ない場合には、以前に設定された第１モードに基づく画
像データの転送後、第２アドレス発生手段を動作させて
フォントメモリ領域のアドレスを発生することにより、
フォントメモリ領域からフォントデータを読出し、第３
アドレス発生手段を動作させて前記表示メモリ領域のア
ドレスを発生することにより、読出したフォントデータ
に基づく文字データを表示メモリ領域に書き込む処理を
行う第２の制御手段とを含むことにより構成されるもの
である。
（作用） この発明は、外部入出力手段あるいは外部記憶手段
と、表示メモリ手段との間で画像の転送を行う第１モー
ドと表示手段に文字データを画像データとともに表示す
る第２モードとを有し、かつ第１および第２のモードの
いずれかを選択的に設定し、第１モードを設定した場
合、画像処理手段、表示手段、及び表示メモリ手段の各
動作を所定のプログラムに従って制御することにより、
外部入出力手段あるいは外部記憶手段へ画像処理された
画像データを転送させ、また、第２モードを設定した場
合、表示手段及び表示メモリ手段の各動作を所定のプロ
グラムに従って制御することにより、表示メモリ手段内
に記憶されている文字データと画像データとをともに表
示手段に表示させるようにし、表示メモリ手段が、この
制御により設定される両モードに基づいて、３つの第
１、第２、第３アドレス発生手段のいずれかを選択して
動作させるものであって、第１モードが設定されている
場合には、第１アドレス発生手段を動作させて表示メモ
リ領域のアドレスを発生することにより、外部入出力手
段あるいは外部記憶手段とメモリ内の表示メモリ領域と
の間で、画像処理された画像データの転送を行い、この
転送処理中に第２モードが設定され、かつ次の新たな第
１モードが設定されていない場合には、以前に設定され
た第１モードに基づく画像データの転送後、第２アドレ
ス発生手段を動作させてメモリ内のフォントメモリ領域
のアドレスを発生することにより、メモリ内のフォント
メモリ領域からフォントデータを読出し、第３アドレス
発生手段を動作させてメモリ内の表示メモリ領域のアド
レスを発生することにより、読出したフォントデータに
基づく文字データをメモリ内の表示メモリ領域に書き込
む処理を行うようにしたものである。
と、表示メモリ手段との間で画像の転送を行う第１モー
ドと表示手段に文字データを画像データとともに表示す
る第２モードとを有し、かつ第１および第２のモードの
いずれかを選択的に設定し、第１モードを設定した場
合、画像処理手段、表示手段、及び表示メモリ手段の各
動作を所定のプログラムに従って制御することにより、
外部入出力手段あるいは外部記憶手段へ画像処理された
画像データを転送させ、また、第２モードを設定した場
合、表示手段及び表示メモリ手段の各動作を所定のプロ
グラムに従って制御することにより、表示メモリ手段内
に記憶されている文字データと画像データとをともに表
示手段に表示させるようにし、表示メモリ手段が、この
制御により設定される両モードに基づいて、３つの第
１、第２、第３アドレス発生手段のいずれかを選択して
動作させるものであって、第１モードが設定されている
場合には、第１アドレス発生手段を動作させて表示メモ
リ領域のアドレスを発生することにより、外部入出力手
段あるいは外部記憶手段とメモリ内の表示メモリ領域と
の間で、画像処理された画像データの転送を行い、この
転送処理中に第２モードが設定され、かつ次の新たな第
１モードが設定されていない場合には、以前に設定され
た第１モードに基づく画像データの転送後、第２アドレ
ス発生手段を動作させてメモリ内のフォントメモリ領域
のアドレスを発生することにより、メモリ内のフォント
メモリ領域からフォントデータを読出し、第３アドレス
発生手段を動作させてメモリ内の表示メモリ領域のアド
レスを発生することにより、読出したフォントデータに
基づく文字データをメモリ内の表示メモリ領域に書き込
む処理を行うようにしたものである。
（実施例） 以下、この発明の一実施例について図面を参照して説
明する。
明する。
第２図はその発明の画像処理装置としての電子ファイ
ル装置を示すものである。すなわち、各種制御を行うCP
U1、制御プログラム等が記憶されるCPUメモリ２、各種
ディスク装置のインターフェース回路３、データベース
等を記憶する磁気ディスク等のハードディスク５、保持
記憶装置としてのフロッピーディスク６、文書画像を記
憶する光ディスク装置７、人間とのマンマシンインター
フェースを行いマウス、キーボード等で構成され画像情
報に対応する固有の検索コードおよび各種動作指令など
を入力するマウス・キーボード部４、画像情報を記憶
し、複数の原稿の画像情報に対応する記憶容量を有する
画像バッファ８、文書画像等を表示するディスプレイ
（表示手段）12、このディスプレイ12に表示する情報を
記憶し、文字あるいは記号などのパターン情報が記憶さ
れている表示メモリ部９、画像の回転、拡大、縮小等の
画像処理を行う画像処理回路10、画像情報を入力する２
次元走査装置等のスキャナ13、画像情報のハードコピー
をとるプリンタ14、上記スキャナ13、プリンタ14と本体
とのインターフェースを行うスキャナプリンタインター
フェース11等から構成されている。
ル装置を示すものである。すなわち、各種制御を行うCP
U1、制御プログラム等が記憶されるCPUメモリ２、各種
ディスク装置のインターフェース回路３、データベース
等を記憶する磁気ディスク等のハードディスク５、保持
記憶装置としてのフロッピーディスク６、文書画像を記
憶する光ディスク装置７、人間とのマンマシンインター
フェースを行いマウス、キーボード等で構成され画像情
報に対応する固有の検索コードおよび各種動作指令など
を入力するマウス・キーボード部４、画像情報を記憶
し、複数の原稿の画像情報に対応する記憶容量を有する
画像バッファ８、文書画像等を表示するディスプレイ
（表示手段）12、このディスプレイ12に表示する情報を
記憶し、文字あるいは記号などのパターン情報が記憶さ
れている表示メモリ部９、画像の回転、拡大、縮小等の
画像処理を行う画像処理回路10、画像情報を入力する２
次元走査装置等のスキャナ13、画像情報のハードコピー
をとるプリンタ14、上記スキャナ13、プリンタ14と本体
とのインターフェースを行うスキャナプリンタインター
フェース11等から構成されている。
上記CPU1、CPUメモリ２、インターフェース回路３、
マウス・キーボード部４、画像バッファ８、表示メモリ
部９、画像処理回路10、およびスキャナプリンタインタ
ーフェース11はCPUバス15に接続されており、CPU1から
のアクセスにより制御される。
マウス・キーボード部４、画像バッファ８、表示メモリ
部９、画像処理回路10、およびスキャナプリンタインタ
ーフェース11はCPUバス15に接続されており、CPU1から
のアクセスにより制御される。
また、画像情報を高速で転送するための画像バス16を
設けてあり、この画像バス16には画像バッファ８、表示
メモリ部９、画像処理回路10、画像バス16、およびスキ
ャナプリンタインターフェース11が接続されている。
設けてあり、この画像バス16には画像バッファ８、表示
メモリ部９、画像処理回路10、画像バス16、およびスキ
ャナプリンタインターフェース11が接続されている。
上記メモリボードとしての画像バッファ８、表示メモ
リ部９にはそれぞれメモリをアクセスするためのアドレ
ス発生器を複数個持っており、各装置間で画像情報の転
送等が行えるようになっている。
リ部９にはそれぞれメモリをアクセスするためのアドレ
ス発生器を複数個持っており、各装置間で画像情報の転
送等が行えるようになっている。
すなわち、スキャナ13より画像情報を入力する際に
は、CPU1より各装置に必要なパラメータ等のセットを行
い、スキャナ13をスタートさせることにより、画像情報
がスキャナプリンタインターフェース11を介して画像バ
ッファ８に送られ、画像バッファ８ではこれに同期して
アドレス発生器にクロックを与えてアドレスを順次カウ
ントアップし、画像情報を記憶する。
は、CPU1より各装置に必要なパラメータ等のセットを行
い、スキャナ13をスタートさせることにより、画像情報
がスキャナプリンタインターフェース11を介して画像バ
ッファ８に送られ、画像バッファ８ではこれに同期して
アドレス発生器にクロックを与えてアドレスを順次カウ
ントアップし、画像情報を記憶する。
次に、表示メモリ部９の画像情報をプリンタ14に出力
する場合には、表示メモリ部９にある複数のアドレス発
生器の１つを用いてプリントアウトする画像情報のアド
レスを発生し、これによって読出された画像情報を画像
バス16、スキャナプリンタインターフェース11を介して
プリンタ14に送られ出力される。
する場合には、表示メモリ部９にある複数のアドレス発
生器の１つを用いてプリントアウトする画像情報のアド
レスを発生し、これによって読出された画像情報を画像
バス16、スキャナプリンタインターフェース11を介して
プリンタ14に送られ出力される。
上記表示メモリ部９は、第１図に示すように、CPUバ
スインターフェース80、81、82、画像バスインターフェ
ース83、84、表示メモリ部９全体の制御を行うコントロ
ーラ85、CPUバス15からのアクセスによるデータと画像
バス16からのアクセスによるデータの選択を行うマルチ
プレクサ86、メモリ93をアクセスするためのアドレスを
発生する第１〜第３のアドレス発生器（第１〜第３のア
ドレス発生部）87、88、89、ディスプレイ12の同期信号
およびメモリ93上のディスプレイ12に表示するデータの
アドレスの発生等を行うCRTコントローラ91、上記アド
レス発生器87、88、89およびCRTコントローラ91により
出力されたアドレスの選択等を行い、メモリ93にアドレ
スを与えアドレス制御部92、メモリ93にデータを書込む
かあるいは読出すかのデータ演算処理等のラスターオペ
レーションを行うBITBLT回路90、および上記メモリ93と
ディスプレイ12とのインターフェースを行うCRTインタ
ーフェース94から構成されている。
スインターフェース80、81、82、画像バスインターフェ
ース83、84、表示メモリ部９全体の制御を行うコントロ
ーラ85、CPUバス15からのアクセスによるデータと画像
バス16からのアクセスによるデータの選択を行うマルチ
プレクサ86、メモリ93をアクセスするためのアドレスを
発生する第１〜第３のアドレス発生器（第１〜第３のア
ドレス発生部）87、88、89、ディスプレイ12の同期信号
およびメモリ93上のディスプレイ12に表示するデータの
アドレスの発生等を行うCRTコントローラ91、上記アド
レス発生器87、88、89およびCRTコントローラ91により
出力されたアドレスの選択等を行い、メモリ93にアドレ
スを与えアドレス制御部92、メモリ93にデータを書込む
かあるいは読出すかのデータ演算処理等のラスターオペ
レーションを行うBITBLT回路90、および上記メモリ93と
ディスプレイ12とのインターフェースを行うCRTインタ
ーフェース94から構成されている。
上記第１〜第３のアドレス発生器87、88、89により３
つの別々のアドレスを発生するアドレス発生手段100が
構成されている。
つの別々のアドレスを発生するアドレス発生手段100が
構成されている。
上記第１〜第３のアドレス発生器87、88、89は第３図
に示すように、構成されている。すなわち、パラメータ
レジスタ群31は、アドレス計算を行うための種々のパラ
メータを格納するレジスタ群からなり、レジスタへセッ
トするためのデータ（D0〜D15）が上記CPU1よりI/Oバッ
ファ32を介して供給され、レジスタセレクト信号（RA0
〜RA4）により指定されたレジストにセットされる。ア
ドレス発生部73は２次元のアドレスを発生する回路でＸ
アドレス発生部39、Ｙアドレス発生部41、アドレスの最
短距離近似を行う四捨五入回路43、44より構成される。
アドレス発生部73より出力されたアドレスはアドレス交
換部47で１次元のアドレスに変換され、CPU1からのアド
レス（CA0〜CA25）と選択回路48でマルチプレックスさ
れてアウトプットバッファ50を介してアドレス制御部92
に供給される。
に示すように、構成されている。すなわち、パラメータ
レジスタ群31は、アドレス計算を行うための種々のパラ
メータを格納するレジスタ群からなり、レジスタへセッ
トするためのデータ（D0〜D15）が上記CPU1よりI/Oバッ
ファ32を介して供給され、レジスタセレクト信号（RA0
〜RA4）により指定されたレジストにセットされる。ア
ドレス発生部73は２次元のアドレスを発生する回路でＸ
アドレス発生部39、Ｙアドレス発生部41、アドレスの最
短距離近似を行う四捨五入回路43、44より構成される。
アドレス発生部73より出力されたアドレスはアドレス交
換部47で１次元のアドレスに変換され、CPU1からのアド
レス（CA0〜CA25）と選択回路48でマルチプレックスさ
れてアウトプットバッファ50を介してアドレス制御部92
に供給される。
また、ライン制御部71において、アフィン変換のアド
レス発生時における主走査、副走査の制御を行い、終了
信号AGEND、MSEND、SSENDを出力する。
レス発生時における主走査、副走査の制御を行い、終了
信号AGEND、MSEND、SSENDを出力する。
また、クリッピング制御部72は、ビット単位のクリッ
ピングが行えるようにしたものである。すなわち、クリ
ッピングアドレスを設定することにより、アドレス発生
部73から出力されるアドレスと比較を行い、ウインドウ
内を表わすWND信号、ウインドウの左エッジを表わすLWN
D信号、ウインドウの右エッジを表わすRWND信号を出力
し、上記BITBLT回路90において、クリッピング処理が行
われる。
ピングが行えるようにしたものである。すなわち、クリ
ッピングアドレスを設定することにより、アドレス発生
部73から出力されるアドレスと比較を行い、ウインドウ
内を表わすWND信号、ウインドウの左エッジを表わすLWN
D信号、ウインドウの右エッジを表わすRWND信号を出力
し、上記BITBLT回路90において、クリッピング処理が行
われる。
上記アドレス発生器87、88、89のパラメータの概念
は、第４図に示すようになっている。ただし、Ｘ方向走
査幅XW:xw、スタートアドレスSTA:xsta、ysta、主走査
ステップ数MD;mdx、mdy、幅走査ステップ数SD;sdx、sd
y、主走査繰返し数MN;mn、幅走査線繰返し数SN;sn、ク
リッピングアドレスCI、CE;cxi、cyi、cxe、cyeとな
り、主走査はP0→P1で行われ、幅走査はP0→P2で行われ
る。上記P0の座標は（xsta、ysta）で表わされ、P1の座
標（xsta＋（mdx）×（mn）、ysta＋（mdy）×（mn））
で表わされ、P2の座標は（xsta＋（sdx）×ｘ（sn）、y
sta＋（sdy）×（sn））で表わされるようになってい
る。
は、第４図に示すようになっている。ただし、Ｘ方向走
査幅XW:xw、スタートアドレスSTA:xsta、ysta、主走査
ステップ数MD;mdx、mdy、幅走査ステップ数SD;sdx、sd
y、主走査繰返し数MN;mn、幅走査線繰返し数SN;sn、ク
リッピングアドレスCI、CE;cxi、cyi、cxe、cyeとな
り、主走査はP0→P1で行われ、幅走査はP0→P2で行われ
る。上記P0の座標は（xsta、ysta）で表わされ、P1の座
標（xsta＋（mdx）×（mn）、ysta＋（mdy）×（mn））
で表わされ、P2の座標は（xsta＋（sdx）×ｘ（sn）、y
sta＋（sdy）×（sn））で表わされるようになってい
る。
また、タイミングコントローラ35は、全体のコントロ
ールを行うものであり、アドレスカウンタ用クロックCC
LKの立上がりで次のアドレスが出力されるようになって
いる。
ールを行うものであり、アドレスカウンタ用クロックCC
LKの立上がりで次のアドレスが出力されるようになって
いる。
また、すべての出力端子は、アウトプットイネーブル
信号OEによる３ステート構成となっている。
信号OEによる３ステート構成となっている。
なお、上記アドレス発生器87、88、89の詳細な動作に
ついては特願昭61−126406号に記載されているので、こ
こではその説明を省略する。
ついては特願昭61−126406号に記載されているので、こ
こではその説明を省略する。
次に、上記表示メモリ部９のコントローラ85につい
て、第５図を用いて説明する。すなわち、上記コントロ
ーラ85は、外部の影響を受けずに、表示メモリ部９内だ
けで動作可能な自走およびイネーブル信号を出力する自
走モード（第１モード）レジスタ100、この自走モード
レジスタ100からの自走イネーブル、自走モード、CPU1
からのアクセスクロックであるCPUクロックあるいは上
記画像バス16からのアクセスクロックである画像バスク
ロックが入力され、これらの入力からどの処理を実行す
るかを選択し、選択した処理に対応するコードを出力す
るアービトレーション部101、このアービトレーション
部101からのコードをラッチするFF回路（フリップフロ
ップ回路）102、種々の動作における回路の制御信号が
格納されているROMであり、上記FF回路102でラッチした
コードに対応した制御信号を出力するシーケンサROM10
3、このシーケンサROM103からの制御信号をラッチするF
F回路104、および上記アドレス発生器87、88、89からの
終了信号AGENDを受取り、自走モードの際の終了を検出
し、自走モードレジスタ100のイネーブル信号をディス
エイブルとすることにより、自走終了後に、再びアクセ
スをしないように制御する終了処理部105によって構成
されている。
て、第５図を用いて説明する。すなわち、上記コントロ
ーラ85は、外部の影響を受けずに、表示メモリ部９内だ
けで動作可能な自走およびイネーブル信号を出力する自
走モード（第１モード）レジスタ100、この自走モード
レジスタ100からの自走イネーブル、自走モード、CPU1
からのアクセスクロックであるCPUクロックあるいは上
記画像バス16からのアクセスクロックである画像バスク
ロックが入力され、これらの入力からどの処理を実行す
るかを選択し、選択した処理に対応するコードを出力す
るアービトレーション部101、このアービトレーション
部101からのコードをラッチするFF回路（フリップフロ
ップ回路）102、種々の動作における回路の制御信号が
格納されているROMであり、上記FF回路102でラッチした
コードに対応した制御信号を出力するシーケンサROM10
3、このシーケンサROM103からの制御信号をラッチするF
F回路104、および上記アドレス発生器87、88、89からの
終了信号AGENDを受取り、自走モードの際の終了を検出
し、自走モードレジスタ100のイネーブル信号をディス
エイブルとすることにより、自走終了後に、再びアクセ
スをしないように制御する終了処理部105によって構成
されている。
上記自走モードとしては、上記アドレス発生器を１つ
使用して、パターン描画を行うdrawモード、アドレス発
生器を２つ使用して、メモリ93内のデータのコピーを行
うコピーモード、また２つのメモリ領域のデータ交換を
行うスワップモード、およびキャラクタフォントを書込
むキャラクタモード等がある。
使用して、パターン描画を行うdrawモード、アドレス発
生器を２つ使用して、メモリ93内のデータのコピーを行
うコピーモード、また２つのメモリ領域のデータ交換を
行うスワップモード、およびキャラクタフォントを書込
むキャラクタモード等がある。
上記FF回路104にラッチされる信号は、制御信号だけ
でなく、シーケンスROM103の下位アドレスがラッチさ
れ、シーケンスROM103にフィードバックされている。こ
れにより、シーケンスROM103の下位データに、飛び先番
地を記憶させておくことにより、シーケンスROM103の任
意のアドレスにアクセスすることができ、制御信号を発
生させることができる。
でなく、シーケンスROM103の下位アドレスがラッチさ
れ、シーケンスROM103にフィードバックされている。こ
れにより、シーケンスROM103の下位データに、飛び先番
地を記憶させておくことにより、シーケンスROM103の任
意のアドレスにアクセスすることができ、制御信号を発
生させることができる。
また、上記シーケンスROM103から出力される制御信号
には、アクセス終了信号があり、終了処理部105におい
て、FF回路102のイネーブル信号を作成し、シーケンス
終了後に、次のアクセスモードをアービトレーション部
101より受取るようにしている。
には、アクセス終了信号があり、終了処理部105におい
て、FF回路102のイネーブル信号を作成し、シーケンス
終了後に、次のアクセスモードをアービトレーション部
101より受取るようにしている。
次に、上記表示メモリ部９のメモリ93について、第６
図を用いて説明する。すなわち、上記メモリ93はビット
マップメモリとして構成されており、２次元のメモリと
して、表示メモリ領域93a、ウインドウバッファ領域93
b、フォントメモリ領域93cの３つの領域に分割されてい
る。
図を用いて説明する。すなわち、上記メモリ93はビット
マップメモリとして構成されており、２次元のメモリと
して、表示メモリ領域93a、ウインドウバッファ領域93
b、フォントメモリ領域93cの３つの領域に分割されてい
る。
上記表示メモリ領域93aは、実際に上記ディスプレイ1
2に表示する領域であり、この領域に記憶された画像情
報のみがディスプレイ12に表示されるようになってい
る。
2に表示する領域であり、この領域に記憶された画像情
報のみがディスプレイ12に表示されるようになってい
る。
上記ウインドウバッファ領域93bは、上記ディスプレ
イ12に表示するためのプロパティーシートを記憶した
り、上記表示メモリ領域93aに記憶されているデータを
一時、退避させるのに使用する領域である。この場合に
は、自走モードにおける、コピーモードや、スワップモ
ードを使用することにより、表示メモリ領域93aのデー
タとウインドウバッファ領域93bのデータを交換して、
プロパティーシートを表示するなどの方法をとってい
る。
イ12に表示するためのプロパティーシートを記憶した
り、上記表示メモリ領域93aに記憶されているデータを
一時、退避させるのに使用する領域である。この場合に
は、自走モードにおける、コピーモードや、スワップモ
ードを使用することにより、表示メモリ領域93aのデー
タとウインドウバッファ領域93bのデータを交換して、
プロパティーシートを表示するなどの方法をとってい
る。
上記フォントメモリ領域93cは、キャラクタフォント
を記憶する領域で、上記ディスプレイ12に文字を表示す
る際には、フォントメモリ領域にあるキャラクタフォン
トを自走モードにより表示メモリ領域93aに書込むよう
になっている。
を記憶する領域で、上記ディスプレイ12に文字を表示す
る際には、フォントメモリ領域にあるキャラクタフォン
トを自走モードにより表示メモリ領域93aに書込むよう
になっている。
次に、このような構成において動作を説明する。ま
ず、上記表示メモリ部９に記憶され、ディスプレイ12に
表示されている、第７図に示すＡの画像データをプリン
タ14に出力する動作について説明する。たとえば今、上
記Ａの領域をアクセスするのに、第１のアドレス発生器
87を用い、上記CPU1からこの領域をアクセスするのに必
要なパラメータを第１のアドレス発生器87のパラメータ
レジスタ群31にセットする。また、画像処理回路10、ス
キャナプリンタインターフェース11にも同様に必要なパ
ラメータをセットする。
ず、上記表示メモリ部９に記憶され、ディスプレイ12に
表示されている、第７図に示すＡの画像データをプリン
タ14に出力する動作について説明する。たとえば今、上
記Ａの領域をアクセスするのに、第１のアドレス発生器
87を用い、上記CPU1からこの領域をアクセスするのに必
要なパラメータを第１のアドレス発生器87のパラメータ
レジスタ群31にセットする。また、画像処理回路10、ス
キャナプリンタインターフェース11にも同様に必要なパ
ラメータをセットする。
次に、CPU1からの命令によりスタートがかかり、画像
処理回路10より画像バス16を介して、読み出し用画像バ
スクロックが表示メモリ部９へ送られる。この表示メモ
リ部９では、上記画像バスクロックはコントローラ部85
に入力される。これにより、コントローラ部85内のアー
ビトレーション部101において、処理モード（第２モー
ド）の選択が行われる。このとき、CPU1からのクロック
や自走モードのイネーブル信号は、ディスエイブルであ
るため、アービトレーション部101では、画像バスリー
ドのモードが選択され、シーケンスROM103への上位アド
レスとしてのコードがFF回路102にラッチされる。これ
により、シーケンサ回路が働き、画像バスリードの制御
信号がFF回路104より出力される。この制御信号によ
り、第１のアドレス発生器87がセレクトされ、アウトプ
ットイネーブル信号がイネーブル状態となり、第１のア
ドレス発生器87より、画像情報Ａのアドレスが出力され
る。このアドレスは、アドレス制御部92を介して、メモ
リ93に供給されると同時に、制御信号としてメモリ93
へ、RAS信号、CAS信号を供給する。
処理回路10より画像バス16を介して、読み出し用画像バ
スクロックが表示メモリ部９へ送られる。この表示メモ
リ部９では、上記画像バスクロックはコントローラ部85
に入力される。これにより、コントローラ部85内のアー
ビトレーション部101において、処理モード（第２モー
ド）の選択が行われる。このとき、CPU1からのクロック
や自走モードのイネーブル信号は、ディスエイブルであ
るため、アービトレーション部101では、画像バスリー
ドのモードが選択され、シーケンスROM103への上位アド
レスとしてのコードがFF回路102にラッチされる。これ
により、シーケンサ回路が働き、画像バスリードの制御
信号がFF回路104より出力される。この制御信号によ
り、第１のアドレス発生器87がセレクトされ、アウトプ
ットイネーブル信号がイネーブル状態となり、第１のア
ドレス発生器87より、画像情報Ａのアドレスが出力され
る。このアドレスは、アドレス制御部92を介して、メモ
リ93に供給されると同時に、制御信号としてメモリ93
へ、RAS信号、CAS信号を供給する。
これにより、メモリ93より画像情報Ａのデータが読出
され、BITBLT回路90、マルチプレクサ86、画像バスイン
ターフェース83を介して、画像バス16上に出力される。
画像バス16上に出力された画像情報は、スキャナプリン
タインターフェース11を介してプリンタ14に送られ、プ
リンタ用紙に印字される。
され、BITBLT回路90、マルチプレクサ86、画像バスイン
ターフェース83を介して、画像バス16上に出力される。
画像バス16上に出力された画像情報は、スキャナプリン
タインターフェース11を介してプリンタ14に送られ、プ
リンタ用紙に印字される。
この動作を繰返すことにより、画像情報Ａはプリンタ
14に出力される。以上が、表示メモリ部９の画像情報を
プリントアウトする際の動作である。
14に出力される。以上が、表示メモリ部９の画像情報を
プリントアウトする際の動作である。
続いて、ディスプレイ12に文字を表示する際の動作に
ついて説明する。第７図に示すメモリ93において、フォ
ントメモリ領域93cに格納されているフォント情報Ｄを
表示メモリ領域93a内の領域Ｂに格納し、ディスプレイ1
2に表示する場合について説明する。このとき、アドレ
ス発生器としては、第２のアドレス発生器88、第３のア
ドレス発生器89を用い、第２のアドレス発生器88はフォ
ントメモリ領域93cにおけるフォント情報Ｄのアドレス
を発生し、第３のアドレス発生器89は表示メモリ領域93
aの領域Ｂのアドレスを発生するように、CPU1より各ア
ドレス発生器のパラメータレジスタ31にセットする。
ついて説明する。第７図に示すメモリ93において、フォ
ントメモリ領域93cに格納されているフォント情報Ｄを
表示メモリ領域93a内の領域Ｂに格納し、ディスプレイ1
2に表示する場合について説明する。このとき、アドレ
ス発生器としては、第２のアドレス発生器88、第３のア
ドレス発生器89を用い、第２のアドレス発生器88はフォ
ントメモリ領域93cにおけるフォント情報Ｄのアドレス
を発生し、第３のアドレス発生器89は表示メモリ領域93
aの領域Ｂのアドレスを発生するように、CPU1より各ア
ドレス発生器のパラメータレジスタ31にセットする。
次に、自走モードレジスタ100にキャラクタモードと
自走イネーブル信号をセットすることにより、キャラク
タ表示のシーケンスをスタートさせる。このとき、アー
ビトレーション部101では、キャラクタモードのコード
が出力され、FF回路102にラッチされる。次に、シーケ
ンサROM103より制御信号が出力され、FF回路104にラッ
チされ、表示メモリ部９の各回路に制御信号が送られ
る。このときの制御としては、まず第２のアドレス発生
器88に、アウトプットイネーブル信号が送られ、第２の
アドレス発生器88よりフォント情報Ｄのスタートアドレ
スが出力され、アドレス制御部92を介してメモリ93に入
力される。
自走イネーブル信号をセットすることにより、キャラク
タ表示のシーケンスをスタートさせる。このとき、アー
ビトレーション部101では、キャラクタモードのコード
が出力され、FF回路102にラッチされる。次に、シーケ
ンサROM103より制御信号が出力され、FF回路104にラッ
チされ、表示メモリ部９の各回路に制御信号が送られ
る。このときの制御としては、まず第２のアドレス発生
器88に、アウトプットイネーブル信号が送られ、第２の
アドレス発生器88よりフォント情報Ｄのスタートアドレ
スが出力され、アドレス制御部92を介してメモリ93に入
力される。
このとき、制御信号として、FF回路104からメモリ93
へRAS信号、CAS信号が送られ、フォント情報Ｄのデータ
が読出される。このデータは、BITBLT回路90の内部レジ
スタに一旦ラッチされる。次に、第２のアドレス発生器
88のアウトプットイネーブル信号をディスエーブルとし
て、ハイインピーダンス状態とし、同時に、第２のアド
レス発生器88にアドレスカウタ用クロックCCLKを入力す
ることにより、次のアドレスにしておく。
へRAS信号、CAS信号が送られ、フォント情報Ｄのデータ
が読出される。このデータは、BITBLT回路90の内部レジ
スタに一旦ラッチされる。次に、第２のアドレス発生器
88のアウトプットイネーブル信号をディスエーブルとし
て、ハイインピーダンス状態とし、同時に、第２のアド
レス発生器88にアドレスカウタ用クロックCCLKを入力す
ることにより、次のアドレスにしておく。
続いて、第３のアドレス発生器89のアウトプットイネ
ーブル信号をイネーブルとして、表示メモリ領域93aの
領域Ｂのスタートアドレスを出力し、アドレス制御部92
介してメモリ93に与える。これと同期して、制御信号と
してRAS信号、CAS信号、WE信号をメモリ93に与え、BITB
LT回路90の内部レジスタにラッチされているフォントＤ
のデータをメモリ93の表示メモリ領域93a内の領域Ｂに
書込む。
ーブル信号をイネーブルとして、表示メモリ領域93aの
領域Ｂのスタートアドレスを出力し、アドレス制御部92
介してメモリ93に与える。これと同期して、制御信号と
してRAS信号、CAS信号、WE信号をメモリ93に与え、BITB
LT回路90の内部レジスタにラッチされているフォントＤ
のデータをメモリ93の表示メモリ領域93a内の領域Ｂに
書込む。
この書込動作が終了すると、第３のアドレス発生器89
のアウトプットイネーブルをディスエイブルとする。さ
らに、第３のアドレス発生器89にアドレスカウンタ用ク
ロックCCLKを入力することにより、ディスティネーショ
ン側、すなわち表示メモリ領域93aの領域Ｂのアドレス
を次のアドレスにカウントアップする。
のアウトプットイネーブルをディスエイブルとする。さ
らに、第３のアドレス発生器89にアドレスカウンタ用ク
ロックCCLKを入力することにより、ディスティネーショ
ン側、すなわち表示メモリ領域93aの領域Ｂのアドレス
を次のアドレスにカウントアップする。
この動作を１サイクルとして、繰返すことにより、フ
ォント情報Ｄのデータは、表示メモリ領域93aの領域Ｂ
に格納され、ディスプレイ12に表示される。このとき、
最後のデータを書込んだ際には、第２、第３のアドレス
発生器88、89より終了信号AGENDが出力され、終了処理
部105に入力される。これにより、自走モードレジスタ1
00の自走イネーブル信号をディスエイブルとして、キャ
ラクタモードの動作を終了する。
ォント情報Ｄのデータは、表示メモリ領域93aの領域Ｂ
に格納され、ディスプレイ12に表示される。このとき、
最後のデータを書込んだ際には、第２、第３のアドレス
発生器88、89より終了信号AGENDが出力され、終了処理
部105に入力される。これにより、自走モードレジスタ1
00の自走イネーブル信号をディスエイブルとして、キャ
ラクタモードの動作を終了する。
以上が、表示メモリ部９に記憶されている画像情報を
プリンタ14に出力する動作と、ディスプレイ12に文字表
示を行う動作であるが、次に、この２つの動作を同時に
行う際の動作について説明する。
プリンタ14に出力する動作と、ディスプレイ12に文字表
示を行う動作であるが、次に、この２つの動作を同時に
行う際の動作について説明する。
まず、表示メモリ部９より、画像情報をプリンタ14に
出力する動作がスタートする。これは上述したように、
第１アドレス発生器87を用いて行われる。すなわち、第
８図の（１）に示すように、画像バスクロックがイネー
ブルとなり、また第１のアドレス発生器87のアウトプッ
トイネーブル信号AGC10Eがイネーブルとなり、アドレス
AD11がメモリ93に与えられ、データD11が読出され、プ
リンタ14へ送られる。これと同時に、ディスプレイ12へ
の文字表示の動作が起こった場合は、まず、第２のアド
レス発生器88、第３のアドレス発生器89等に必要なパラ
メータがセットされ、次に自走モードレジスタ100にキ
ャラクタモードと自走イネーブル信号がセットされる。
出力する動作がスタートする。これは上述したように、
第１アドレス発生器87を用いて行われる。すなわち、第
８図の（１）に示すように、画像バスクロックがイネー
ブルとなり、また第１のアドレス発生器87のアウトプッ
トイネーブル信号AGC10Eがイネーブルとなり、アドレス
AD11がメモリ93に与えられ、データD11が読出され、プ
リンタ14へ送られる。これと同時に、ディスプレイ12へ
の文字表示の動作が起こった場合は、まず、第２のアド
レス発生器88、第３のアドレス発生器89等に必要なパラ
メータがセットされ、次に自走モードレジスタ100にキ
ャラクタモードと自走イネーブル信号がセットされる。
そして、第８図に示す（１）が終了した後、画像バス
クロックがアービトレーション部101に入力されてな
く、自走イネーブル信号がイネーブル状態である。この
ため、アービトレーション部101で自走モードのコード
が選択され、次に第８図に示す（２）の文字表示のモー
ドが開始される。すなわち、上述したように、第２のア
ドレス発生器88のアウトプットイネーブルAGC20Eをイネ
ーブルとして、ソース側すなわち文字フォントのデータ
D21を読出、次に、第３のアドレス発生器89のアウトプ
ットイネーブルAGC30Eをイネーブルとして、D31のデー
タを読み出し、BITBLT回路90で演算を行うことにより、
データD41として、メモリ93の表示メモリ領域93aに書込
みを行う。
クロックがアービトレーション部101に入力されてな
く、自走イネーブル信号がイネーブル状態である。この
ため、アービトレーション部101で自走モードのコード
が選択され、次に第８図に示す（２）の文字表示のモー
ドが開始される。すなわち、上述したように、第２のア
ドレス発生器88のアウトプットイネーブルAGC20Eをイネ
ーブルとして、ソース側すなわち文字フォントのデータ
D21を読出、次に、第３のアドレス発生器89のアウトプ
ットイネーブルAGC30Eをイネーブルとして、D31のデー
タを読み出し、BITBLT回路90で演算を行うことにより、
データD41として、メモリ93の表示メモリ領域93aに書込
みを行う。
この間に次の画像バスクロックがアービトレーション
部101に入力されているため、次には第８図に示す
（３）のようにプリンタ出力の動作が行われる。
部101に入力されているため、次には第８図に示す
（３）のようにプリンタ出力の動作が行われる。
以上説明したように、アドレス発生器を３つ使用し、
アービトレーション部101で、２つの動作、すなわちプ
リンタ14へ出力する動作と、文字をディスプレイ12に表
示する動作を切り変えることにより、プリンタ出力と文
字表示とを同時に行うことができる。
アービトレーション部101で、２つの動作、すなわちプ
リンタ14へ出力する動作と、文字をディスプレイ12に表
示する動作を切り変えることにより、プリンタ出力と文
字表示とを同時に行うことができる。
上記したように、アドレス発生器を３つ以上備えるこ
とにより、１つのアドレス発生器を画像情報転送用に割
付け、また残りの２つのアドレス発生器を文字表示用の
ソース側とディスティネーション側のアドレス発生に割
付け、これら３つのアドレス発生器を制御し、メモリア
クセスを行うようにしたので、ビットマップメモリと画
像入出力機器との間での画像情報の転送の最中にディス
プレイに文字を表示することができる。これにより、プ
リンタへの画像出力中にも、スキャナより画像読込み中
でも、さらには光ディスクに記憶されている画像データ
を表示メモリに表示する途中においても、ディスプレイ
に文字を書込み、文字表示可能であるため、オペレータ
に対してキーボード入力等を待たせる必要がなく、作業
効率を向上させることができる。
とにより、１つのアドレス発生器を画像情報転送用に割
付け、また残りの２つのアドレス発生器を文字表示用の
ソース側とディスティネーション側のアドレス発生に割
付け、これら３つのアドレス発生器を制御し、メモリア
クセスを行うようにしたので、ビットマップメモリと画
像入出力機器との間での画像情報の転送の最中にディス
プレイに文字を表示することができる。これにより、プ
リンタへの画像出力中にも、スキャナより画像読込み中
でも、さらには光ディスクに記憶されている画像データ
を表示メモリに表示する途中においても、ディスプレイ
に文字を書込み、文字表示可能であるため、オペレータ
に対してキーボード入力等を待たせる必要がなく、作業
効率を向上させることができる。
また、上記例では、表示メモリ部の場合について説明
したが、画像バッファの場合も同様に行えるようになっ
ている。
したが、画像バッファの場合も同様に行えるようになっ
ている。
したがって、画像バッファ、表示メモリ部等の画像メ
モリより画像情報を読み出し、プリンタにプリントアウ
トしたり、スキャナより送られる画像情報を画像メモリ
に格納している最中に同時に画像メモリに文字を書込む
ことができる。
モリより画像情報を読み出し、プリンタにプリントアウ
トしたり、スキャナより送られる画像情報を画像メモリ
に格納している最中に同時に画像メモリに文字を書込む
ことができる。
なお、前記実施例では、３つのアドレス発生器を備え
た場合について説明したが、これに限らず、４つ以上の
アドレス発生器を備えた場合も同様に実施できる。
た場合について説明したが、これに限らず、４つ以上の
アドレス発生器を備えた場合も同様に実施できる。
［発明の効果］ 以上詳述したように、作業効率の向上が図れる画像処
理装置を提供できる。
理装置を提供できる。
図面はこの発明の一実施例を示すもので、第１図は表示
メモリ部の概略構成を示すブロック図、第２図は全体の
構成を概略的に示すブロック図、第３図はアドレス発生
器の構成を示すブロック図、第４図はパラメータの概念
を説明するための図、第５図は表示メモリ部におけるコ
ントローラの構成を示すブロック図、第６図は表示メモ
リ部のメモリ構成を説明するための図、第７図は画像転
送の例を説明するための図、第８図は表示メモリ部から
プリンタへの画像の出力中に、文字をディスプレイに表
示する際のタイミングチャートである。 １……CPU（第１の制御手段）、３……インターフェー
ス回路（インターフェース手段）、５……ハードディス
ク（外部記憶手段）、６……フロッピーディスク（外部
記憶手段）、７……光ディスク（外部記憶手段）、８…
…画像バッファ、９……表示メモリ部（表示メモリ手
段）、10……画像処理回路（画像処理手段）、11……ス
キャナプリンタインターフェース（インターフェース手
段）、12……ディスプレイ（表示手段）、13……スキャ
ナ（外部入出力手段）、14……プリンタ（外部入出力手
段）、85……コントローラ（第２の制御手段）、87……
第１のアドレス発生器（第１アドレス発生手段）、88…
…第２のアドレス発生器（第２アドレス発生手段）、89
……第３のアドレス発生器（第３アドレス発生手段）、
93……メモリ、93a……表示メモリ領域、93c……フォン
トメモリ領域。
メモリ部の概略構成を示すブロック図、第２図は全体の
構成を概略的に示すブロック図、第３図はアドレス発生
器の構成を示すブロック図、第４図はパラメータの概念
を説明するための図、第５図は表示メモリ部におけるコ
ントローラの構成を示すブロック図、第６図は表示メモ
リ部のメモリ構成を説明するための図、第７図は画像転
送の例を説明するための図、第８図は表示メモリ部から
プリンタへの画像の出力中に、文字をディスプレイに表
示する際のタイミングチャートである。 １……CPU（第１の制御手段）、３……インターフェー
ス回路（インターフェース手段）、５……ハードディス
ク（外部記憶手段）、６……フロッピーディスク（外部
記憶手段）、７……光ディスク（外部記憶手段）、８…
…画像バッファ、９……表示メモリ部（表示メモリ手
段）、10……画像処理回路（画像処理手段）、11……ス
キャナプリンタインターフェース（インターフェース手
段）、12……ディスプレイ（表示手段）、13……スキャ
ナ（外部入出力手段）、14……プリンタ（外部入出力手
段）、85……コントローラ（第２の制御手段）、87……
第１のアドレス発生器（第１アドレス発生手段）、88…
…第２のアドレス発生器（第２アドレス発生手段）、89
……第３のアドレス発生器（第３アドレス発生手段）、
93……メモリ、93a……表示メモリ領域、93c……フォン
トメモリ領域。
Claims (1)
- 【請求項１】インターフェース手段を介して外部入出力
手段および外部記憶手段と接続され、画像データの処理
を行う画像処理装置において、 前記外部入出力手段から新たに入力される画像データお
よび前記外部記憶手段にすでに記憶されている画像デー
タに対し画像処理を行う画像処理手段と、 この画像処理手段により画像処理された画像データおよ
び文字データを表示する表示手段と、 この表示手段により表示される画像データを一時記憶
し、かつこの一時記憶した画像データとともに前記表示
手段に表示される前記文字データを記憶する表示メモリ
手段と、 前記外部入出力手段あるいは前記外部記憶手段と、前記
表示メモリ手段との間で画像の転送を行う第１モードと
前記表示手段に文字データを前記画像データとともに表
示する第２モードとを有し、かつ前記第１および第２の
モードのいずれかを選択的に設定し、前記第１モードを
設定した場合、前記画像処理手段、前記表示手段、及び
前記表示メモリ手段の各動作を所定のプログラムに従っ
て制御することにより、前記外部入出力手段あるいは前
記外部記憶手段へ画像処理された画像データを転送さ
せ、また、前記第２モードを設定した場合、前記表示手
段及び前記表示メモリ手段の各動作を所定のプログラム
に従って制御することにより、前記表示メモリ手段内に
記憶されている文字データと画像データとをともに前記
表示手段に表示させる第１の制御手段と、 を具備し、かつ前記表示メモリ手段は、その内部に、 前記表示手段により表示される画像データを一時記憶す
る表示メモリ領域及びこの前記表示メモリ領域に一時記
憶された画像データとともに前記表示手段に表示される
文字データのフォントデータを記憶するフォントメモリ
領域を有するメモリと、 このメモリの表示メモリ領域と、前記外部入出力手段あ
るいは前記外部記憶手段との間で画像データを転送する
際に、前記表示メモリ領域のアドレスを発生する第１ア
ドレス発生手段と、 前記表示メモリ領域に記憶された画像データとともに前
記文字データを前記表示手段に表示する際に、前記メモ
リの前記フォントメモリ領域のアドレスを発生する第２
アドレス発生手段と、 前記表示メモリ領域に記憶された画像データとともに前
記文字データを前記表示手段に表示する際に、前記表示
メモリ領域のアドレスを発生する第３アドレス発生手段
と、 前記第１の制御手段により設定される前記両モードに基
づいて、前記アドレス発生手段のいずれかを選択して動
作させるものであって、前記第１モードが前記第１の制
御手段により設定されている場合には、前記第１アドレ
ス発生手段を動作させて前記表示メモリ領域のアドレス
を発生することにより、前記外部入出力手段あるいは前
記外部記憶手段と前記表示メモリ領域との間で、画像処
理された画像データの転送を行い、この転送処理中に前
記第２モードが前記第１の制御手段により設定され、か
つ次の新たな前記第１モードが設定されていない場合に
は、以前に設定された前記第１モードに基づく画像デー
タの転送後、前記第２アドレス発生手段を動作させて前
記フォントメモリ領域のアドレスを発生することによ
り、前記フォントメモリ領域からフォントデータを読出
し、前記第３アドレス発生手段を動作させて前記表示メ
モリ領域のアドレスを発生することにより、前記読出し
たフォントデータに基づく文字データを前記表示メモリ
領域に書き込む処理を行う第２の制御手段と、 を含むことにより構成され、 前記外部入出力手段あるいは前記外部記憶手段と前記表
示メモリ手段との間で画像の転送処理と、前記表示手段
において画像データとともに文字データを表示する処理
とを同時処理することを特徴とする画像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61315386A JP2549642B2 (ja) | 1986-12-26 | 1986-12-26 | 画像処理装置 |
| US07/101,981 US4885699A (en) | 1986-12-26 | 1987-09-28 | Data processing apparatus for editing, filing, and printing image data by means of visual observation of the data on a display screen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61315386A JP2549642B2 (ja) | 1986-12-26 | 1986-12-26 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63163889A JPS63163889A (ja) | 1988-07-07 |
| JP2549642B2 true JP2549642B2 (ja) | 1996-10-30 |
Family
ID=18064777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61315386A Expired - Fee Related JP2549642B2 (ja) | 1986-12-26 | 1986-12-26 | 画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4885699A (ja) |
| JP (1) | JP2549642B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5146600A (en) * | 1988-04-30 | 1992-09-08 | Minolta Camera Kabushiki Kaisha | Document image filing system for furnishing additional managerial information for management of documents filed in the system |
| US5721884A (en) * | 1988-11-17 | 1998-02-24 | Canon Kabushiki Kaisha | Apparatus for combining and separating color component data in an image processing system |
| US5274364A (en) * | 1989-01-09 | 1993-12-28 | Industrial Technology Research Institute | Window clipping method and device |
| US5025396A (en) * | 1989-03-21 | 1991-06-18 | International Business Machines Corporation | Method and apparatus for merging a digitized image with an alphanumeric character string |
| US5224213A (en) * | 1989-09-05 | 1993-06-29 | International Business Machines Corporation | Ping-pong data buffer for transferring data from one data bus to another data bus |
| US5652912A (en) * | 1990-11-28 | 1997-07-29 | Martin Marietta Corporation | Versatile memory controller chip for concurrent input/output operations |
| JP2820557B2 (ja) * | 1991-08-01 | 1998-11-05 | 富士通株式会社 | 伝送ネットワーク集中監視システム |
| KR100319768B1 (ko) * | 1991-08-13 | 2002-04-22 | 마거리트 와그너-달 | 영상화및그래픽처리시스템내에서의다차원주소발생방법 |
| JP2664876B2 (ja) * | 1993-11-01 | 1997-10-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ユーザ対話を改善するための方法及び装置 |
| JP4069486B2 (ja) * | 1998-03-17 | 2008-04-02 | ソニー株式会社 | 記憶回路制御装置およびグラフィック演算装置 |
| US6850995B1 (en) * | 1999-01-25 | 2005-02-01 | Canon Kabushiki Kaisha | Control unit selectively connected with a first bus and a second bus for controlling a displaying process in parallel with a scanning process |
| US6563507B1 (en) * | 1999-09-22 | 2003-05-13 | Sony Corporation | Storage circuit control device and graphic computation device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4547812A (en) * | 1980-06-20 | 1985-10-15 | Information International, Inc. | Method and apparatus for forming high resolution halftone images |
| JPS5995645A (ja) * | 1982-11-24 | 1984-06-01 | Toshiba Corp | 情報整理装置 |
| JPS59229593A (ja) * | 1983-06-13 | 1984-12-24 | 富士通株式会社 | 画像メモリ制御方式 |
| US4660168A (en) * | 1984-03-14 | 1987-04-21 | Grant Elwyn E | Apparatus for completing a customer initiated ATM transaction |
| US4648045A (en) * | 1984-05-23 | 1987-03-03 | The Board Of Trustees Of The Leland Standford Jr. University | High speed memory and processor system for raster display |
| JPS60263193A (ja) * | 1984-06-12 | 1985-12-26 | 株式会社東芝 | 画像表示装置 |
-
1986
- 1986-12-26 JP JP61315386A patent/JP2549642B2/ja not_active Expired - Fee Related
-
1987
- 1987-09-28 US US07/101,981 patent/US4885699A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63163889A (ja) | 1988-07-07 |
| US4885699A (en) | 1989-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549642B2 (ja) | 画像処理装置 | |
| US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
| JPS621055A (ja) | ダイレクト・メモリ・アクセス・コントロ−ラ | |
| JPS5971564A (ja) | 画像デ−タメモリ制御方式 | |
| JPS6249570A (ja) | 画像処理装置 | |
| JP3242435B2 (ja) | 画像描画装置 | |
| JP2773458B2 (ja) | ベクトル制御装置 | |
| JP2808105B2 (ja) | フオント描画装置 | |
| JPS623379A (ja) | 文書画像処理装置 | |
| JPS6242276A (ja) | 画像編集装置 | |
| JPS6213690B2 (ja) | ||
| JPH04130945A (ja) | 情報処理装置 | |
| JPH03268040A (ja) | アドレス発生装置 | |
| JPH064396A (ja) | 画像描画装置 | |
| JPH0336676A (ja) | ピクセル描画装置 | |
| JPS6011890A (ja) | イメ−ジメモリ制御方式 | |
| JPS60136824A (ja) | プリンタ制御装置 | |
| JPH02201666A (ja) | メモリクリア回路 | |
| JPH0239383A (ja) | 画像処理装置 | |
| JPH03127143A (ja) | 画像処理装置 | |
| JPH07148994A (ja) | 印刷装置 | |
| JPS623293A (ja) | ライン移動描画装置 | |
| JPH02200457A (ja) | 画像発生装置 | |
| JPS6327880A (ja) | 画像処理回路 | |
| JPS62257563A (ja) | デ−タ転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |