JP2549564B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2549564B2 JP2549564B2 JP1271727A JP27172789A JP2549564B2 JP 2549564 B2 JP2549564 B2 JP 2549564B2 JP 1271727 A JP1271727 A JP 1271727A JP 27172789 A JP27172789 A JP 27172789A JP 2549564 B2 JP2549564 B2 JP 2549564B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating plate
- semiconductor wafer
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子およびその製造方法に係わり、特
に電極の取り出し構造およびその形成方法に関するもの
である。
に電極の取り出し構造およびその形成方法に関するもの
である。
第２図は従来の半導体素子として容量式の圧力センサ
の一例を示す断面図である。同図において、１はシリコ
ン基板、２はシリコン基板１の背面に断面が台形状にエ
ツチング加工されて形成された開口、３はこの開口２の
形成によつてシリコン基板１の表面部分にシリコン薄肉
部により形成された可動部としての起歪部であり、これ
らのシリコン基板1,開口２および起歪部３によりセンサ
チツプ４を構成している。また、５はシリコン基板１の
起歪部３表面に成膜された金属薄膜からなる下部電極、
5aはシリコン基板１の表面端部に設けられた下部電極５
の電極取り出し用パツド、６はシリコン基板１の表面側
に凹部を対向させ起歪部３を被覆して接着配置された上
部キヤツプ、７は上部キヤツプ６の凹部内面に下部電極
５と対向して成膜された上部電極、８は対向配置された
上部電極７と下部電極５との間に一定寸法の空隙幅を有
して形成された容量形成部、９は上部キヤツプ６の端部
に穿設されたコンタクトホール、10はコンタクトホール
９内に充填されかつ下部電極パツド5aと電気的に接続さ
れる導電体、11は導電体10に電気的に接続される外部回
路接続用導電性リードである。
の一例を示す断面図である。同図において、１はシリコ
ン基板、２はシリコン基板１の背面に断面が台形状にエ
ツチング加工されて形成された開口、３はこの開口２の
形成によつてシリコン基板１の表面部分にシリコン薄肉
部により形成された可動部としての起歪部であり、これ
らのシリコン基板1,開口２および起歪部３によりセンサ
チツプ４を構成している。また、５はシリコン基板１の
起歪部３表面に成膜された金属薄膜からなる下部電極、
5aはシリコン基板１の表面端部に設けられた下部電極５
の電極取り出し用パツド、６はシリコン基板１の表面側
に凹部を対向させ起歪部３を被覆して接着配置された上
部キヤツプ、７は上部キヤツプ６の凹部内面に下部電極
５と対向して成膜された上部電極、８は対向配置された
上部電極７と下部電極５との間に一定寸法の空隙幅を有
して形成された容量形成部、９は上部キヤツプ６の端部
に穿設されたコンタクトホール、10はコンタクトホール
９内に充填されかつ下部電極パツド5aと電気的に接続さ
れる導電体、11は導電体10に電気的に接続される外部回
路接続用導電性リードである。
しかしながら、このように構成された圧力センサは、
予め一方の絶縁性基板（例えばパイレツクス）上に多数
個の上部電極７を形成し、さらに多数個のコンタクトホ
ール９をエツチングもしくは放電加工により穿設した
後、他方のシリコンウエハ上に多数組の起歪部３および
下部電極５を形成して両者を対向させて接合し、采の目
状にダイシングを行なつて個々に分割して操作してい
た。このため、上部キヤツプ６にコンタクトホール９を
エツチングにより形成する場合、下部電極パツド5aの表
面積に比べて広いエツチングスペースが必要となり、形
状の小型化が困難であるうえにエツチングに長時間を要
するなどの問題があつた。また、多数個のコンタクトホ
ール９を穿設したトツププレート基板は、破損しやす
く、取り扱いに細心な注意を要するなど生産性を低下さ
せるという問題があつた。さらにコンタクトホール９を
放電加工により形成する場合、穴加工に長時間を要し、
センサの量産性に問題があるうえに穴形状を大きく形成
しなければ、通常のワイヤボンダによる配線はできない
ため、形状の小型化が困難な上にセンサ組み付け時の量
産性にも問題があつた。
予め一方の絶縁性基板（例えばパイレツクス）上に多数
個の上部電極７を形成し、さらに多数個のコンタクトホ
ール９をエツチングもしくは放電加工により穿設した
後、他方のシリコンウエハ上に多数組の起歪部３および
下部電極５を形成して両者を対向させて接合し、采の目
状にダイシングを行なつて個々に分割して操作してい
た。このため、上部キヤツプ６にコンタクトホール９を
エツチングにより形成する場合、下部電極パツド5aの表
面積に比べて広いエツチングスペースが必要となり、形
状の小型化が困難であるうえにエツチングに長時間を要
するなどの問題があつた。また、多数個のコンタクトホ
ール９を穿設したトツププレート基板は、破損しやす
く、取り扱いに細心な注意を要するなど生産性を低下さ
せるという問題があつた。さらにコンタクトホール９を
放電加工により形成する場合、穴加工に長時間を要し、
センサの量産性に問題があるうえに穴形状を大きく形成
しなければ、通常のワイヤボンダによる配線はできない
ため、形状の小型化が困難な上にセンサ組み付け時の量
産性にも問題があつた。
したがつて本発明は、前述した従来の課題を解決する
ためになされたものであり、その目的は電極取り出し部
の構成を簡易化させて量産性および生産性の高い半導体
素子およびその製造方法を提供することにある。
ためになされたものであり、その目的は電極取り出し部
の構成を簡易化させて量産性および生産性の高い半導体
素子およびその製造方法を提供することにある。
このような課題を解決するために本発明による半導体
素子の製造方法は、表面に多数組の電極および該電極と
連結される電極パッドが形成された半導体ウエハと、各
電極および電極パッドとを対向する部位に凹部が形成さ
れた絶縁プレートとを半導体ウエハ表面に絶縁プレート
凹部側を対向させて接合した後、絶縁プレートのみを電
極パッドと対応する凹部に沿ってダイシングし、引き続
き半導体ウエハと絶縁プレートとの接合体を同時にダイ
シングすることにより、半導体ウエハと絶縁プレートと
の張り合わせにより電極取り出し部がウエハ内部に位置
することになる半導体素子の電極取り出しを容易にした
ものである。
素子の製造方法は、表面に多数組の電極および該電極と
連結される電極パッドが形成された半導体ウエハと、各
電極および電極パッドとを対向する部位に凹部が形成さ
れた絶縁プレートとを半導体ウエハ表面に絶縁プレート
凹部側を対向させて接合した後、絶縁プレートのみを電
極パッドと対応する凹部に沿ってダイシングし、引き続
き半導体ウエハと絶縁プレートとの接合体を同時にダイ
シングすることにより、半導体ウエハと絶縁プレートと
の張り合わせにより電極取り出し部がウエハ内部に位置
することになる半導体素子の電極取り出しを容易にした
ものである。
本発明においては、半導体基板の表面端部に電極パツ
ドが露出して形成される。
ドが露出して形成される。
以下、図面を用いて本発明の実施例を詳細に説明す
る。
る。
第１図（ａ）〜（ｋ）は本発明による半導体素子の製
造方法の一実施例を容量式圧力センサの製造方法に適用
した場合について説明する工程の断面図であり、前述の
図と同一部分には同一符号を付してある。同図におい
て、まず、同図（ａ）に示すようにシリコンウエハ21の
裏面に例えばSi3N4などのエツチングマスク材22を成膜
し、このエツチングマスク材22に前記台形溝２の開口部
分に相当する窓パターン22aをフオトリソグラフイ技術
によりパターニングして形成した後、この窓パターン22
a内を例えばKOHなどのエツチング液により異方性エツチ
ングを行なうと、同図（ｂ）に示すように前述した断面
が台形状の開口２が形成されるとともにシリコンウエハ
21の表面部分にシリコン薄肉部からなる起歪部３が形成
される。次に第１のシリコンウエハ21の裏面側のエツチ
ングマスク材22を除去した後、同図（ｃ）に示すように
シリコンウエハ21の表面に例えばAlなどの金属を蒸着も
しくはスパツタリング法によつて前記下部電極５および
電極パツド5aをパターン形成してセンサチツプ部23を完
成する。一方、同図（ｄ）に示すように例えば板厚が25
0〜500μｍのパイレツクス基板24を用意し、このパイレ
ツクス基板24の表面および裏面に例えばフオトレジスト
膜25を成膜した後、このパイレツクス基板24の表面に前
記電極パツド5aの形成領域と反対向する部分で後述する
ダイシングする際の目印とする窓パターン25aを形成
し、さらにその裏面の前記容量形成部８の形成領域とす
る部分に窓パターン25bおよび電極パツド5aの形成領域
とする部分に窓パターン25cをそれぞれフオトリソグラ
フイ技術により形成する。次に同図（ｅ）に示すように
これらの窓パターン25a,25b,25c内を例えばHFなどのエ
ツチング溶液により異方性エツチングを行なつて同図
（ｅ）に示すように深さが25〜50μｍの断面が台形状の
台形溝26a,26b,26cをそれぞれ形成した後、フオトレジ
スト膜25を除去する。次に同図（ｆ）に示したように台
形溝26b内に例えばAlなどの金属を蒸着した後、パター
ニング（エツチング）を行なつて前記上部電極７を形成
して前記キヤツプ６に相当するものとなるトツププレー
ト部27を完成する。次に同図（ｇ）に示すように前記セ
ンサチツプ部23の表面にトツププレート部27を位置合せ
して陽極接合法により全面接着させる。次に同図（ｈ）
に示すようにトツププレート部27の台形溝26a,26cのみ
をその溝26a,26cの深さ方向に沿つてダイヤモンドブレ
ード28によりダイシングを行なつた後、引き続き同図
（ｉ）に示すようにトツププレート部27とセンサチツプ
部23とを同時にその厚さ方向に沿つてダイシングを行な
い、個々のチツプに分割させて同図（ｊ）に示すように
シリコン基板１の表面がトツププレート12で覆われた構
造の圧力センサが得られる。しかる後、この圧力センサ
を同図（ｋ）に示すようにHIC基板29上に実装し、電極
パツド5aとHIC基板29上の電極パツド29aとの間を導電性
リード11によりワイヤボンドを行なつて完成する。
造方法の一実施例を容量式圧力センサの製造方法に適用
した場合について説明する工程の断面図であり、前述の
図と同一部分には同一符号を付してある。同図におい
て、まず、同図（ａ）に示すようにシリコンウエハ21の
裏面に例えばSi3N4などのエツチングマスク材22を成膜
し、このエツチングマスク材22に前記台形溝２の開口部
分に相当する窓パターン22aをフオトリソグラフイ技術
によりパターニングして形成した後、この窓パターン22
a内を例えばKOHなどのエツチング液により異方性エツチ
ングを行なうと、同図（ｂ）に示すように前述した断面
が台形状の開口２が形成されるとともにシリコンウエハ
21の表面部分にシリコン薄肉部からなる起歪部３が形成
される。次に第１のシリコンウエハ21の裏面側のエツチ
ングマスク材22を除去した後、同図（ｃ）に示すように
シリコンウエハ21の表面に例えばAlなどの金属を蒸着も
しくはスパツタリング法によつて前記下部電極５および
電極パツド5aをパターン形成してセンサチツプ部23を完
成する。一方、同図（ｄ）に示すように例えば板厚が25
0〜500μｍのパイレツクス基板24を用意し、このパイレ
ツクス基板24の表面および裏面に例えばフオトレジスト
膜25を成膜した後、このパイレツクス基板24の表面に前
記電極パツド5aの形成領域と反対向する部分で後述する
ダイシングする際の目印とする窓パターン25aを形成
し、さらにその裏面の前記容量形成部８の形成領域とす
る部分に窓パターン25bおよび電極パツド5aの形成領域
とする部分に窓パターン25cをそれぞれフオトリソグラ
フイ技術により形成する。次に同図（ｅ）に示すように
これらの窓パターン25a,25b,25c内を例えばHFなどのエ
ツチング溶液により異方性エツチングを行なつて同図
（ｅ）に示すように深さが25〜50μｍの断面が台形状の
台形溝26a,26b,26cをそれぞれ形成した後、フオトレジ
スト膜25を除去する。次に同図（ｆ）に示したように台
形溝26b内に例えばAlなどの金属を蒸着した後、パター
ニング（エツチング）を行なつて前記上部電極７を形成
して前記キヤツプ６に相当するものとなるトツププレー
ト部27を完成する。次に同図（ｇ）に示すように前記セ
ンサチツプ部23の表面にトツププレート部27を位置合せ
して陽極接合法により全面接着させる。次に同図（ｈ）
に示すようにトツププレート部27の台形溝26a,26cのみ
をその溝26a,26cの深さ方向に沿つてダイヤモンドブレ
ード28によりダイシングを行なつた後、引き続き同図
（ｉ）に示すようにトツププレート部27とセンサチツプ
部23とを同時にその厚さ方向に沿つてダイシングを行な
い、個々のチツプに分割させて同図（ｊ）に示すように
シリコン基板１の表面がトツププレート12で覆われた構
造の圧力センサが得られる。しかる後、この圧力センサ
を同図（ｋ）に示すようにHIC基板29上に実装し、電極
パツド5aとHIC基板29上の電極パツド29aとの間を導電性
リード11によりワイヤボンドを行なつて完成する。
このような方法によると、シリコンウエハ21が例えば
直径４インチであれば、3mm角程度のチツプサイズでも
シリコンウエハ21の全面をダイシングに要する時間は数
分程度であり、第２図のエツチングや放電加工による方
法が１時間以上要するのに対して大幅に生産性が向上で
きる。また、トツププレート部27となるパイレツクス基
板24の板厚を250〜500μｍとし、その台形溝26a,26cの
深さを25〜50μｍとすると、トツププレート部27とセン
サチツプ部23とを接合し、ダイシングによつて形成され
る電極取り出し部の構造が従来の1/5〜1/10の時間で形
成でき、量産性を大幅に向上させることができた。
直径４インチであれば、3mm角程度のチツプサイズでも
シリコンウエハ21の全面をダイシングに要する時間は数
分程度であり、第２図のエツチングや放電加工による方
法が１時間以上要するのに対して大幅に生産性が向上で
きる。また、トツププレート部27となるパイレツクス基
板24の板厚を250〜500μｍとし、その台形溝26a,26cの
深さを25〜50μｍとすると、トツププレート部27とセン
サチツプ部23とを接合し、ダイシングによつて形成され
る電極取り出し部の構造が従来の1/5〜1/10の時間で形
成でき、量産性を大幅に向上させることができた。
また、このような方法により構成された圧力センサ
は、シリコン基板１の表面端部に広い領域にわたつて電
極パツド5aが露出する電極取り出し部が簡単な構成で得
られるとともに通常のワイヤボンダによるボンデイング
ワイヤ11のボンデイングが容易となる。
は、シリコン基板１の表面端部に広い領域にわたつて電
極パツド5aが露出する電極取り出し部が簡単な構成で得
られるとともに通常のワイヤボンダによるボンデイング
ワイヤ11のボンデイングが容易となる。
なお、前述した実施例においては、トツププレート12
をパイレツクス基板で形成した場合について説明した
が、本発明はこれに限定されるものではなく、シリコン
基板で形成しても良く、この場合、接合はフエージヨン
ボンド法が用いられ、また、フユージヨンボンド法では
上部電極５と電極パツド5aとの接続に埋込み拡散リード
などを用いると良い。
をパイレツクス基板で形成した場合について説明した
が、本発明はこれに限定されるものではなく、シリコン
基板で形成しても良く、この場合、接合はフエージヨン
ボンド法が用いられ、また、フユージヨンボンド法では
上部電極５と電極パツド5aとの接続に埋込み拡散リード
などを用いると良い。
以上説明したように本発明によれば、電極取り出し部
が簡単な構成でしかも容易に形成できるので、半導体素
子が量産性および生産性良く得られるという極めて優れ
た効果を有する。
が簡単な構成でしかも容易に形成できるので、半導体素
子が量産性および生産性良く得られるという極めて優れ
た効果を有する。
第１図（ａ）〜（ｋ）は本発明の一実施例による圧力セ
ンサの製造方法を説明する工程の断面図、第２図は従来
の圧力センサの構成を示す断面図である。 １……シリコン基板、２……開口、３……起歪部、４…
…センサチツプ、５……下部電極、5a……電極パツド、
６……上部キヤツプ、７……上部電極、８……容量形成
部、11……導電性リード、12……トツププレート、21…
…シリコンウエハ、22……エツチングマスク材、22a…
…窓パターン、23……センサチツプ部、24……パイレツ
クス基板、25……フオトレジスト膜、25a,25b,25c……
窓パターン、26a,26b,26c……台形溝、27……トツププ
レート部、28……ダイヤモンドブレード、29……HIC基
板。
ンサの製造方法を説明する工程の断面図、第２図は従来
の圧力センサの構成を示す断面図である。 １……シリコン基板、２……開口、３……起歪部、４…
…センサチツプ、５……下部電極、5a……電極パツド、
６……上部キヤツプ、７……上部電極、８……容量形成
部、11……導電性リード、12……トツププレート、21…
…シリコンウエハ、22……エツチングマスク材、22a…
…窓パターン、23……センサチツプ部、24……パイレツ
クス基板、25……フオトレジスト膜、25a,25b,25c……
窓パターン、26a,26b,26c……台形溝、27……トツププ
レート部、28……ダイヤモンドブレード、29……HIC基
板。
Claims (1)
- 【請求項１】表面に多数組の電極および該電極と連結さ
れる電極パッドが形成された半導体ウエハと、前記各電
極および電極パッドとを対向する部位に凹部が形成され
た絶縁プレートとを前記半導体ウエハ表面に前記絶縁プ
レート凹部側を対向させて接合した後、前記絶縁プレー
トのみを前記電極パッドと対向する凹部に沿ってダイシ
ングし、引き続き半導体ウエハと絶縁プレートとの接合
体を同時にダイシングすることにより、前記半導体ウエ
ハと前記絶縁プレートとの張り合わせにより電極取り出
し部が前記半導体ウエハ内部に位置することになる半導
体素子の電極取り出しを容易にしたことを特徴とした半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1271727A JP2549564B2 (ja) | 1989-10-20 | 1989-10-20 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1271727A JP2549564B2 (ja) | 1989-10-20 | 1989-10-20 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03134570A JPH03134570A (ja) | 1991-06-07 |
| JP2549564B2 true JP2549564B2 (ja) | 1996-10-30 |
Family
ID=17504001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1271727A Expired - Lifetime JP2549564B2 (ja) | 1989-10-20 | 1989-10-20 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549564B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721162A (en) * | 1995-11-03 | 1998-02-24 | Delco Electronics Corporation | All-silicon monolithic motion sensor with integrated conditioning circuit |
| DE102005015584B4 (de) * | 2005-04-05 | 2010-09-02 | Litef Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauteils |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH642461A5 (fr) * | 1981-07-02 | 1984-04-13 | Centre Electron Horloger | Accelerometre. |
-
1989
- 1989-10-20 JP JP1271727A patent/JP2549564B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03134570A (ja) | 1991-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2011132B1 (en) | Capacitive micro- electro- mechanical sensors with single crystal silicon electrodes | |
| KR100725107B1 (ko) | 팩키지된 집적회로소자의 제조방법 및 그 방법에 의해제조된 팩키지된 집적회로소자 | |
| US5731222A (en) | Externally connected thin electronic circuit having recessed bonding pads | |
| JP6586126B2 (ja) | 差圧センサ最大過剰圧保護機器 | |
| KR20020001948A (ko) | 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법 | |
| KR20020083262A (ko) | Ｍｅｍｓ 릴레이 및 그 제조방법 | |
| US4513348A (en) | Low parasitic capacitance pressure transducer and etch stop method | |
| US4732647A (en) | Batch method of making miniature capacitive force transducers assembled in wafer form | |
| US6127274A (en) | Process for producing electronic devices | |
| US5406108A (en) | Interconnection construction of semiconductor device | |
| JP2004505264A (ja) | ３軸センサ及びその製造方法 | |
| US5744725A (en) | Capacitive pressure sensor and method of fabricating same | |
| JP2549564B2 (ja) | 半導体素子の製造方法 | |
| US20100064808A1 (en) | Acceleration sensor and method of manufacturing acceleration sensor | |
| US9343242B2 (en) | Method of making contact posts for a microelectromechanical device | |
| CN110839199B (zh) | 制作空气脉冲产生元件的方法 | |
| GB2312553A (en) | Micromechanical structures | |
| JPH07283334A (ja) | 気密封止電子部品 | |
| GB2304903A (en) | An electromechanical sensor device and a method of manufacturing it | |
| JP4396009B2 (ja) | 集積化センサ | |
| JPH10256565A (ja) | マイクロメカニカル構造部を有する半導体素子の製造方法 | |
| JP3129284B2 (ja) | 半導集積回路装置の製造方法 | |
| JP3061249B2 (ja) | 静電容量型圧力センサとその製造方法 | |
| US6355578B1 (en) | Manufacturing method for a composite device | |
| JP2009198327A (ja) | Ｍｅｍｓセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |