JP2545836B2 - Oversampling type analog digital converter - Google Patents
Oversampling type analog digital converterInfo
- Publication number
- JP2545836B2 JP2545836B2 JP62051308A JP5130887A JP2545836B2 JP 2545836 B2 JP2545836 B2 JP 2545836B2 JP 62051308 A JP62051308 A JP 62051308A JP 5130887 A JP5130887 A JP 5130887A JP 2545836 B2 JP2545836 B2 JP 2545836B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- digital
- quantizer
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、信号周波数に比較して非常に高い周波数で
サンプリングし、アナログ・ディジタル変換（以下、AD
変換という）を行なって高精度変換を実現するオーバサ
ンプリング型アナログ・ディジタル変換器（以下、A/D
変換器という）に関し、特に集積回路に適した小形で高
精度のA/D変換器に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention is capable of sampling at an extremely high frequency as compared with a signal frequency and performing analog-digital conversion (hereinafter referred to as AD
Oversampling type analog-to-digital converter (hereinafter referred to as A / D)
Converter), and particularly to a compact and highly accurate A / D converter suitable for integrated circuits.
アナログ信号をディジタル信号に変換する場合、一般
的には、変換周波数（サンプリング周波数）を入力信号
帯域の２倍以上、通常は２倍より少し高い周波数に設定
している。これに対して、オーバサンプリング型A/D変
換器では、サンプリング周波数を入力信号帯域に比較し
て非常に高い周波数とする事によりアナログ信号をディ
ジタル信号に変換する時に生じる雑音（量子化雑音）の
帯域内成分を小さくし、高精度のA/Dの変換を実現して
いる。具体的には、雑音特性の尺度である信号電力対雑
音電力比（以下、S/N比という）が増加する。これは、
以下に述べる理由によるものである。When converting an analog signal into a digital signal, generally, the conversion frequency (sampling frequency) is set to a frequency twice or more the input signal band, usually a little higher than twice. On the other hand, in the oversampling A / D converter, the noise (quantization noise) that occurs when an analog signal is converted into a digital signal by setting the sampling frequency to a very high frequency compared to the input signal band By reducing the in-band component, high-precision A / D conversion is realized. Specifically, the signal power to noise power ratio (hereinafter referred to as S / N ratio), which is a measure of noise characteristics, increases. this is,
The reason is as follows.
量子化器で発生する量子化雑音は一様で不規則である
と見成してよい。オーバサンプリング型A/D変換器のサ
ンプリング周波数fsとするとＯ〜fsに雑音電力は分散さ
れる。従って、入力信号の帯域に比較してfsが非常に大
きければ、帯域内の雑音電力は非常に小さく、帯域外に
発生した雑音等は一般的には後段にフィルタを設置する
事により除去する事ができる。The quantization noise generated by the quantizer may be regarded as uniform and irregular. Assuming that the sampling frequency fs of the oversampling A / D converter is fs, noise power is dispersed in O to fs. Therefore, if fs is very large compared to the band of the input signal, the noise power in the band is very small, and noise generated outside the band is generally removed by installing a filter in the subsequent stage. You can
オーバサンプリング型A/D変換器は、予測型とノイズ
シェイピング型とに分類できるが、この両者を組み合わ
せた予測・ノイズシェイピング型により一層の雑音低減
が可能となることは、S.K.Tewksbury et.al.,“Oversam
pled Linear Predictive and Noise−Shaping of Orde
r",IEEE Traus. Circuit and Systems, vol.CAS−25,p
p.436−447,1978.に記載されている。The oversampling A / D converter can be classified into a prediction type and a noise shaping type, but it is possible to further reduce noise by the prediction / noise shaping type that combines the two types. “Oversam
pled Linear Predictive and Noise−Shaping of Orde
r ", IEEE Traus. Circuit and Systems, vol.CAS-25, p
p.436-447, 1978.
第５図は従来の１次予測・１次ノイズシェイピング型
A/D変換器を示している。入力端子８からの入力信号Ｘ
と予測信号Ｚとの差信号は入力信号Ｘと反射された予測
信号Ｚとを加算器６で加算して得、この差信号を積分器
１で積分し、その積分出力が量子化器２で１ビット量子
化される。量子化さるた１ビットのディジタル信号は遅
延回路３で１サンプル周期遅延された後積分器４で積分
されて出力信号Ｙを得る。予測信号Ｚはこの１サンプル
周期遅延された信号と出力信号Ｙとを加算器７で加算し
て得た和信号を、ディジタル・アナログ変換器５（以
下、D/A変換器という）によりアナログ信号に変換して
得られる。Fig. 5 shows the conventional 1st-order prediction and 1st-order noise shaping type
The A / D converter is shown. Input signal X from input terminal 8
The difference signal between the prediction signal Z and the prediction signal Z is obtained by adding the input signal X and the reflected prediction signal Z by the adder 6, and the difference signal is integrated by the integrator 1, and the integrated output is obtained by the quantizer 2. It is quantized by 1 bit. The quantized 1-bit digital signal is delayed by one sample period in the delay circuit 3 and then integrated in the integrator 4 to obtain the output signal Y. The prediction signal Z is a sum signal obtained by adding the signal delayed by one sample period and the output signal Y by the adder 7 to an analog signal by the digital / analog converter 5 (hereinafter referred to as D / A converter). It is obtained by converting to.
第５図で量子化雑音Ｑは量子化器２で発生する雑音を
表現している。この１次予測・１次ノイズシェイピング
型A/D変換器の入力信号Ｘ及び量子化雑音Ｑの伝達関数
は次式に示す様になる。In FIG. 5, the quantization noise Q represents the noise generated in the quantizer 2. The transfer function of the input signal X and the quantization noise Q of the first-order prediction / first-order noise shaping A / D converter is as shown in the following equation.
Ｙ（Ｚ）＝Z-1X（Ｚ）＋Z-1（１−Z-1）Ｑ（Ｚ） ……
（１） 第（１）式に示す様に雑音信号は微分されて高域にシ
ェイピングされている事がわかる。加算器６−積分器１
−量子化器２−遅延回路−（微分器４）−加算器７−D/
A変換器５−加算器６の帰還ループ内の局部D/A変換器５
のステップサイズは振幅過負荷及び勾配過負荷を考慮し
て決められる。ステップサイズを小さくすればする程、
S/N比は良くなるが、振幅過負荷を起こさない様にビッ
ト数を大きくする必要がある。更に、ステップサイズを
小さくしすぎると入力信号Ｘの変化に追従できなくな
り、勾配過負荷が生じる。勾配過負荷を起こさない条件
は、局部D/A変換器５のステップサイズを△、ビット数
をＮ、サンプリング周波数fs、入力信号の帯域をfB、最
大振幅をＡとすると、次式で与えられる。Y (Z) = Z -1 X (Z) + Z -1 (1- Z-1 ) Q (Z) ......
(1) As can be seen from the equation (1), the noise signal is differentiated and shaped in the high frequency range. Adder 6-Integrator 1
-Quantizer 2-Delay circuit- (Differentiator 4) -Adder 7-D /
A converter 5-local D / A converter 5 in the feedback loop of adder 6
The step size of is determined by considering amplitude overload and gradient overload. The smaller the step size,
Although the S / N ratio improves, it is necessary to increase the number of bits so that amplitude overload does not occur. Further, if the step size is made too small, it becomes impossible to follow the change of the input signal X, and gradient overload occurs. The condition that the gradient overload does not occur is given by the following equation, where Δ is the step size of the local D / A converter 5, N is the number of bits, fs is the sampling frequency fs, fB is the input signal band, and A is the maximum amplitude. .
一方、S/N比の理論式は第（１）式により、次式で与
えらる。 On the other hand, the theoretical formula of the S / N ratio is given by the following formula from the formula (1).
従って、14ビット相当のS/N比を得ようとすると、fs
＝1MHz,fB＝4KHzとして△＝2-5程度必要となる。この
時、勾配過負荷を起こさないためには、第（２）式より
Ｎ5.3となり、△２−5.3で満足する。 Therefore, when trying to obtain the S / N ratio equivalent to 14 bits, fs
With = 1MHz and f B = 4KHz, about △ = 2 -5 is required. At this time, in order not to cause a gradient overload, first (2) and N5.3 from equation satisfied by △ 2 -5.3.
上述した場合において、逆に△＝2-5として第（２）
式よりfBについて解くと、fB＝5.1KHzとなり、5.1KHz以
上の信号が入力されると勾配過負荷が生じる。オーバサ
ンプル型A/D変換器にはアナログ信号が入力されるが、
折り返しを避けるために前段にプレスフィルタを設置す
る。すなわち、ナイキスト周波数以上の信号と除去する
ためのものであるが、カットオフ周波数をなるべく低く
すればオーバサンプリング型A/D変換器での勾配過負荷
も防ぐことができる。しかし帯域内での振幅伝達特性や
群遅延特性を劣化させないためには、カットオフ周波数
は低くても30KHz程度に設定しなければならない。従っ
て、30KHz程度の信号が入力した時においても勾配過負
荷を起こさない様にする必要がある。勾配過負荷が生じ
ると帯域内成分が発生し、帯域内成分の弁別が劣化する
からである。ちなみに、30KHzの信号入力時の入力波
形、出力波形を第６図に、出力スペクトラムを第７図に
そのシミュレーション結果を示す。第６図から勾配過負
荷が生じている事がわかる。また第７図から勾配過負荷
により、帯域内成分が発生している事がわかる。In the case described above, conversely, Δ = 2 -5 and the second (2)
Solving for fB from the equation yields fB = 5.1KHz, and if a signal above 5.1KHz is input, gradient overload will occur. An analog signal is input to the oversample type A / D converter,
Install a press filter in the previous stage to avoid folding back. That is, it is for removing signals having a frequency higher than the Nyquist frequency, but if the cutoff frequency is made as low as possible, the gradient overload in the oversampling A / D converter can be prevented. However, the cut-off frequency must be set to about 30KHz even if it is low in order not to deteriorate the amplitude transfer characteristic and group delay characteristic in the band. Therefore, it is necessary to prevent gradient overload even when a signal of about 30 KHz is input. This is because in-band components are generated when gradient overload occurs, and discrimination of in-band components deteriorates. By the way, Fig. 6 shows the input and output waveforms when a 30 KHz signal is input, and Fig. 7 shows the output spectrum, and the simulation results. It can be seen from Fig. 6 that gradient overload is occurring. Further, it can be seen from FIG. 7 that the in-band component is generated due to the gradient overload.
本願発明では、入力信号と予測信号との差信号を入力
とする積分器と、該積分器の出力電圧を１ビットのディ
ジタル信号に量子化する第１の量子化器と、該第１の量
子化器の出力のディジタル信号を遅延する遅延回路と、
該遅延回路の出力を積分するディジタル積分器と、該デ
ィジタル積分器の出力と前記遅延回路の出力との和信号
を入力とし、前記予測信号に変換する機能を有する局部
ディジタル・アナログ変換器とで構成される１次予測１
次デルタシグマオーバーサンプリング型アナログ・ディ
ジタル変換器に於いて、更に、極性が前記第１の量子化
器の出力に応じて決定され大きさが前記局部ディジタル
・アナログ変換器の最小ステップサイズ以上の値の基準
電圧が与えられた第２の量子化器と、前記遅延回路の出
力と前記第２の量子化器の出力との排他的論理和により
前記遅延回路の出力のディジタル信号の重みを制御する
制御回路とを有する。In the present invention, an integrator that receives a difference signal between an input signal and a prediction signal as an input, a first quantizer that quantizes an output voltage of the integrator into a 1-bit digital signal, and the first quantum Delay circuit for delaying the digital signal output from the rectifier,
A digital integrator that integrates the output of the delay circuit, and a local digital-analog converter that has the function of converting the sum signal of the output of the digital integrator and the output of the delay circuit as an input into the predicted signal. Configured primary prediction 1
In the next delta-sigma oversampling type analog-digital converter, the polarity is determined according to the output of the first quantizer, and the magnitude is a value equal to or larger than the minimum step size of the local digital-analog converter. Controlling the weight of the digital signal at the output of the delay circuit by the exclusive OR of the output of the delay circuit and the output of the second quantizer and the second quantizer to which the reference voltage of And a control circuit.
次に、本発明を図面を参照してより詳細に説明する。 Next, the present invention will be described in more detail with reference to the drawings.
本発明のオーバサンプリング型A/D変換器の概要を第
１図に示す。すなわち、入力信号Ｘと予測信号Ｚとの差
信号を入力信号Ｘと予測信号Ｚの反転信号と加算器６に
加えて得、この差信号を積分器１に加え、この積分器１
の出力電圧を１ビット量子化器２で１ビットのディジタ
ル信号に量子化する。更に前述の積分器１の出力電圧を
ディジタル信号に量子化するモニタ用の量子化器10を有
しており、１ビット量子化器２の出力の１ビットのディ
ジタル信号は遅延回路３で遅延され、この遅延回路３の
出力の重みをモニタ用量子化器10の出力のディジタル信
号の大小に応じて制御回路11で制御している。この制御
回路11によって適当に重み付けされた遅延回路３の出力
はディジタル積分器４で積分されて出力信号Ｙを得ると
ともに、このディジタル積分器４の出力と遅延回路３の
出力が適当に重み付けされた制御回路11の出力との和信
号を加算器７で得て、この和信号を局部D/A変換器５に
加えて予測信号Ｚの反転された信号を得ている。An outline of the oversampling type A / D converter of the present invention is shown in FIG. That is, the difference signal between the input signal X and the prediction signal Z is obtained by adding the inverted signal of the input signal X and the prediction signal Z to the adder 6, and this difference signal is added to the integrator 1 and the integrator 1
The output voltage of 1 is quantized by the 1-bit quantizer 2 into a 1-bit digital signal. Further, it has a quantizer 10 for monitoring that quantizes the output voltage of the integrator 1 into a digital signal. The 1-bit digital signal output from the 1-bit quantizer 2 is delayed by the delay circuit 3. The control circuit 11 controls the weight of the output of the delay circuit 3 in accordance with the magnitude of the digital signal output from the monitor quantizer 10. The output of the delay circuit 3 appropriately weighted by the control circuit 11 is integrated by the digital integrator 4 to obtain the output signal Y, and the output of the digital integrator 4 and the output of the delay circuit 3 are appropriately weighted. The adder 7 obtains a sum signal with the output of the control circuit 11, and the sum signal is added to the local D / A converter 5 to obtain an inverted signal of the prediction signal Z.
このように、遅延回路３の出力を適当に重み付けする
事により、極部D/A変換器５のステップサイズを等価的
に変える事ができ、勾配過負荷を抑制し、帯域内信号弁
別度を高めることができる。In this way, by appropriately weighting the output of the delay circuit 3, the step size of the pole D / A converter 5 can be equivalently changed, the gradient overload can be suppressed, and the in-band signal discrimination can be improved. Can be increased.
第２図は本発明のオーバサンプリング型A/D変換器の
より具体的な実施例のブロック図である。８はアナログ
入力端子、出力Ｙはディジタル出力である。積分器１、
積分器１の出力を１ビットディジタル信号に量子化する
１ビット量子化器２、積分器１の出力を同様にディジタ
ル信号に変換する別のモニタ用量子化器10、遅延回路
３、ディジタル信号を積分するアップダウンカウンタ2
1、ディジタル信号をアナログ信号に変換する容量部ア
レイを有するD/A変換器５を有している。FIG. 2 is a block diagram of a more specific embodiment of the oversampling type A / D converter of the present invention. Reference numeral 8 is an analog input terminal, and output Y is a digital output. Integrator 1,
A 1-bit quantizer 2 that quantizes the output of the integrator 1 into a 1-bit digital signal, another monitor quantizer 10 that similarly converts the output of the integrator 1 into a digital signal, a delay circuit 3, and a digital signal Up-down counter 2 to integrate
1. It has a D / A converter 5 having a capacitor array for converting a digital signal into an analog signal.
アナログ入力信号Ｘと予測信号２との差信号はアナロ
グ積分器１により積分され、その出力は量子化器２（具
体的にはコンパレータ）により正負を判断され、１ビッ
トのディジタル信号として出力される。この１ビットの
ディジタル信号は遅延回路３により１サンプル周期分遅
延された後、モニタ用量子化器10の出力のディジタル信
号の大小に応じてアップダウンカウンタ21の対応するフ
リップフロップ排他的OR回路22を介して入力されると同
時に、局部D/A変換器（容量アレイ部）５に入力され
る。また、アップダウンカウンタ21の出力もまた局部D/
A変換器（容量アレイ部）５に入力される。局部D/A変換
器５の容量アレイ部の各重み付け容量のスイッチの開閉
による充・放電を逆にする事により、極性を切り換える
事ができ、その極性はアップダウンカウンタ21の状態に
より判断する事が可能である事は明らかである。なお、
モニタ用量子化器10の正側入力端子に接続された基準電
圧VREF2の極性は、１ビット量子化器２の出力により判
定される。またその大きさは例えば局部D/A変換器５の
ステップサイズの８倍に選べばよい。The difference signal between the analog input signal X and the prediction signal 2 is integrated by the analog integrator 1, and its output is judged as positive or negative by the quantizer 2 (specifically, comparator) and output as a 1-bit digital signal. . This 1-bit digital signal is delayed by one sample period by the delay circuit 3, and then the corresponding flip-flop exclusive OR circuit 22 of the up / down counter 21 is selected according to the magnitude of the digital signal output from the monitor quantizer 10. At the same time, it is input to the local D / A converter (capacity array unit) 5. Also, the output of the up / down counter 21 is also the local D /
It is input to the A converter (capacity array unit) 5. The polarity can be switched by reversing the charging / discharging by opening / closing the switch of each weighting capacity of the capacity array section of the local D / A converter 5, and the polarity can be judged by the state of the up / down counter 21. It is clear that is possible. In addition,
The polarity of the reference voltage V REF2 connected to the positive input terminal of the monitor quantizer 10 is determined by the output of the 1-bit quantizer 2. The size may be selected to be eight times the step size of the local D / A converter 5, for example.
第３図に本発明の実施例において30KHzの入力信号が
入力された場合の入力波形、出力波形を、第４図に出力
スペクトラムを示す。第３図から勾配過負荷は抑制され
ている事がわかり、第４図から帯域内成分の発生は第７
図に示す従来例に比べかなり抑えられている事がわか
る。FIG. 3 shows an input waveform and an output waveform when an input signal of 30 KHz is input in the embodiment of the present invention, and FIG. 4 shows an output spectrum. It can be seen from FIG. 3 that the gradient overload is suppressed, and from FIG.
It can be seen that it is considerably suppressed compared to the conventional example shown in the figure.
モニタ用量子化器10の正側入力端子に接続された基準
電圧VREF2の大きさを局部D/A変換器５のステップサイズ
の４倍に選んでもよい。また、モニタ用量子化器10を２
つ以上用いてアップダウンカウンタ21に入力されると１
ビットディジタル信号の重み付けを細かく制御する事も
可能である。The magnitude of the reference voltage V REF2 connected to the positive input terminal of the monitor quantizer 10 may be selected to be four times the step size of the local D / A converter 5. In addition, the monitor quantizer 10
1 when inputting to up / down counter 21 using more than one
It is also possible to finely control the weighting of the bit digital signal.
以上説明した様に、本発明は１次予測・１次ノイズシ
ェイピング型A/D変換器において、モニタ用量子化器を
用いて入力信号と予測信号との差信号の積分値の大小を
判断し、予測信号を発生するディジタル積分器の１ビッ
ト入力の重み付けを制御する事により特に高い周波数の
信号が入力された時においても、勾配過負荷を生じる事
なく高い帯域内信号弁別度が得られる。As described above, according to the present invention, in the first-order prediction / first-order noise shaping A / D converter, the magnitude of the integrated value of the difference signal between the input signal and the prediction signal is determined using the monitor quantizer. By controlling the weighting of the 1-bit input of the digital integrator that generates the prediction signal, a high in-band signal discrimination degree can be obtained without causing gradient overload even when a signal with a particularly high frequency is input.
その理由は、入力信号と予測信号の差の大きさに応じ
てディジタル積分器に入力される１ビットの重み付けを
行い、更に、局部D/A変換器によってディジタル積分器
の状態に応じてステップサイスの重み付けがされるとい
う相乗効果により、勾配過負荷の問題が解決され、よっ
て、入力信号に対する追従性の感度を従来に比べて格段
に良くすることができるからである。更に、本願発明で
は、入力信号と予測信号の差の極性並びにその大きさを
自動判定して、ステップサイズを決定するものではあ
り、どのような信号に対しても非常に適用範囲が広いと
いう効果が得られる。The reason is that the 1-bit input to the digital integrator is weighted according to the magnitude of the difference between the input signal and the prediction signal, and the local D / A converter further increases the step size according to the state of the digital integrator. This is because the problem of gradient overload can be solved by the synergistic effect of weighting, and thus the sensitivity of trackability with respect to an input signal can be significantly improved compared to the conventional case. Furthermore, in the present invention, the polarity and the magnitude of the difference between the input signal and the prediction signal are automatically determined to determine the step size, and the effect is that the application range is extremely wide for any signal. Is obtained.
第１図は本発明のオーバサンプリング型A/D変換器の概
念を示すブロック図、第２図は本発明の具体的実施例を
示す回路図、第３図は30KHz入力信号時の入出力信号波
形図、第４図は出力スペクトラムを出す図、第５図は従
来の１次側１次ノイズシェイピング型A/D変換器のブロ
ック図、第６図は従来の１次予測１次ノイズシェイピン
グ型A/D変換器で30KHzの信号入力時における入出力信号
波形図、第７図は出力スペクトラムを示す図である。 １……積分器、２……量子化器、３……遅延回路、４…
…積分器、５……局部D/A変換器、6,7……加算器、８…
…入力端子、９……出力端子、10……モニタ用量子化
器、11……制御回路、21……アップダウンカウンタ。FIG. 1 is a block diagram showing the concept of an oversampling A / D converter of the present invention, FIG. 2 is a circuit diagram showing a concrete embodiment of the present invention, and FIG. 3 is an input / output signal at the time of 30 KHz input signal. Waveform diagram, Fig. 4 shows the output spectrum, Fig. 5 is a block diagram of a conventional primary side primary noise shaping type A / D converter, and Fig. 6 is a conventional primary prediction primary noise shaping type. FIG. 7 is a diagram showing an input / output signal waveform when the A / D converter inputs a 30 KHz signal, and FIG. 7 is a diagram showing an output spectrum. 1 ... integrator, 2 ... quantizer, 3 ... delay circuit, 4 ...
… Integrator, 5 …… Local D / A converter, 6,7 …… Adder, 8 ・ ・ ・
Input terminal, 9 output terminal, monitor quantizer, 11 control circuit, 21 up / down counter.
Claims (1)
る積分器と、該積分器の出力電圧を１ビットのディジタ
ル信号に量子化する第１の量子化器と、該第１の量子化
器の出力のディジタル信号を遅延する遅延回路と、該遅
延回路の出力を積分するディジタル積分器と、該ディジ
タル積分器の出力と前記遅延回路の出力との和信号を入
力とし、前記予測信号に変換する機能を有する局部ディ
ジタル・アナログ変換器とで構成される１次予測１次デ
ルタシグマオーバーサンプリング型アナログ・ディジタ
ル変換器に於いて、更に、極性が前記第１の量子化器の
出力に応じて決定され大きさが前記局部ディジタル・ア
ナログ変換器の最小ステップサイズ以上の値の基準電圧
が与えられた第２の量子化器と、前記遅延回路の出力と
前記第２の量子化器の出力との排他的論理和により前記
遅延回路の出力のディジタル信号の重みを制御する制御
回路とを有することを特徴とするオーバーサンプリング
型アナログ・ディジタル変換器。1. An integrator that receives a difference signal between an input signal and a prediction signal as an input, a first quantizer that quantizes an output voltage of the integrator into a 1-bit digital signal, and the first quantizer. A delay circuit for delaying the output digital signal of the quantizer, a digital integrator for integrating the output of the delay circuit, and a sum signal of the output of the digital integrator and the output of the delay circuit as input, and the prediction A first-order predictive first-order delta-sigma oversampling type analog-to-digital converter including a local digital-to-analog converter having a function of converting into a signal, the polarity of which is the output of the first quantizer. A second quantizer to which a reference voltage having a magnitude greater than or equal to the minimum step size of the local digital-to-analog converter is applied, the output of the delay circuit, and the second quantizer Exclusive oversampling analog-to-digital converter and having a control circuit for controlling the weighting of the digital signal output of said delay circuit by a logic sum of the output of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051308A JP2545836B2 (en) | 1987-03-05 | 1987-03-05 | Oversampling type analog digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051308A JP2545836B2 (en) | 1987-03-05 | 1987-03-05 | Oversampling type analog digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63217723A JPS63217723A (en) | 1988-09-09 |
| JP2545836B2 true JP2545836B2 (en) | 1996-10-23 |
Family
ID=12883286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62051308A Expired - Fee Related JP2545836B2 (en) | 1987-03-05 | 1987-03-05 | Oversampling type analog digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545836B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5440507A (en) * | 1977-09-06 | 1979-03-30 | Mitsubishi Electric Corp | Band compressor |
| JPS6226928A (en) * | 1985-07-29 | 1987-02-04 | Oki Electric Ind Co Ltd | Delta modulation circuit of delta type analog-digital converter |
-
1987
- 1987-03-05 JP JP62051308A patent/JP2545836B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63217723A (en) | 1988-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920544A (en) | Delta-sigma modulator | |
| JP4528292B2 (en) | Delta-sigma modulator with improved noise characteristics | |
| US5055843A (en) | Sigma delta modulator with distributed prefiltering and feedback | |
| EP0586021B1 (en) | Digital noise shaper circuit | |
| US5103229A (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization | |
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| US5659314A (en) | Delta sigma modulator using a switched capacitor | |
| EP0293780B1 (en) | Analog-to-digital converter employing delta-sigma modulation | |
| US5134402A (en) | Tri-level digital-analog converter and analog-digital converter having tri-level digital-analog converter | |
| WO1998011668A1 (en) | Wide dynamic range a/d converter | |
| US5995036A (en) | Passive switched capacitor delta analog-to-digital converter with programmable gain control | |
| US20010030621A1 (en) | delta sigma Type A/D converter | |
| JP2545836B2 (en) | Oversampling type analog digital converter | |
| JPH08242172A (en) | Three level digital to analogue converter for low power consumption | |
| CN111342842A (en) | Novel high-speed high-precision analog-to-digital converter | |
| JP2002100992A (en) | Δς type ad converter | |
| JPH07143006A (en) | Delta sigma type a/d converter | |
| JPS6339216A (en) | Delta/sigma type a/d converter | |
| JP3731334B2 (en) | Modulator and oversampled A / D converter | |
| JP3048007B2 (en) | A / D conversion circuit | |
| JPS62159518A (en) | Multiplex dela sigma (deltasigma) type analog-digital converter | |
| JP3226657B2 (en) | ΔΣ modulator | |
| JPH082022B2 (en) | Oversampling type analog digital converter | |
| CN211860072U (en) | Novel high-speed high-precision analog-to-digital converter | |
| JPH03117034A (en) | Over sampling type analog/digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |