JP2538654B2

JP2538654B2 - 表示書込装置

Info

Publication number: JP2538654B2
Application number: JP63280576A
Authority: JP
Inventors: 新路脇坂; 輝実高師; 宏之真野; 国弘片山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-11-09
Filing date: 1988-11-07
Publication date: 1996-09-25
Anticipated expiration: 2011-09-25
Also published as: JPH0296A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、表示情報を記憶装置に書込む無表示書込装
置に係り、特に、表示色を複数の色の中から選択して表
示できるパーソナルコンピュータ（以下、パソコンと略
す）等に好適な表示書込装置に関する。

［従来の技術］従来、パソコン等の既存の出力端から表示データを取
込んで自己のデイスプレイに表示するものとして、特開
昭61−174595号に記載されたものがある。この装置で
は、表示データを直接、自己のフレームメモリに書込ん
で、このフレームメモリ内の表示情報にしたがって液晶
ディスプレイを駆動するようにしている。

以下、この従来技術を第10図を用いて簡単に説明す
る。

第10図は、従来の表示書込装置の構成図であって、図
中、左側がパソコン側を示し、右側が液晶ディスプレイ
側を示している。20は、CRT制御回路（以下、CRTCと略
す）21を動作させるクロックを発生する発振器である。
CRTC21は、発振器20の発生するクロックに従って、水平
同期信号11、垂直同期信号12、さらに、メモリアドレス
22を出力する。表示メモリ（VRAM）23は、表示情報を記
憶したメモリであって、メモリアドレス22に従って、順
次、表示情報を送り出す。この後、表示情報は、並−直
列変換器（Ｐ→Ｓ）24を経て、シリアルの表示信号25と
なり、パソコンから送り出される。

一方、液晶ディスプレイ側では、クロック再生回路26
により、水平同期信号11を基準として、ドットクロック
27を生成する。（このドットクロック27は、発振器20の
発生するクロックと、同一周波数、同位相となるように
制御される。）表示信号25は、書込制御回路28の制御下
でフレームメモリ８に直接書込まれ、記憶され、その
後、フレームメモリ８から表示信号25が読出され、駆動
回路29を通して、液晶ディスプレイ30に表示される。

以上のように、従来技術では、フレームメモリ８に表
示信号25を直接書込み、その後、フレームメモリ８より
表示信号25を読出すことで目的の処理を実現していた。

［発明が解決しようとする課題］上記従来技術は、液晶デイスプレイ側のフレームメモ
リ８の容量削減について考慮されておらず、多色表示可
能なパソコンに対しては、フレームメモリ８の容量が増
大するという問題があった。例えば、4096色中16色表示
のパソコンを接続した場合、同時には、16通りの色しか
表示できないにも拘らず、フレームメモリ８は、4096色
分、すなわち、12ビット幅（2¹²＝4096）必要となり、
白黒表示の場合に比べ、12倍のメモリを備えなければな
らない。

そこで、本発明の目的は、多色表示可能なパソコンに
対応した、フレームメモリ容量を削減することができる
表示書込装置を提供することにある。

［課題を解決するための手段］上記目的を達成するために、本発明は、画素ｎビット
の表示情報を記憶する表示記憶手段に表示情報を書込む
表示書込装置において、１画素ｍビットの表示情報を受けて１画素ｎ（＜ｍ）
ビットの数値情報に変換する変換手段を設け、該変換手
段を介して上記表示情報を上記表示記憶手段に書込むよ
うにしたものである。

上記１画素ｍビットの表示情報は、例えば、2^m色から
同時2ⁿ色表示可能な表示情報である。

上記変換手段は、例えば、アドレスｍビット、データ
ｎビットのリードオンリメモリ（ROM）で構成すること
ができる。

上記変換手段は、また、アドレスｍビット、データｎ
ビットのランダムアクセスメモリ（RAM）で構成するこ
ともできる。この場合、上記変換手段には、上記ｍビッ
ト表示情報中取りうる2ⁿ通りのデータをアドレスとして
予め供給し、当該アドレスに順次2ⁿ個の異なるｎビット
数値を書込む。

上記変換手段は、上記表示情報に基づいて、当該変換
規則を自動的に生成するものであってもよい。

例えば、上記変換手段は、アドレスｍビット、データ
ｎ＋１ビットのランダムアクセスメモリ（RAM）であ
り、データ１ビットが未書込識別ビットとして用いら
れ、該未書込識別ビットの参照により上記ｍビットの表
示情報の異なるデータの発生毎に該データをアドレスと
して上記RAMに順次異なるｎビット数値が書込まれるも
のである。

あるいは、上記変換手段は、それぞれ、ｎビットの異
なるアドレスが割当てられ、ｍビットの上記表示情報と
１ビット未書込識別ビットとからなるｍ＋１ビットの情
報を格納する2ⁿ個の格納手段と、それぞれ該各格納手段
に対応して設けられ、ｍビットの情報を比較する2ⁿ個の
比較手段と有し、上記ｍビットの入力表示情報と上記未
書込識別ビットが“1"であるすべての上記格納手段内の
表示情報とを比較し、すべて不一致の場合に、当該入力
表示情報を上記未書込識別ビットが“0"である１格納手
段内に格納するとともに当該未書込識別ビットを“1"と
し、かつ、該格納手段に割当てられているアドレスをｎ
ビット数値情報として出力し、上記比較の結果、一致す
るものがある場合、当該格納手段に割当てられているア
ドレスを上記ｎビット数値情報として出力するものであ
る。

なお、本発明が適用されるディスプレイとしては、１
画素に複数のビットが利用されるカラーまたは階調表示
を行なうものであればよく、液晶に限らず、CRTでもよ
い。

［作用］本発明は、パソコンから送られてくる表示データを、
それに対応した数字データに変換する変換手段を設け、
数字データをフレームメモリに書込むものであり、例え
ば、先に挙げた4096色中16色表示のパソコンを接続した
場合、送られてくる表示データのビット数は、12ビット
になるが、このうち、出現する表示データは16通りしか
ない。この点に着目し、16通りの表示データに対して数
字データを割付けると、数字データのビット数は、４ビ
ットとなる。従って、この数字データをフレームメモリ
に書込むことで、フレームメモリのビット数は４ビット
で済む。

上記変換手段は、ROM、RAMあるいは論理回路等により
パソコンから送られてくる表示データに変換を施し、数
字データに対応させるように動作する。フレームメモリ
には、数字データが記憶されるが、該数字データについ
て該変換手段の逆変換を施すことで、容易に元の表示デ
ータに再現できるため、本発明によって、表示データが
変化する等の誤動作は生じない。

上記変換手段は、前述のように、変換規則を固定した
もの、予め変換規則を受信するもののほか、送られてく
る表示データを受けて、自動的に変換規則を生成するも
のも考えられる。そのための手法は、上述したように２
通りある。

その１つは、予め１画素ｍビット表示データに対応し
て、2^m個のｎ＋１ビット記憶領域を用意しておき、異な
るｍビット表示データが現われる度に、順次2ⁿ個の異な
るｎビットデータ（数字データ）を格納していくもので
ある。１度出現した表示データか否かは、ｎ＋１ビット
記憶領域の１ビットである未書込識別ビットを参照する
ことにより判明する。未書込識別ビットが“0"である場
合には、初めて出現した表示データであり、当該記憶領
域に新たなｎビットデータが書込まれるとともに、出力
される。以後、同じ表示データについては、このｎビッ
トデータが変換データとして出力される。

他の手法は、予め異なるｎビットデータに対応して2ⁿ
個のｍ＋１ビット記憶領域を用意しておき、送られてく
るｍビット表示データのうち順次異なる表示データを選
択して、異なるｍ＋１ビット領域に格納していき、ｍビ
ット表示データとｎビットデータとを対応付けるもので
ある。送られてくるｍビット表示データから順次異なる
表示データを発見するためには、送られてくる表示デー
タをすべての既書込の表示データと比較する。一致する
ものがあれば、その既書込表示データが書込まれている
記憶領域に対応するｎビットデータを出力し、一致する
ものがない場合には、新たな表示データなので、未書込
領域にそのｍビット表示データを書込むとともに、対応
するｎビットデータを出力する。既書込、未書込の別
は、ｍ＋１ビット記憶領域のビットである未書込識別ビ
ットにより判明する。

［実施例］以下、本発明の一実施例を第１図から第８図を用いて
詳細に説明する。説明の都合上、パソコンからの表示信
号は、アナログRGB信号出力で、4096色中16色表現でき
るものとする。

まず、4096色中、表示される16色が予めわかっている
場合の実施例を説明する。第１図は、第１の実施例の構
成図である。図において、パソコンからの表示信号Ｒ、
Ｇ、Ｂは、信号線１〜３を通してアナログ量で伝送され
る。こられの表示信号は、アナログ／デジタル変換器４
（以下、A/D変換器と省略する）により、12ビット（2¹²
＝4096）のデジタル量の表示データ５に変換される。こ
の表示データ５は、ROM6により書込データ７に変換さ
れ、サンプリング制御回路９に従って、フレームメモリ
８に書込まれる。

以上の構成において、本発明の特徴となるROM6の動作
について説明する。ROM6は、第２図に示すように、12ビ
ットの表示データ５をアドレスとして、４ビットの書込
データ７を出力する。本実施例では、表示される色が予
めわかっているため、4096（2¹²）通りの表示データ５
のうち、出現する16（2⁴）通りのパターンは既知とな
る。言い換えれば、ROM6のアクセスされるアドレスは、
4096番地中16番地で、その位置は既知となる。よって、
対応する16個のアドレスの内容に、“0"から“15"まで
の数値を記憶し、それ以外は、空白（未使用領域）とす
る。このようなRMO6を設けることにより、ROM6は、表示
データ５で示されたアドレスのデータを出力するので、
12ビットの表示データ５は、４ビットの書込データ７に
変換される。この書込データ７をフレームメモリ８に書
込むことで、フレームメモリ８のメモリ容量を低減する
ことができる。

なお、第１の実施例では、ROMを用いた表示データ５
から書込データ７への変換を説明したが、入力された表
示データ５の各ビットに演算を施し、書込データ７を得
ることによっても、同様の変換ができる。また、図示し
ないが、ROM6の16個の有効データについて、アドレスと
データとを逆にしたROMを用いれば、元の表示データを
再現することができる。

以上述べた第１の実施例では、表示される色が予めわ
かっている場合について説明したが、次に、第２の実施
例として、4096色の中から表示に使用される16通りの色
（以下、表示色と記述する）をパソコンから伝え、その
表示色に対応した書込データ７を生成する場合について
説明する。

第３図は、第２の実施例の構成図を示したもので、第
１の実施例の構成図（第１図）に比べ、ROM6を、読み／
書き可能なRAM10に変更し、RAM10への書込手段として、
水平同期信号（HSYNC）11、垂直同期信号（VSYNC）12を
基準として、パソコンから伝えられる表示色の書込を行
なう書込制御回路13と、“0"〜“15"までの数値情報を
生成するカウンタ15と、RAM10へのデータ書込時に、カ
ウンタ15の出力であるカウント出力16をRAM10への書込
データとして出力するバッファ17とより構成され、それ
以外は、第１図と同じである。

次に動作を説明する。パソコンから伝えられる表示色
は、第４図（ａ）のように、表示画面の第１ライン目の
１ドット〜16ドットに、色Ａ、色Ｂ、・・・色Ｐの順番
で送られてくるものとする。送られてくる表示信号
（Ｒ、Ｇ、Ｂ）は、A/D変換器４により、デジタル量に
変換され、表示データ５として出力される。書込制御回
路13は、水平同期信号11と垂直同期信号12を基準とし
て、表示色の送られてくる位置である第１ライン目の第
１ドット〜第16ドットを検出し、その期間のみに、書込
パルス14を出力する。書込パルス14に従って、カウンタ
15よりカウント出力16が得られ、表示画面の第１ライン
目、１ドット目には“0"、２ドット目には“1"・・・以
下同様に、ドット位置に対応して、数値“0"〜“15"が
割付けられる。以上のごとく求められた表示データ５
と、カウント出力16をもとに、RAM10は、第４図（ｂ）
のように、表示データ５で示されるアドレスの内容にカ
ウント出力16を書込む。以上の操作により、表示される
色（色Ａ〜色Ｐ）に対して、固有の数値（０〜15）がRA
M10に記憶された。これ以後の表示信号（第２ライン〜
第400ライン）は、第１の実施例と同様に、表示データ
５が、RAM10を通して書込データ７に変換され、フレー
ムメモリ８に書込まれる。以上のように、本発明の目的
が達成できる。

本実施例では、表示色を表示画面の第１ラインを用い
て伝送するため、表示画面に不要な色が表示されてしま
うが、第１ラインをフレームメモリ８に書込まないこと
にすれば、このようなことは生じなくなる。また、本実
施例では、表示色を表示画面の第１ライン目に挿入して
伝送していたが、その他のライン（第２ライン〜第400
ラインのうち１ライン）を用いても、同様に実現でき
る。さらに、表示画面以外にも、表示信号の帰線期間に
表示色を挿入してもよい。また、表示信号（Ｒ、Ｇ、
Ｂ）を使用しないで、別な信号（例えば、パソコン内部
のバス信号）から、表示色の情報をもらってもよい。表
示データの逆変換の手段については、他のRAMを設け、R
AM10とアドレスおよびデータの関係を逆にしてRAM10の
書込時に同時に書込むようにすればよい。

以上、第２の実施例によれば、表示される色が予め分
かっていない場合にも対応できる。ただし、パソコン側
に、表示色を伝送する手段が必要となり、パソコン側の
ソフトウェア、ハードウェアに負担がかかる。

そこで、第５図に示すように、パソコン側に上記ソフ
トウェア、ハードウェアの負担増なしに、送られてくる
表示データを受けて、表示データ５を書込データ７に変
換する変換規則を自動的に生成する自動生成パレット31
を設けることが好ましい。以下、このような自動生成パ
レット31を有する第３および第４の実施例を説明する。

第３の実施例の構成を第６図に示す。この構成は、第
２の実施例の構成（第３図）に対して、RAM10のデータ
ビット数を４ビットから５ビットに変更し、有効ビット
（未書込識別ビット）18を付加し、さらに、有効ビット
18の状態によって、RAM10への書込を行なう書込制御回
路19（第３図の書込制御回路13とは、機能が異なるた
め、別な符号を付してある）を設けたものである。その
他は、第３図と同じである。なお、第６図において、A/
D変換器４とフレームメモリ８とを除いた部分が自動生
成変換パレット31を構成している。

次に、その動作を、第７図および第８図を用いて説明
する。但し、電源投入時の有効ビット18は、すべて“0"
であるものとする。第７図において、A/D変換器４によ
って、デジタル量に変換された表示データ５は、RAM10
にアドレスとして入力され、データを読出す（動作
Ａ）。読出された５ビットのデータのうち、１ビットを
有効ビット18として割当て、有効ビット18＝“0"の時
（動作Ｂ）は、書込データ７が意味をなさないものとし
て、RAM10への書込動作が起こる（動作Ｃ）。

具体的なタイミングチャートは、第８図のように、表
示データ５がA/D変換器４から出力されて、RAM10からデ
ータが読出される。この時、書込制御回路19は、有効ビ
ット18＝“0"を検出して、書込パルス14＝“L"とする。
この期間に、バッファ17は、RAM10のデータバス上に、
カウント出力16と有効ビット18＝“1"を出力し、RAM10
にはこのデータが書込まれる。その後、書込制御回路19
は、書込パルス14＝“H"として、RAM10への書込動作を
終了する。その際に、カウント出力16を＋１（インクリ
メント）する。以上のタイミングで、RAM10への書込動
作が行なわれる。この書込動作は、電源投入後、表示色
が最初に現われた場合に発生する。したがって、表示色
に対応した書込データ７には、１画面表示期間中に“0"
〜“15"までが割当てられ、RAM10に記憶される。また、
それ以後の同一の表示色に対しては、有効ビット18＝
“1"となり、書込データ７は意味をもつものとして、RA
M10への書込動作は起こらず、第１の実施例と同様、表
示データ５に対応した書込データ７をフレームメモリ８
に書込む。表示データの逆変換の手段は、以上の実施例
によれば、例えば、4096色中16色、640×400ドットのパ
ソコンを例にとれば、フレームメモリに256KビットDRAM
を用いた場合、従来の方式では、フレームメモリが12個
必要であったものを、本発明により、フレームメモリ４
個、データ変換部２個、計６個で実現でき、部品点数
で、約半分にすることができる。さらに、多色表示可能
なパソコンには、さらに高い効果が発揮できる。

第２実施例と同様である。

次に、変換規則を自動的に生成し、かつ、変換手段の
記憶容量自体も軽減できる第４の実施例を第10図により
説明する。

この実施例においても、4096色中、同時16色表示する
12ビットデータを４ビットデータに変換する場合を考え
る。この自動生成変換パレット31は、12ビットの表示デ
ータ５を格納するためのテーブル33を同時表示色数分の
16個だけ設け、かつ各テーブル33A〜33Pすべてについて
テーブル内容と表示データ５とを比較する比較器32A〜3
2Pを有する。また、各テーブルに格納された表示データ
５が有効か否かを示す有効ビット34A〜34Pを各テーブル
に付加している。さらに、各テーブルには、４ビットの
“0"〜“15"の番地36A〜36Pが１対１に対応づけられて
いる。次に動作を説明する。

初めに、電源投入時の有効ビット34A〜34Pはすべて
“0"（無効）であるものとする。表示データ５は、すべ
ての比較器32A〜32Pへ同時に入力される。各比較器は、
有効ビットが“1"であるテーブル内の表示データのみ表
示データ５と比較し、その結果、一致した場合のみ、比
較結果35A〜35Pとして“1"を出力する。

例えば、１ドット目に送られてきた表示データ５を色
データＡとした場合、このときの有効ビットはすべて
“0"であり、比較結果35A〜35Pは、すべて“0"である。
そこで色データＡをテーブル33Aに書込むとともに、有
効ビット34Aを“1"にして、番地36Aの４ビットデータ
“0"を書込データ７として出力する。

次に、２ドット目に送られてきた表示データ５を１ド
ット目の色データＡと異なった色データＢとした場合、
色データＢは、有効ビットが“1"であるテーブル33Aの
色データＡとだけ比較される。この場合も、色データは
一致しないので、比較結果35A〜35Pはすべて“0"とな
る。したがって、有効ビットが“0"である次のテーブル
33Bに色データＢを書込むとともに、有効ビット34Bを
“1"にし、かつ、番地36Bの４ビットデータ“1"を書込
データ７として出力する。

一方、既にテーブルに書込んだ表示データに対して
は、例えば、３ドット目に色データＡが送られてきた場
合、色データＡは、有効ビットが“1"であるテーブル33
Aおよび33Bの色データＡおよび色データＢと比較され
る。このとき、比較された色データＡは、テーブル33A
の色データＡと一致するので、比較結果35Aより“1"が
出力される。この場合、色データＡのテーブルへの書込
は行われず、一致したテーブルの番地36Aの４ビットデ
ータ“0"が書込データ７として出力される。このよう
に、パソコンから送られてくる同一の表示データに対し
ては、同じ番地が対応し、変換は正しく行われる。

以上より、表示データ５から変換パレットを生成しな
がら書込データ７に変換することが可能となった。ま
た、同時16色が別な16色に変わった場合にも、垂直帰線
期間に有効ビットを“0"にすることにより、１フレーム
単位に変換パレットと生成しながら変換することで対処
できる。

本実施例によれば、予め4096色分のデータを持ったRO
MあるいはRAMを用いることなく、フレームメモリのメモ
リ容量の低減を達成できる。具体的には、前記4096色分
のデータをもったROM、RAMでは、５×4096＝20480ビッ
トの容量を要するのに対し、本実施例では、13×16＝20
8ビットの容量ですむ。

以上、パソコンを例にとり、好適な実施例について説
明したが、パソコンに限らず、一般的な映像信号でも同
様の処理で、フレームメモリ８のメモリ容量の低減が図
れる。また、入力信号をアナログ信号として説明した
が、デジタル信号を入力しても同様の処理が行なえるこ
とは言うまでもない。

［発明の効果］本発明のデータ書込装置によれば、パソコン等から送
られてくる表示データを、それに対応したより少ないビ
ット数の数字データに変換する変換手段を設け、この数
字データをフレームメモリに書込むようにすることによ
り、フレームメモリの容量を大幅に低減することが可能
となった。

【図面の簡単な説明】

第１図は本発明による第１の実施例の構成図、第２図は
第１の実施例のROMの動作概念図、第３図は本発明によ
る第２の実施例の構成図、第４図は第２の実施例の動作
概念図、第５図は変換規則を自動的に生成する自動生成
変換パレットの説明図、第６図は本発明による第３の実
施例の構成図、第７図および第８図は第３の実施例の動
作概念図、第９図は本発明による第４の実施例の構成
図、第10図は従来例の構成図である。４……A/D変換器５……表示データ６……ROM ７……書込データ８……フレームメモリ９……サンプリング制御回路 10……RAM 11……水平同期信号 12……垂直同期信号 13……書込制御回路 14……書込パルス 15……カウンタ 16……カウント出力 17……バッファ 18……有効ビット 19……書込制御回路 21……CRTC 23……VRAM 30……液晶ディスプレイ 31……自動生成変換パレット 32A〜32P……比較器 33A〜33P……テーブル 34A〜34P……有効ビット 35A〜35P……比較結果 36A〜36P……番地

───────────────────────────────────────────────────── フロントページの続き (72)発明者真野宏之神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者片山国弘神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (56)参考文献特開昭62−92076（ＪＰ，Ａ) 特開昭62−92992（ＪＰ，Ａ) 特開昭57−73789（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】１画素ｎビットの表示情報を記憶する表示
記憶手段に、表示情報を、１画素ｍビットの表示情報を
受けて１画素ｎ（＜ｍ）ビットの数値情報に変換する変
換手段を介して書込む表示書込装置であって、上記変換手段は、上記表示情報をｍビットのアドレスと
し、各アドレスにｎ＋１ビットのデータを格納したラン
ダムアクセスメモリ（RAM）であり、当該RAMの各アドレ
スのデータ１ビットは未書込識別ビットとして用いら
れ、残るｎビットは上記ｎビット数値の格納に用いら
れ、上記未書込ビットの値が未書込みを示すアドレスの発生
毎に上記RAMの当該アドレスに、順次異なるｎビット数
値と、既書込みを示す未書込ビットの値が書込まれるこ
とを特徴とする表示書込装置。
【請求項２】１画素ｎビットの表示情報を記憶する表示
記憶手段に、表示情報を、１画素ｍビットの表示情報を
受けて１画素ｎ（＜ｍ）ビットの数値情報に変換する変
換手段を介して書込む表示書込装置であって、上記変換手段は、それぞれ、ｎビットの異なるアドレス
が割当てられ、ｍビットの上記表示情報と１ビット未書
込識別ビットからなるｍ＋１ビットの情報を格納する2ⁿ
個の格納手段と、それぞれ該各格納手段に対応して設け
られ、ｍビットの情報を比較する2ⁿ個の比較手段とを有
し、上記ｍビットの入力表示情報と上記未書込識別ビットの
値が既書込みを示すすべての上記格納手段内の表示情報
とを比較し、すべて不一致の場合に、当該入力表示情報
を上記未書込識別ビットの値が未書込みを示す１格納手
段内に格納するとともに当該未書込識別ビットを既書込
みを示す値とし、かつ、該格納手段に割り当てられてい
るアドレスをｎビット数値情報として出力し、上記比較
の結果、一致するものがある場合、当該格納手段に割当
てられているアドレスを上記ｎビット数値情報として出
力することを特徴とする表示書込装置。
【請求項３】１画素ｎビットの表示情報を記憶する表示
記憶手段に、表示用同期信号に対して定まる表示期間に
供給される表示情報を、１画素ｍビットの表示情報を受
けて１画素ｎ（＜ｍ）ビットの数値情報に変換する変換
手段を介して書込む表示書込装置であって、前記変換手段は、上記表示期間に上記表示情報をアドレ
スとして入力し当該アドレスに書込まれた上記ｎビット
数値情報を出力するランダムアクセスメモリ（RAM）で
あり、上記表示用同期信号に対して定まる所定期間に供
給される表示情報を各々アドレスとして、順次、相互に
異なるｎビット数値情報を上記RAMに書き込むことを特
徴とする表示書込装置。