JPH0296A - 表示書込装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野１ 本発明は、表示情報を記憶装置に書込む無表示書込装置
に係り、特に、表示色を複数の色の中から選択して表示
できるパーソナルコンピュータ（以下、パソコンと略す
）等に好適な表示書込装置に関する。 ［従来の技術１ 従来、パソコン等の既存の出力端から表示データを取込
んで自己のデイスプレィに表示するものとして、特開昭
１ｉ１−１７４５９５号に記載されたものがある。この
装置では、表示データを直接、自己のフレームメモリに
書込んで、このフレームメモリ内の表示情報にしたがっ
て液晶デイスプレィを駆動するようにしている。 以下、この従来技術を第１０図を用いて簡単に説明する
。 第１Ｏ図は、従来の表示書込装置の構成図であって、図
中、左側がパソコン側を示し、右側が液晶デイスプレィ
側を示している。２０は、ＣＲＴ制御回路（以下、ＣＲ
ＴＣと略す）２１を動作させるクロックを発生する発振
器である。ＣＲＴＣ２１は、発振器２０の発生するクロ
ックに従って、水平同期信号１５、垂直同期信号１２、
さらに、メモリアドレス２２を出力する。表示メモリ（
ＶＲＡＭ）２３は１表示情報を記憶したメモリであって
、メモリアドレス２２に従って、順次１表示情報を送り
出す。この後、表示情報は、並−直列変換器（Ｐ→５）
２４を経て、シリアルの表示信号２５となり、パソコン
から送り出される。 一方、液晶デイスプレィ側ては、クロック再生回路２６
により、水平同期信号１１を基準として、ドツトクロッ
ク２７を生成する。（このドツトクロック２７は、発振
器２０の発生するクロックと、同一周波数、同位相とな
るように制御される。）表示信号２５は、書込制御回路
２８の制御下でフレームメモリ８に直接書込まれ、記憶
され、その後、フレームメモリ８から表示信号２５が読
出され、駆動回路２９を通して、液晶デイスプレィ３０
に表示される。 以上のように、従来技術では、フレームメモリ８に表示
信号２５を直接書込み、その後、フレームメモリ８より
表示信号２５を読出すことで目的の処理を実現していた
。 【発明か解決しようとする課題】 上記従来技術は、液晶デイスプレィ側のフレームメモリ
８の容量削減について考慮されておらず、多色表示可能
なパソコンに対しては、フレームメモリ８の容量が増大
するという問題があった。例えば、４０９６色中１６色
表示のパソコンを接続した場合、同時には、１６通りの
色しか表示できないにも拘らず、フレームメモリ８は、
４０９６色分、すなわち、１２ビット幅（２１２＝　４
０９６）必要となり、白黒表示の場合に比べ、　１２倍
のメモリを備えなければならない。 そこで、本発明の目的は、多色表示可能なパソコンに対
応した、フレームメモリ容量を削減することができる表
示書込装置を提供することにある。

【課題を解決するための手段】

上記目的を達成するために１本発明は、画素ｎビットの
表示情報を記憶する表示記憶手段に表示情報を書込む表
示書込装置において、 １画素ｍビットの表示情報を受けて１画素ｎ（＜ｍ）ビ
ットの数値情報に変換する変換手段を設け、該変換手段
を介して上記表示情報を上記表示記憶手段に書込むよう
にしたものである。 上記１画素ｍビットの表示情報は、例えば、２ｎ″色か
ら同時２ｎ色表示可能な表示情報である。 上記変換手段は、例えば、アドレスｍビット。 データｎビットのリードオンリメモリ（ＲＯＭ）で構成
することができる。 上記変換手段は、また、アドレスｍビット。 データｎビットのランダムアクセスメモリ（ＲＡＭ）で
構成することもで°きる。この場合、上記変換手段には
、上記ｍビット表示情報中取りつる２ｎ通りのデータを
アドレスとして予め供給し、当該アドレスに順次２°個
の異なるｎビット数値を書込む。 上記変換手段は、上記表示情報に基づいて、当該変換規
則を自動的に生成するものであってもよい。 例えば、上記変換手段は、アドレスｍビット、データｎ
＋１ビットのランダムアクセスメモリ（ＲＡＭ）であり
、データ１ビットが未書込識別ビットとして用いられ、
該未書込識別ビットの参照により上記ｍビットの表示情
報の異なるデータの発生毎に該データをアドレスとして
上記ＲＡＭに順次異なるｎビット数値が書込まれるもの
である。 あるいは、上記変換手段は、それぞれ、ｎビットの異な
るアドレスが割当てられ、ｍビットの上記表示情報と１
ビット未書込識別ビットとからなるｍ＋１ビットの情報
を格納する２ｎ個の格納手段と、それぞれ該各格納手段
に対応して設けられ、ｍビットの情報を比較する２ｎ個
の比較手段と有し、上記ｍビットの入力表示情報と上記
未書込識別ビットが“ｌ”であるすべての上記格納手段
内の表示情報とを比較し、すべて不一致の場合に、当該
入力表示情報を上記未書込識別ビットが“０”であるｌ
格納手段内に格納するとともに当該未書込識別ビットを
“１″とし、かつ、該格納手段に割当てられているアド
レスをｎビット数値情報として出力し、上記比較の結果
、一致するものがある場合、当該格納手段に割当てられ
ているアドレスを上記ｎビット数値情報として出力する
ものである。 なお１本発明が適用されるデイスプレィとしては、１画
素に複数のビットが利用されるカラーまたは階調表示を
行なうものであればよく、液晶に限らず、ＣＲＴでもよ
い。 【作用Ｊ 本発明は、パソコンから送られてくる表示データを、そ
れに対応した数字データに変換する変換手段を設け、数
字データをフレームメモリに書込むものであり、例えば
、先に挙げた４０９６色中１６色表示のパソコンを接続
した場合、送られてくる表示データのビット数は、１２
ビットになるが、このうち、出現する表示データは１６
通りしかない、この点に着目し、１６通りの表示データ
に対して数字データを割付けると、数字データのビット
数は、４ビットとなる。従って、この数字データをフレ
ームメモリに書込むことで、フレームメモリのビット数
は４ビットで済む。 上記変換手段は、ＲＯＭ、ＲＡＭあるいは論理回路等に
よりパソコンから送られてくる表示データに変換を施し
、数字データに対応させるように動作する。フレームメ
モリには、数字データが記憶されるが、該数字データに
ついて該変換手段の逆変換を施すことで、容易に元の表
示データに再現できるため、本発明によって、表示デー
タが変化する等の誤動作は生じない。 上記変換手段は、前述のように、変換規則を固定したも
の、予め変換規則を受信するもののほか、送られてくる
表示データを受けて、自動的に変換規則を生成するもの
も考えられる。そのための手法は、上述したように２通
りある。 その１つは、予め１画素ｍビット表示データに対応して
、２ｍ個のｎ＋１ビット記憶領域を用意しておき、異な
るｍビット表示データが現われる度に、順次２ｎ個の異
なるｎビットデータ（数字データ）を格納していくもの
である。１度出現した表示データか否かは、ｎ＋１ビッ
ト記憶領域のｌビットである未書込識別ビットを参照す
ることにより判明する。未書込識別ビットが“Ｏ”であ
る場合には、初めて出現した表示データであり、当該記
憶領域に新たなｎビットデータか書込まれるとともに、
出力される。以後、同じ表、示データについては、この
ｎビットデータか変換データとして出力される。 他の手法は、予め異なるｎビットデータに対応して２°
個のｍ＋１ビット記憶領域を用意しておき、送られてく
るｍビット表示データのうち順次異なる表示データを選
択して、異なるｍ＋１ビット領域に格納していき、ｍビ
ット表示データとｎビットデータとを対応付けるもので
ある。送られてくるｍビット表示データから順次異なる
表示データを発見するためには、送られてくる表示デー
タをすべての既書込の表示データと比較する。 致するものかあれば、その既書込表示データが書込まれ
ている記憶領域に対応するｎとットデータを出力し、一
致するものがない場合には、新たな表示データなので、
未書込領域にそのｍビット表示データを書込むとともに
、対応するｎとットデータを出力する。既書込、未書込
の別は、ｍ＋１ビット記憶領域のビットである未書込識
別ビットにより判明する。 【実施例１ 以下、本発明の一実施例を第１図から第８図を用いて詳
細に説明する。説明の都合上、パソコンからの表示信号
は、アナログＲＧＢ信号出力で、４０９６色中１６色表
現できるものとする。 まず、　４０４１６色中、表示される１６色が予めわか
っている場合の実施例を説明する。第１図は、第１の実
施例の構成図である。図において、パソコンからの表示
信号Ｒ，Ｇ、Ｂは、信号線１〜３を通してアナログ量で
伝送される。これらの表示信号は、アナログ／デジタル
変換器４（以下、Ａ／Ｄ変換器と省略する）により、　
１２ビット（２１２＝４０９６）のデジタル量の表示デ
ータ５に変換される。この表示データ５は、ＲＯＭ６に
より書込データ７に変換され、サンプリング制御回路９
に従って、フレームメモリ８に書込まれる。 以上の構成において、本発明の特徴となるＲＯＭ６の動
作について説明する。ＲＯＭ６は、第２図に示すように
、１２ビットの表示データ５をアドレスとして、４ビッ
トの書込データ７を出力する０本実施例では、表示され
る色が予めわかっているため、４０９６　（２”）通り
の表示データ５のうち、出現する１６　（２’）通りの
パターンは既知となる。言い換えれば、ＲＯＭ６のアク
セスされるアドレスは、　４０９６番地中１６番地で、
その位置は既知となる。よって、対応する１６個のアド
レスの内容に、“０”から“１５”までの数値を記憶し
、それ以外は、空白（未使用領域）とする。このような
ＲＯＭ６を設けることにより、ＲＯＭ６は、表示データ
５で示されたアドレスのデータを出力するので、１２ビ
ットの表示データ５は、４ビットの書込データフに変換
される。この書込データ７をフレームメモリ８に書込む
ことで、フレームメモリ８のメモリ容量を低減すること
ができる。 なお、第１の実施例では、ＲＯＭを用いた表示データ５
から書込データ７への変換を説明したが、入力された表
示データ５の各ビットに演算を施し、書込データ７を得
ることによっても、同様の変換ができる。また１図示し
ないが、ＲＯＭ６の１６個の有効データについて、アド
レスとデータとを逆にしたＲＯＭを用いれば、元の表示
データを再現することができる。 以上述べた第１の実施例では、表示される色が予めわか
っている場合について説明したが１次に、第２の実施例
として、４０９６色の中から表示に使用される１６通り
の色（以下、表示色と記述する）をパソコンから伝え、
その表示色に対応した書込データフを生成する場合につ
いて説明する。 第３図は、第２の実施例の構成図を示したもので、第１
の実施例の構成図（第１図）に比べ、ＲＯＭ６を、読み
／書き可能なＲＡ　Ｍ　１０に変更し、ＲＡ　Ｍ　１０
への書込手段として、水平同期信号（ＨＳＹＮＣ）１５
、垂直同期信号（ＶＳＹＮＣ）１２を基準として、パソ
コンから伝えられる表示色の書込を行なう書込制御回路
１３と、′０”〜“１５”までの数値情報を生成するカ
ウンタ１５と、ＲＡ　Ｍ　１０へのデータ書込時に、カ
ウンタ１５の出力であるカウント出力１６をＲＡ　Ｍ　
１０への書込データとして出力するバッファ１７とより
構成され、それ以外は。 第１図と同じである。 次に動作を説明する。パソコンから伝えられる表示色は
、第４図（ａ）のように、表示画面の第１ライン目の１
ドツト〜１６ドツトに、色Ａ１色Ｂ。 ・・・色Ｐの順番で送られてくるものとする。送られて
くる表示信号（Ｒ，Ｇ、Ｂ）は、Ａ／Ｄ変換器４により
、デジタル量に変換され、表示データ５として出力され
る。書込制御回路１３は、水平同期信号１１と垂直同期
信号１２を基準として、表示色の送られてくる位置であ
る第１ライン目の第１ドツト〜第１６ドツトを検出し、
その期間のみに、書込パルス１４を出力する。書込パル
ス１４に従って、カウンタ１５よりカウント出力１６が
得られ、表示画面の第１ライン目、１ドツト目には“０
”２ドツト目にはｌ”・・・以下同様に、ドツト位置に
対応して、数値“０”〜“１５”が割付けられる０以上
のごとく求められた表示データ５と、カウント出力１６
をもとに、ＲＡ　Ｍ　１０は、第４図（ｂ）のように、
表示データ５で示されるアドレスの内容にカウント出力
１６を書込む０以上の操作により、表示される色（色Ａ
〜色Ｐ）に対して、固有の数値（０〜１５）がＲＡ　Ｍ
　１０に記憶された。これ以後の表示信号（第２ライン
〜第４００ライン）は、第１の実施例と同様、表示デー
タ５が、ＲＡＭｌ０を通して書込データフに変換され、
フレームメモリ８に書込まれる０以上のように１本発明
の目的か達成できる。 本実施例では、表示色を表示画面の第１ラインを用いて
伝送するため、表示画面に不要な色が表示されてしまう
が、第１ラインをフレームメモリ８に書込まないことに
すれば、このようなことは生じなくなる。また１本実施
例では、表示色を表示画面の第１ライン目に挿入して伝
送していたが、その他のライン（第２ライン〜第４００
ラインのうちｌライン）を用いても、同様に実現できる
。さらに、表示画面以外にも、表示信号の帰線期間に表
示色を挿入してもよい、また、表示信号（Ｒ，Ｇ、Ｂ）
を使用しないで、別な信号（例えば、パソコン内部のバ
ス信号）から、表示色の情報をもらってもよい。表示デ
ータの逆変換の手段については、他のＲＡＭを設け、Ｒ
Ａ　Ｍ　１０とアドレスおよびデータの関係を逆にして
ＲＡ　Ｍ　１０の書込時に同時に書込むようにすればよ
い。 以上、第２の実施例によれば、表示される色が予め分か
っていない場合にも対応できる。ただし、パソコン側に
、表示色を伝送する手段が必要となり、パソコン側のソ
フトウェア、ハードウェアに負担がかかる。 そこで、第５図に示すように、パソコン側に上記ソフト
ウェア、ハードウェアの負担増なしに、送られてくる表
示データを受けて、表示データ５を書込データ７に変換
する変換規則を自動的に生成する自動生成パレット３１
を設けることが好ましい、以下、このような自動生成パ
レット３１を有する第３および第４の実施例を説明する
。 第３の実施例の構成を第６図に示す。この構成は、第２
の実施例の構成（第３図）に対して、ＲＡＭｌ０のデー
タビット数を４ビットから５ビットに変更し、有効ビッ
ト（未書込識別ビット）１８を付加し、さらに、有効ビ
ット１８の状態によって、ＲＡ　Ｍ　１０への書込を行
なう書込制御回路１９（第３図の書込制御回路１３とは
、機能が異なるため、別な符号を付しである）を設けた
ものである。その他は、第３図と同じである。なお、第
６図において、Ａ／Ｄ変換器４とフレームメモリ８とを
除いた部分が自動生成変換パレット３１を構成している
。 次に、その動作を、第７図および第８図を用いて説明す
る。但し、電源投入時の有効ビット１８は、すべてＯ”
であるものとする、第７図において、Ａ／Ｄ変換器４に
よって、デジタル量に変換された表示データ５は、ＲＡ
　Ｍ　１０にアドレスとして入力され、データを読出す
（動作Ａ）。読出された５ビットのデータのうち、１ビ
ットを有効ビット１８として割当て、有効ビット１８＝
““０”の時（動作Ｂ）は、書込データフが意味をなさ
ないものとして、ＲＡ　Ｍ　１０への書込動作か起こる
（動作Ｃ）。 具体的なタイミングチャートは、第８図のように、表示
データ５がＡ／Ｄ変換器４から出力されて、ＲＡ　Ｍ　
１０からデータか読出される。この時、書込制御回路１
９は、有効ビット１８＝＝“０”を検出して、書込パル
ス１４；Ｌ”とする。この期間に、バッファ１７は、Ｒ
Ａ　Ｍ　１０のデータバス上に。 カウント出力１６と有効ビット１８＝“ｌ”を出力し、
ＲＡ　Ｍ　１０にはこのデータが書込まれる。その後、
書込制御回路１９は、書込パルス１４＝“Ｈ”として、
ＲＡ　Ｍ　１０への書込動作を終了する。その際に、カ
ウント出力１６を＋１（インクリメント）する。以上の
タイミングで、ＲＡＭ・１ｏへの書込動作が行なわれる
。この書″込動作は、電源投入後、表示色が最初に現わ
れた場合に発生する。したがって、表示色に対応した書
込データフには、１画面表示期間中に“０”〜″１５″
までが割当てられ、ＲＡ　Ｍ　１０に記憶される。また
、それ以後の同一の表示色に対しては、有効ビット１８
＝“ｌ”となり、書込データ７は意味をもつものとして
、ＲＡＭｌ０への書込動作は起こらず、第１の実施例と
同様、表示データ５に対応した書込データ７をフレーム
メモリ８に書込む。表示データの逆変換の手段は、　以
上の実施例によれば、例えば、　４０９６色中１６色、
６４０　ｘ４００ドツトのパソコンを例にとれば、フレ
ームメモリに２５６にビットＤＲＡＭを用いた場合、従
来の方式では、フレームメモリが１２個必要てあったも
のを、本発明により、フレームメモリ４個、データ変換
部２個、計６個で実現でき、部品点数で、約半分にする
ことができる。さらに、多色表示可能なパソコンには、
さらに高い効果が発揮できる。 第２実施例と同様である。 次に、変換規則を自動的に生成し、かつ、変換手段の記
憶容量自体も軽減できる第４の実施例を第１Ｏ図により
説明する。 この実施例においても、４０９６色中、同時１６色表示
する１２ビットデータな４ビットデータに変換する場合
を考える。この自動生成変換パレット３１は、１２ビッ
トの表示データ５を格納するためのテーブル３３を同時
表示色数分の１６個だけ設け、かつ各テーブル３３Ａ〜
３３Ｐすべてについてテーブル内容と表示データ５とを
比較する比較器３２Ａ〜３２Ｐを有する。また、各テー
ブルに格納された表示データ５が有効か否かを示す有効
ビット３４Ａ〜３４Ｐを各テーブルに付加している。さ
らに、各テーブルには、４ビットの“０”Ｎ″１５”の
番地３６Ａ〜３６Ｐがｌ対ｌに対応づけられている０次
に動作を説明する。 初めに、電源投入時の有効ビット３４Ａ〜３４Ｐはすべ
て“０”　（無効）であるものとする。表示データ５は
、すべての比較器３２Ａ〜３２Ｐへ同時に入力される。 各比較器は、有効ビットが“ｌ”であるテーブル内の表
示データのみ表示データ５と比較し、その結果、一致し
た場合のみ、比較結果３５Ａ〜３５Ｐとして“ｌ”を出
力する。 例えば、１ドツト目に送られてきた表示データ５を色デ
ータＡとした場合、このときの有効ビットはすべて“０
”であり、比較結果３５Ａ〜３５Ｐは、すべて“０”で
ある。そこで色データＡをテーブル３３Ａに書込むとと
もに、有効ビット３４Ａを“ｌ”にして、番地３６Ａの
４ビットデータ“０”を書込データ７として出力する。 次に、２ドツト目に送られてきた表示データ５を１ドツ
ト目の色データＡと異なワた色データＢとした場合、色
データＢは、有効ビットが“１″であるテーブル３３Ａ
の色データＡとだけ比較される。この場合も、色データ
は一致しないので、比較結果３５Ａ〜３５Ｐはすべて“
Ｏ”となる。 したがって、有効ビットがＯ”である次のテーブル３３
Ｂに色データＢを書込むとともに、有効ビット３４Ｂを
“ｌ”にし、がっ、番地３６Ｂの４ビットデータ“ｌ”
を書込データフとして出力する。 一方、既にテーブルに書込んだ表示データに対しては、
例えば、３ドウト目に色データＡが送られてきた場合、
色データＡは、有効ビットが１″であるテーブル３３Ａ
および３３Ｂの色データＡ８よび色データＢと比較され
る。このとき、比較された色データＡは、テーブル３３
Ａの色データＡと一致するので、比較結果３５Ａより“
１”が出力される。この場合、色データＡのテーブルへ
の書込は行われず、一致したテーブルの番地３６Ａの４
ビットデータ“０”が書込データ７として出力される。 このように、パソコンから送られてくる同一の表示デー
タに対しては、同じ番地が対応し、変換は正しく行われ
る。 以上より、表示データ５から変換パレットを生成しなか
ら書込データ７に変換することが可能となった。また、
同時１６色が別な１６色に変わった場合にも、垂直帰線
期間に有効ビットを０”にすることにより、ｌフレーム
単位に変換パレットと生成しながら変換することで対処
できる。 本実施例によれば、予め４８９６色分のデータを持った
ＲＯＭあるいはＲＡＭを用いることなく、フレームメモ
リのメモリ容量の低減を達成できる。具体的には、前記
４０９６色分のデータをもったＲＯＭ、ＲＡＭ”ｒは、
５　ｘ　４０９６＝　２０４８０ビット（１）容量を要
するのに対し、本実施例では、１３Ｘ１６　＝　２０８
ビットの容量ですむ。 以上、パソコンを例にとり、好適な実施例について説明
したが、パソコンに限らず、一般的な映像信号でも同様
の処理で、フレームメモリ８のメモリ容量の低減が図れ
る。また、入力信号をアナロタ信号として説明したが、
デジタル信号を入力しても同様の処理が行なえることは
言うまてもない。 ［発明の効果］ 本発明のデータ書込装置によれば、パソコン等から送ら
れてくる表示データを、それに対応したより少ないビッ
ト数の数字データに変換する変換手段を設け、この数字
データをフレームメモリに書込むようにすることにより
、フレームメモリの容量を大幅に低減することが可能と
なった。

【図面の簡単な説明】

第１図は本発明による第１の実施例の構成図、第２図は
第１の実施例のＲＯＭの動作概念図、第３図は本発明に
よる第２の実施例の構成図、第４図は第２の実施例の動
作概念図、第５図は変換規則を自動的に生成する自動生
成変換パレットの説明図、第６図は本発明による第３の
実施例の構成図、第７図および第８図は第３の実施例の
動作概念図、第９図は本発明による第４の実施例の構成
図、第１０図は従来例の構成図である。 ４・−Ａ　／　Ｄ変換器 ５・・・表示データ ６・−ＲＯＭ ７・・・書込データ ８・・・フレームメモリ ９・・・サンプリング制御回路 １０−ＲＡ　Ｍ １１−・・水平同期信号 １２−・・垂直同期信号 １３・・・書込制御回路 １４−・・書込パルス １５・・・カウンタ １６・・・カウント出力 １７・・・バッファ １８・・・有効ビット １９・・・書込制御回路 ２■・・・ＣＲＴＣ ２３−Ｖ　ＲＡ　Ｍ ３０・・・液晶デイスプレィ ３１・・・自動生成変換パレット ３２Ａ〜３２Ｐ・・・比較器 ３３Ａ〜３３Ｐ・・・テーブル ３４Ａ〜３４Ｐ・・・有効ビット ３５Ａ〜３５Ｐ・・・比較結果 ３６Ａ〜３６Ｐ・・・番地

Claims (1)

1. 【特許請求の範囲】 １、１画素ｎビットの表示情報を記憶する表示記憶手段
   に表示情報を書込む表示書込装置において、 １画素ｍビットの表示情報を受けて１画素ｎ（＜ｍ）ビ
   ットの数値情報に変換する変換手段を設け、該変換手段
   を介して上記表示情報を上記表示記憶手段に書込むこと
   を特徴とする表示書込装置。 ２、上記１画素ｍビットの表示情報は、２＾ｍ色から同
   時２＾ｎ色表示可能な表示情報である請求項１項記載の
   表示書込装置。 ３、上記変換手段は、アドレスｍビット、データｎビッ
   トのリードオンリメモリ（ＲＯＭ）である請求項１記載
   の表示書込装置。 ４、上記変換手段は、アドレスｍビット、データｎビッ
   トのランダムアクセスメモリ（ＲＡＭ）である請求項１
   記載の表示書込装置。 ５、上記変換手段には、上記ｍビット表示情報中取りう
   る２＾ｎ通りのデータがアドレスとして予め供給され、
   当該アドレスに順次２＾ｎ個の異なるｎビット数値が書
   込まれる請求項４記載の表示書込装置。 ６、上記変換手段は、上記表示情報に基づいて、当該変
   換規則を自動的に生成することを特徴とする請求項１記
   載の表示書込装置。 ７、上記変換手段は、アドレスｍビット、データｎ＋１
   ビットのランダムアクセスメモリ（ＲＡＭ）であり、デ
   ータ１ビットが未書込識別ビットとして用いられ、該未
   書込識別ビットの参照により上記ｍビットの表示情報の
   異なるデータの発生毎に該データをアドレスとして上記
   ＲＡＭに順次異なるｎビット数値が書込まれる請求項６
   記載の表示書込装置。８、上記変換手段は、それぞれ、
   ｎビットの異なるアドレスが割当てられ、ｍビットの上
   記表示情報と１ビット未書込識別ビットとからなるｍ＋
   １ビットの情報を格納する２＾ｎ個の格納手段と、それ
   ぞれ該各格納手段に対応して設けられ、ｍビットの情報
   を比較する２＾ｎ個の比較手段と有し、 上記ｍビットの入力表示情報と上記未書込識別ビットが
   “１”であるすべての上記格納手段内の表示情報とを比
   較し、すべて不一致の場合に、当該入力表示情報を上記
   未書込識別ビットが“０”である１格納手段内に格納す
   るとともに当該未書込識別ビットを“１”とし、かつ、
   該格納手段に割当てられているアドレスをｎビット数値
   情報として出力し、上記比較の結果、一致するものがあ
   る場合、当該格納手段に割当てられているアドレスを上
   記ｎビット数値情報として出力することを特徴とする請
   求項６記載の表示書込装置。