JPH0296A - 表示書込装置 - Google Patents
表示書込装置Info
- Publication number
- JPH0296A JPH0296A JP63280576A JP28057688A JPH0296A JP H0296 A JPH0296 A JP H0296A JP 63280576 A JP63280576 A JP 63280576A JP 28057688 A JP28057688 A JP 28057688A JP H0296 A JPH0296 A JP H0296A
- Authority
- JP
- Japan
- Prior art keywords
- display
- bit
- data
- bits
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 239000003086 colorant Substances 0.000 claims description 26
- 230000006870 function Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 102100029968 Calreticulin Human genes 0.000 description 4
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野1
本発明は、表示情報を記憶装置に書込む無表示書込装置
に係り、特に、表示色を複数の色の中から選択して表示
できるパーソナルコンピュータ(以下、パソコンと略す
)等に好適な表示書込装置に関する。 [従来の技術1 従来、パソコン等の既存の出力端から表示データを取込
んで自己のデイスプレィに表示するものとして、特開昭
1i1−174595号に記載されたものがある。この
装置では、表示データを直接、自己のフレームメモリに
書込んで、このフレームメモリ内の表示情報にしたがっ
て液晶デイスプレィを駆動するようにしている。 以下、この従来技術を第10図を用いて簡単に説明する
。 第1O図は、従来の表示書込装置の構成図であって、図
中、左側がパソコン側を示し、右側が液晶デイスプレィ
側を示している。20は、CRT制御回路(以下、CR
TCと略す)21を動作させるクロックを発生する発振
器である。CRTC21は、発振器20の発生するクロ
ックに従って、水平同期信号15、垂直同期信号12、
さらに、メモリアドレス22を出力する。表示メモリ(
VRAM)23は1表示情報を記憶したメモリであって
、メモリアドレス22に従って、順次1表示情報を送り
出す。この後、表示情報は、並−直列変換器(P→5)
24を経て、シリアルの表示信号25となり、パソコン
から送り出される。 一方、液晶デイスプレィ側ては、クロック再生回路26
により、水平同期信号11を基準として、ドツトクロッ
ク27を生成する。(このドツトクロック27は、発振
器20の発生するクロックと、同一周波数、同位相とな
るように制御される。)表示信号25は、書込制御回路
28の制御下でフレームメモリ8に直接書込まれ、記憶
され、その後、フレームメモリ8から表示信号25が読
出され、駆動回路29を通して、液晶デイスプレィ30
に表示される。 以上のように、従来技術では、フレームメモリ8に表示
信号25を直接書込み、その後、フレームメモリ8より
表示信号25を読出すことで目的の処理を実現していた
。 【発明か解決しようとする課題】 上記従来技術は、液晶デイスプレィ側のフレームメモリ
8の容量削減について考慮されておらず、多色表示可能
なパソコンに対しては、フレームメモリ8の容量が増大
するという問題があった。例えば、4096色中16色
表示のパソコンを接続した場合、同時には、16通りの
色しか表示できないにも拘らず、フレームメモリ8は、
4096色分、すなわち、12ビット幅(212= 4
096)必要となり、白黒表示の場合に比べ、 12倍
のメモリを備えなければならない。 そこで、本発明の目的は、多色表示可能なパソコンに対
応した、フレームメモリ容量を削減することができる表
示書込装置を提供することにある。
に係り、特に、表示色を複数の色の中から選択して表示
できるパーソナルコンピュータ(以下、パソコンと略す
)等に好適な表示書込装置に関する。 [従来の技術1 従来、パソコン等の既存の出力端から表示データを取込
んで自己のデイスプレィに表示するものとして、特開昭
1i1−174595号に記載されたものがある。この
装置では、表示データを直接、自己のフレームメモリに
書込んで、このフレームメモリ内の表示情報にしたがっ
て液晶デイスプレィを駆動するようにしている。 以下、この従来技術を第10図を用いて簡単に説明する
。 第1O図は、従来の表示書込装置の構成図であって、図
中、左側がパソコン側を示し、右側が液晶デイスプレィ
側を示している。20は、CRT制御回路(以下、CR
TCと略す)21を動作させるクロックを発生する発振
器である。CRTC21は、発振器20の発生するクロ
ックに従って、水平同期信号15、垂直同期信号12、
さらに、メモリアドレス22を出力する。表示メモリ(
VRAM)23は1表示情報を記憶したメモリであって
、メモリアドレス22に従って、順次1表示情報を送り
出す。この後、表示情報は、並−直列変換器(P→5)
24を経て、シリアルの表示信号25となり、パソコン
から送り出される。 一方、液晶デイスプレィ側ては、クロック再生回路26
により、水平同期信号11を基準として、ドツトクロッ
ク27を生成する。(このドツトクロック27は、発振
器20の発生するクロックと、同一周波数、同位相とな
るように制御される。)表示信号25は、書込制御回路
28の制御下でフレームメモリ8に直接書込まれ、記憶
され、その後、フレームメモリ8から表示信号25が読
出され、駆動回路29を通して、液晶デイスプレィ30
に表示される。 以上のように、従来技術では、フレームメモリ8に表示
信号25を直接書込み、その後、フレームメモリ8より
表示信号25を読出すことで目的の処理を実現していた
。 【発明か解決しようとする課題】 上記従来技術は、液晶デイスプレィ側のフレームメモリ
8の容量削減について考慮されておらず、多色表示可能
なパソコンに対しては、フレームメモリ8の容量が増大
するという問題があった。例えば、4096色中16色
表示のパソコンを接続した場合、同時には、16通りの
色しか表示できないにも拘らず、フレームメモリ8は、
4096色分、すなわち、12ビット幅(212= 4
096)必要となり、白黒表示の場合に比べ、 12倍
のメモリを備えなければならない。 そこで、本発明の目的は、多色表示可能なパソコンに対
応した、フレームメモリ容量を削減することができる表
示書込装置を提供することにある。
上記目的を達成するために1本発明は、画素nビットの
表示情報を記憶する表示記憶手段に表示情報を書込む表
示書込装置において、 1画素mビットの表示情報を受けて1画素n(<m)ビ
ットの数値情報に変換する変換手段を設け、該変換手段
を介して上記表示情報を上記表示記憶手段に書込むよう
にしたものである。 上記1画素mビットの表示情報は、例えば、2n″色か
ら同時2n色表示可能な表示情報である。 上記変換手段は、例えば、アドレスmビット。 データnビットのリードオンリメモリ(ROM)で構成
することができる。 上記変換手段は、また、アドレスmビット。 データnビットのランダムアクセスメモリ(RAM)で
構成することもで°きる。この場合、上記変換手段には
、上記mビット表示情報中取りつる2n通りのデータを
アドレスとして予め供給し、当該アドレスに順次2°個
の異なるnビット数値を書込む。 上記変換手段は、上記表示情報に基づいて、当該変換規
則を自動的に生成するものであってもよい。 例えば、上記変換手段は、アドレスmビット、データn
+1ビットのランダムアクセスメモリ(RAM)であり
、データ1ビットが未書込識別ビットとして用いられ、
該未書込識別ビットの参照により上記mビットの表示情
報の異なるデータの発生毎に該データをアドレスとして
上記RAMに順次異なるnビット数値が書込まれるもの
である。 あるいは、上記変換手段は、それぞれ、nビットの異な
るアドレスが割当てられ、mビットの上記表示情報と1
ビット未書込識別ビットとからなるm+1ビットの情報
を格納する2n個の格納手段と、それぞれ該各格納手段
に対応して設けられ、mビットの情報を比較する2n個
の比較手段と有し、上記mビットの入力表示情報と上記
未書込識別ビットが“l”であるすべての上記格納手段
内の表示情報とを比較し、すべて不一致の場合に、当該
入力表示情報を上記未書込識別ビットが“0”であるl
格納手段内に格納するとともに当該未書込識別ビットを
“1″とし、かつ、該格納手段に割当てられているアド
レスをnビット数値情報として出力し、上記比較の結果
、一致するものがある場合、当該格納手段に割当てられ
ているアドレスを上記nビット数値情報として出力する
ものである。 なお1本発明が適用されるデイスプレィとしては、1画
素に複数のビットが利用されるカラーまたは階調表示を
行なうものであればよく、液晶に限らず、CRTでもよ
い。 【作用J 本発明は、パソコンから送られてくる表示データを、そ
れに対応した数字データに変換する変換手段を設け、数
字データをフレームメモリに書込むものであり、例えば
、先に挙げた4096色中16色表示のパソコンを接続
した場合、送られてくる表示データのビット数は、12
ビットになるが、このうち、出現する表示データは16
通りしかない、この点に着目し、16通りの表示データ
に対して数字データを割付けると、数字データのビット
数は、4ビットとなる。従って、この数字データをフレ
ームメモリに書込むことで、フレームメモリのビット数
は4ビットで済む。 上記変換手段は、ROM、RAMあるいは論理回路等に
よりパソコンから送られてくる表示データに変換を施し
、数字データに対応させるように動作する。フレームメ
モリには、数字データが記憶されるが、該数字データに
ついて該変換手段の逆変換を施すことで、容易に元の表
示データに再現できるため、本発明によって、表示デー
タが変化する等の誤動作は生じない。 上記変換手段は、前述のように、変換規則を固定したも
の、予め変換規則を受信するもののほか、送られてくる
表示データを受けて、自動的に変換規則を生成するもの
も考えられる。そのための手法は、上述したように2通
りある。 その1つは、予め1画素mビット表示データに対応して
、2m個のn+1ビット記憶領域を用意しておき、異な
るmビット表示データが現われる度に、順次2n個の異
なるnビットデータ(数字データ)を格納していくもの
である。1度出現した表示データか否かは、n+1ビッ
ト記憶領域のlビットである未書込識別ビットを参照す
ることにより判明する。未書込識別ビットが“O”であ
る場合には、初めて出現した表示データであり、当該記
憶領域に新たなnビットデータか書込まれるとともに、
出力される。以後、同じ表、示データについては、この
nビットデータか変換データとして出力される。 他の手法は、予め異なるnビットデータに対応して2°
個のm+1ビット記憶領域を用意しておき、送られてく
るmビット表示データのうち順次異なる表示データを選
択して、異なるm+1ビット領域に格納していき、mビ
ット表示データとnビットデータとを対応付けるもので
ある。送られてくるmビット表示データから順次異なる
表示データを発見するためには、送られてくる表示デー
タをすべての既書込の表示データと比較する。 致するものかあれば、その既書込表示データが書込まれ
ている記憶領域に対応するnとットデータを出力し、一
致するものがない場合には、新たな表示データなので、
未書込領域にそのmビット表示データを書込むとともに
、対応するnとットデータを出力する。既書込、未書込
の別は、m+1ビット記憶領域のビットである未書込識
別ビットにより判明する。 【実施例1 以下、本発明の一実施例を第1図から第8図を用いて詳
細に説明する。説明の都合上、パソコンからの表示信号
は、アナログRGB信号出力で、4096色中16色表
現できるものとする。 まず、 40416色中、表示される16色が予めわか
っている場合の実施例を説明する。第1図は、第1の実
施例の構成図である。図において、パソコンからの表示
信号R,G、Bは、信号線1〜3を通してアナログ量で
伝送される。これらの表示信号は、アナログ/デジタル
変換器4(以下、A/D変換器と省略する)により、
12ビット(212=4096)のデジタル量の表示デ
ータ5に変換される。この表示データ5は、ROM6に
より書込データ7に変換され、サンプリング制御回路9
に従って、フレームメモリ8に書込まれる。 以上の構成において、本発明の特徴となるROM6の動
作について説明する。ROM6は、第2図に示すように
、12ビットの表示データ5をアドレスとして、4ビッ
トの書込データ7を出力する0本実施例では、表示され
る色が予めわかっているため、4096 (2”)通り
の表示データ5のうち、出現する16 (2’)通りの
パターンは既知となる。言い換えれば、ROM6のアク
セスされるアドレスは、 4096番地中16番地で、
その位置は既知となる。よって、対応する16個のアド
レスの内容に、“0”から“15”までの数値を記憶し
、それ以外は、空白(未使用領域)とする。このような
ROM6を設けることにより、ROM6は、表示データ
5で示されたアドレスのデータを出力するので、12ビ
ットの表示データ5は、4ビットの書込データフに変換
される。この書込データ7をフレームメモリ8に書込む
ことで、フレームメモリ8のメモリ容量を低減すること
ができる。 なお、第1の実施例では、ROMを用いた表示データ5
から書込データ7への変換を説明したが、入力された表
示データ5の各ビットに演算を施し、書込データ7を得
ることによっても、同様の変換ができる。また1図示し
ないが、ROM6の16個の有効データについて、アド
レスとデータとを逆にしたROMを用いれば、元の表示
データを再現することができる。 以上述べた第1の実施例では、表示される色が予めわか
っている場合について説明したが1次に、第2の実施例
として、4096色の中から表示に使用される16通り
の色(以下、表示色と記述する)をパソコンから伝え、
その表示色に対応した書込データフを生成する場合につ
いて説明する。 第3図は、第2の実施例の構成図を示したもので、第1
の実施例の構成図(第1図)に比べ、ROM6を、読み
/書き可能なRA M 10に変更し、RA M 10
への書込手段として、水平同期信号(HSYNC)15
、垂直同期信号(VSYNC)12を基準として、パソ
コンから伝えられる表示色の書込を行なう書込制御回路
13と、′0”〜“15”までの数値情報を生成するカ
ウンタ15と、RA M 10へのデータ書込時に、カ
ウンタ15の出力であるカウント出力16をRA M
10への書込データとして出力するバッファ17とより
構成され、それ以外は。 第1図と同じである。 次に動作を説明する。パソコンから伝えられる表示色は
、第4図(a)のように、表示画面の第1ライン目の1
ドツト〜16ドツトに、色A1色B。 ・・・色Pの順番で送られてくるものとする。送られて
くる表示信号(R,G、B)は、A/D変換器4により
、デジタル量に変換され、表示データ5として出力され
る。書込制御回路13は、水平同期信号11と垂直同期
信号12を基準として、表示色の送られてくる位置であ
る第1ライン目の第1ドツト〜第16ドツトを検出し、
その期間のみに、書込パルス14を出力する。書込パル
ス14に従って、カウンタ15よりカウント出力16が
得られ、表示画面の第1ライン目、1ドツト目には“0
”2ドツト目にはl”・・・以下同様に、ドツト位置に
対応して、数値“0”〜“15”が割付けられる0以上
のごとく求められた表示データ5と、カウント出力16
をもとに、RA M 10は、第4図(b)のように、
表示データ5で示されるアドレスの内容にカウント出力
16を書込む0以上の操作により、表示される色(色A
〜色P)に対して、固有の数値(0〜15)がRA M
10に記憶された。これ以後の表示信号(第2ライン
〜第400ライン)は、第1の実施例と同様、表示デー
タ5が、RAMl0を通して書込データフに変換され、
フレームメモリ8に書込まれる0以上のように1本発明
の目的か達成できる。 本実施例では、表示色を表示画面の第1ラインを用いて
伝送するため、表示画面に不要な色が表示されてしまう
が、第1ラインをフレームメモリ8に書込まないことに
すれば、このようなことは生じなくなる。また1本実施
例では、表示色を表示画面の第1ライン目に挿入して伝
送していたが、その他のライン(第2ライン〜第400
ラインのうちlライン)を用いても、同様に実現できる
。さらに、表示画面以外にも、表示信号の帰線期間に表
示色を挿入してもよい、また、表示信号(R,G、B)
を使用しないで、別な信号(例えば、パソコン内部のバ
ス信号)から、表示色の情報をもらってもよい。表示デ
ータの逆変換の手段については、他のRAMを設け、R
A M 10とアドレスおよびデータの関係を逆にして
RA M 10の書込時に同時に書込むようにすればよ
い。 以上、第2の実施例によれば、表示される色が予め分か
っていない場合にも対応できる。ただし、パソコン側に
、表示色を伝送する手段が必要となり、パソコン側のソ
フトウェア、ハードウェアに負担がかかる。 そこで、第5図に示すように、パソコン側に上記ソフト
ウェア、ハードウェアの負担増なしに、送られてくる表
示データを受けて、表示データ5を書込データ7に変換
する変換規則を自動的に生成する自動生成パレット31
を設けることが好ましい、以下、このような自動生成パ
レット31を有する第3および第4の実施例を説明する
。 第3の実施例の構成を第6図に示す。この構成は、第2
の実施例の構成(第3図)に対して、RAMl0のデー
タビット数を4ビットから5ビットに変更し、有効ビッ
ト(未書込識別ビット)18を付加し、さらに、有効ビ
ット18の状態によって、RA M 10への書込を行
なう書込制御回路19(第3図の書込制御回路13とは
、機能が異なるため、別な符号を付しである)を設けた
ものである。その他は、第3図と同じである。なお、第
6図において、A/D変換器4とフレームメモリ8とを
除いた部分が自動生成変換パレット31を構成している
。 次に、その動作を、第7図および第8図を用いて説明す
る。但し、電源投入時の有効ビット18は、すべてO”
であるものとする、第7図において、A/D変換器4に
よって、デジタル量に変換された表示データ5は、RA
M 10にアドレスとして入力され、データを読出す
(動作A)。読出された5ビットのデータのうち、1ビ
ットを有効ビット18として割当て、有効ビット18=
““0”の時(動作B)は、書込データフが意味をなさ
ないものとして、RA M 10への書込動作か起こる
(動作C)。 具体的なタイミングチャートは、第8図のように、表示
データ5がA/D変換器4から出力されて、RA M
10からデータか読出される。この時、書込制御回路1
9は、有効ビット18==“0”を検出して、書込パル
ス14;L”とする。この期間に、バッファ17は、R
A M 10のデータバス上に。 カウント出力16と有効ビット18=“l”を出力し、
RA M 10にはこのデータが書込まれる。その後、
書込制御回路19は、書込パルス14=“H”として、
RA M 10への書込動作を終了する。その際に、カ
ウント出力16を+1(インクリメント)する。以上の
タイミングで、RAM・1oへの書込動作が行なわれる
。この書″込動作は、電源投入後、表示色が最初に現わ
れた場合に発生する。したがって、表示色に対応した書
込データフには、1画面表示期間中に“0”〜″15″
までが割当てられ、RA M 10に記憶される。また
、それ以後の同一の表示色に対しては、有効ビット18
=“l”となり、書込データ7は意味をもつものとして
、RAMl0への書込動作は起こらず、第1の実施例と
同様、表示データ5に対応した書込データ7をフレーム
メモリ8に書込む。表示データの逆変換の手段は、 以
上の実施例によれば、例えば、 4096色中16色、
640 x400ドツトのパソコンを例にとれば、フレ
ームメモリに256にビットDRAMを用いた場合、従
来の方式では、フレームメモリが12個必要てあったも
のを、本発明により、フレームメモリ4個、データ変換
部2個、計6個で実現でき、部品点数で、約半分にする
ことができる。さらに、多色表示可能なパソコンには、
さらに高い効果が発揮できる。 第2実施例と同様である。 次に、変換規則を自動的に生成し、かつ、変換手段の記
憶容量自体も軽減できる第4の実施例を第1O図により
説明する。 この実施例においても、4096色中、同時16色表示
する12ビットデータな4ビットデータに変換する場合
を考える。この自動生成変換パレット31は、12ビッ
トの表示データ5を格納するためのテーブル33を同時
表示色数分の16個だけ設け、かつ各テーブル33A〜
33Pすべてについてテーブル内容と表示データ5とを
比較する比較器32A〜32Pを有する。また、各テー
ブルに格納された表示データ5が有効か否かを示す有効
ビット34A〜34Pを各テーブルに付加している。さ
らに、各テーブルには、4ビットの“0”N″15”の
番地36A〜36Pがl対lに対応づけられている0次
に動作を説明する。 初めに、電源投入時の有効ビット34A〜34Pはすべ
て“0” (無効)であるものとする。表示データ5は
、すべての比較器32A〜32Pへ同時に入力される。 各比較器は、有効ビットが“l”であるテーブル内の表
示データのみ表示データ5と比較し、その結果、一致し
た場合のみ、比較結果35A〜35Pとして“l”を出
力する。 例えば、1ドツト目に送られてきた表示データ5を色デ
ータAとした場合、このときの有効ビットはすべて“0
”であり、比較結果35A〜35Pは、すべて“0”で
ある。そこで色データAをテーブル33Aに書込むとと
もに、有効ビット34Aを“l”にして、番地36Aの
4ビットデータ“0”を書込データ7として出力する。 次に、2ドツト目に送られてきた表示データ5を1ドツ
ト目の色データAと異なワた色データBとした場合、色
データBは、有効ビットが“1″であるテーブル33A
の色データAとだけ比較される。この場合も、色データ
は一致しないので、比較結果35A〜35Pはすべて“
O”となる。 したがって、有効ビットがO”である次のテーブル33
Bに色データBを書込むとともに、有効ビット34Bを
“l”にし、がっ、番地36Bの4ビットデータ“l”
を書込データフとして出力する。 一方、既にテーブルに書込んだ表示データに対しては、
例えば、3ドウト目に色データAが送られてきた場合、
色データAは、有効ビットが1″であるテーブル33A
および33Bの色データA8よび色データBと比較され
る。このとき、比較された色データAは、テーブル33
Aの色データAと一致するので、比較結果35Aより“
1”が出力される。この場合、色データAのテーブルへ
の書込は行われず、一致したテーブルの番地36Aの4
ビットデータ“0”が書込データ7として出力される。 このように、パソコンから送られてくる同一の表示デー
タに対しては、同じ番地が対応し、変換は正しく行われ
る。 以上より、表示データ5から変換パレットを生成しなか
ら書込データ7に変換することが可能となった。また、
同時16色が別な16色に変わった場合にも、垂直帰線
期間に有効ビットを0”にすることにより、lフレーム
単位に変換パレットと生成しながら変換することで対処
できる。 本実施例によれば、予め4896色分のデータを持った
ROMあるいはRAMを用いることなく、フレームメモ
リのメモリ容量の低減を達成できる。具体的には、前記
4096色分のデータをもったROM、RAM”rは、
5 x 4096= 20480ビット(1)容量を要
するのに対し、本実施例では、13X16 = 208
ビットの容量ですむ。 以上、パソコンを例にとり、好適な実施例について説明
したが、パソコンに限らず、一般的な映像信号でも同様
の処理で、フレームメモリ8のメモリ容量の低減が図れ
る。また、入力信号をアナロタ信号として説明したが、
デジタル信号を入力しても同様の処理が行なえることは
言うまてもない。 [発明の効果] 本発明のデータ書込装置によれば、パソコン等から送ら
れてくる表示データを、それに対応したより少ないビッ
ト数の数字データに変換する変換手段を設け、この数字
データをフレームメモリに書込むようにすることにより
、フレームメモリの容量を大幅に低減することが可能と
なった。
表示情報を記憶する表示記憶手段に表示情報を書込む表
示書込装置において、 1画素mビットの表示情報を受けて1画素n(<m)ビ
ットの数値情報に変換する変換手段を設け、該変換手段
を介して上記表示情報を上記表示記憶手段に書込むよう
にしたものである。 上記1画素mビットの表示情報は、例えば、2n″色か
ら同時2n色表示可能な表示情報である。 上記変換手段は、例えば、アドレスmビット。 データnビットのリードオンリメモリ(ROM)で構成
することができる。 上記変換手段は、また、アドレスmビット。 データnビットのランダムアクセスメモリ(RAM)で
構成することもで°きる。この場合、上記変換手段には
、上記mビット表示情報中取りつる2n通りのデータを
アドレスとして予め供給し、当該アドレスに順次2°個
の異なるnビット数値を書込む。 上記変換手段は、上記表示情報に基づいて、当該変換規
則を自動的に生成するものであってもよい。 例えば、上記変換手段は、アドレスmビット、データn
+1ビットのランダムアクセスメモリ(RAM)であり
、データ1ビットが未書込識別ビットとして用いられ、
該未書込識別ビットの参照により上記mビットの表示情
報の異なるデータの発生毎に該データをアドレスとして
上記RAMに順次異なるnビット数値が書込まれるもの
である。 あるいは、上記変換手段は、それぞれ、nビットの異な
るアドレスが割当てられ、mビットの上記表示情報と1
ビット未書込識別ビットとからなるm+1ビットの情報
を格納する2n個の格納手段と、それぞれ該各格納手段
に対応して設けられ、mビットの情報を比較する2n個
の比較手段と有し、上記mビットの入力表示情報と上記
未書込識別ビットが“l”であるすべての上記格納手段
内の表示情報とを比較し、すべて不一致の場合に、当該
入力表示情報を上記未書込識別ビットが“0”であるl
格納手段内に格納するとともに当該未書込識別ビットを
“1″とし、かつ、該格納手段に割当てられているアド
レスをnビット数値情報として出力し、上記比較の結果
、一致するものがある場合、当該格納手段に割当てられ
ているアドレスを上記nビット数値情報として出力する
ものである。 なお1本発明が適用されるデイスプレィとしては、1画
素に複数のビットが利用されるカラーまたは階調表示を
行なうものであればよく、液晶に限らず、CRTでもよ
い。 【作用J 本発明は、パソコンから送られてくる表示データを、そ
れに対応した数字データに変換する変換手段を設け、数
字データをフレームメモリに書込むものであり、例えば
、先に挙げた4096色中16色表示のパソコンを接続
した場合、送られてくる表示データのビット数は、12
ビットになるが、このうち、出現する表示データは16
通りしかない、この点に着目し、16通りの表示データ
に対して数字データを割付けると、数字データのビット
数は、4ビットとなる。従って、この数字データをフレ
ームメモリに書込むことで、フレームメモリのビット数
は4ビットで済む。 上記変換手段は、ROM、RAMあるいは論理回路等に
よりパソコンから送られてくる表示データに変換を施し
、数字データに対応させるように動作する。フレームメ
モリには、数字データが記憶されるが、該数字データに
ついて該変換手段の逆変換を施すことで、容易に元の表
示データに再現できるため、本発明によって、表示デー
タが変化する等の誤動作は生じない。 上記変換手段は、前述のように、変換規則を固定したも
の、予め変換規則を受信するもののほか、送られてくる
表示データを受けて、自動的に変換規則を生成するもの
も考えられる。そのための手法は、上述したように2通
りある。 その1つは、予め1画素mビット表示データに対応して
、2m個のn+1ビット記憶領域を用意しておき、異な
るmビット表示データが現われる度に、順次2n個の異
なるnビットデータ(数字データ)を格納していくもの
である。1度出現した表示データか否かは、n+1ビッ
ト記憶領域のlビットである未書込識別ビットを参照す
ることにより判明する。未書込識別ビットが“O”であ
る場合には、初めて出現した表示データであり、当該記
憶領域に新たなnビットデータか書込まれるとともに、
出力される。以後、同じ表、示データについては、この
nビットデータか変換データとして出力される。 他の手法は、予め異なるnビットデータに対応して2°
個のm+1ビット記憶領域を用意しておき、送られてく
るmビット表示データのうち順次異なる表示データを選
択して、異なるm+1ビット領域に格納していき、mビ
ット表示データとnビットデータとを対応付けるもので
ある。送られてくるmビット表示データから順次異なる
表示データを発見するためには、送られてくる表示デー
タをすべての既書込の表示データと比較する。 致するものかあれば、その既書込表示データが書込まれ
ている記憶領域に対応するnとットデータを出力し、一
致するものがない場合には、新たな表示データなので、
未書込領域にそのmビット表示データを書込むとともに
、対応するnとットデータを出力する。既書込、未書込
の別は、m+1ビット記憶領域のビットである未書込識
別ビットにより判明する。 【実施例1 以下、本発明の一実施例を第1図から第8図を用いて詳
細に説明する。説明の都合上、パソコンからの表示信号
は、アナログRGB信号出力で、4096色中16色表
現できるものとする。 まず、 40416色中、表示される16色が予めわか
っている場合の実施例を説明する。第1図は、第1の実
施例の構成図である。図において、パソコンからの表示
信号R,G、Bは、信号線1〜3を通してアナログ量で
伝送される。これらの表示信号は、アナログ/デジタル
変換器4(以下、A/D変換器と省略する)により、
12ビット(212=4096)のデジタル量の表示デ
ータ5に変換される。この表示データ5は、ROM6に
より書込データ7に変換され、サンプリング制御回路9
に従って、フレームメモリ8に書込まれる。 以上の構成において、本発明の特徴となるROM6の動
作について説明する。ROM6は、第2図に示すように
、12ビットの表示データ5をアドレスとして、4ビッ
トの書込データ7を出力する0本実施例では、表示され
る色が予めわかっているため、4096 (2”)通り
の表示データ5のうち、出現する16 (2’)通りの
パターンは既知となる。言い換えれば、ROM6のアク
セスされるアドレスは、 4096番地中16番地で、
その位置は既知となる。よって、対応する16個のアド
レスの内容に、“0”から“15”までの数値を記憶し
、それ以外は、空白(未使用領域)とする。このような
ROM6を設けることにより、ROM6は、表示データ
5で示されたアドレスのデータを出力するので、12ビ
ットの表示データ5は、4ビットの書込データフに変換
される。この書込データ7をフレームメモリ8に書込む
ことで、フレームメモリ8のメモリ容量を低減すること
ができる。 なお、第1の実施例では、ROMを用いた表示データ5
から書込データ7への変換を説明したが、入力された表
示データ5の各ビットに演算を施し、書込データ7を得
ることによっても、同様の変換ができる。また1図示し
ないが、ROM6の16個の有効データについて、アド
レスとデータとを逆にしたROMを用いれば、元の表示
データを再現することができる。 以上述べた第1の実施例では、表示される色が予めわか
っている場合について説明したが1次に、第2の実施例
として、4096色の中から表示に使用される16通り
の色(以下、表示色と記述する)をパソコンから伝え、
その表示色に対応した書込データフを生成する場合につ
いて説明する。 第3図は、第2の実施例の構成図を示したもので、第1
の実施例の構成図(第1図)に比べ、ROM6を、読み
/書き可能なRA M 10に変更し、RA M 10
への書込手段として、水平同期信号(HSYNC)15
、垂直同期信号(VSYNC)12を基準として、パソ
コンから伝えられる表示色の書込を行なう書込制御回路
13と、′0”〜“15”までの数値情報を生成するカ
ウンタ15と、RA M 10へのデータ書込時に、カ
ウンタ15の出力であるカウント出力16をRA M
10への書込データとして出力するバッファ17とより
構成され、それ以外は。 第1図と同じである。 次に動作を説明する。パソコンから伝えられる表示色は
、第4図(a)のように、表示画面の第1ライン目の1
ドツト〜16ドツトに、色A1色B。 ・・・色Pの順番で送られてくるものとする。送られて
くる表示信号(R,G、B)は、A/D変換器4により
、デジタル量に変換され、表示データ5として出力され
る。書込制御回路13は、水平同期信号11と垂直同期
信号12を基準として、表示色の送られてくる位置であ
る第1ライン目の第1ドツト〜第16ドツトを検出し、
その期間のみに、書込パルス14を出力する。書込パル
ス14に従って、カウンタ15よりカウント出力16が
得られ、表示画面の第1ライン目、1ドツト目には“0
”2ドツト目にはl”・・・以下同様に、ドツト位置に
対応して、数値“0”〜“15”が割付けられる0以上
のごとく求められた表示データ5と、カウント出力16
をもとに、RA M 10は、第4図(b)のように、
表示データ5で示されるアドレスの内容にカウント出力
16を書込む0以上の操作により、表示される色(色A
〜色P)に対して、固有の数値(0〜15)がRA M
10に記憶された。これ以後の表示信号(第2ライン
〜第400ライン)は、第1の実施例と同様、表示デー
タ5が、RAMl0を通して書込データフに変換され、
フレームメモリ8に書込まれる0以上のように1本発明
の目的か達成できる。 本実施例では、表示色を表示画面の第1ラインを用いて
伝送するため、表示画面に不要な色が表示されてしまう
が、第1ラインをフレームメモリ8に書込まないことに
すれば、このようなことは生じなくなる。また1本実施
例では、表示色を表示画面の第1ライン目に挿入して伝
送していたが、その他のライン(第2ライン〜第400
ラインのうちlライン)を用いても、同様に実現できる
。さらに、表示画面以外にも、表示信号の帰線期間に表
示色を挿入してもよい、また、表示信号(R,G、B)
を使用しないで、別な信号(例えば、パソコン内部のバ
ス信号)から、表示色の情報をもらってもよい。表示デ
ータの逆変換の手段については、他のRAMを設け、R
A M 10とアドレスおよびデータの関係を逆にして
RA M 10の書込時に同時に書込むようにすればよ
い。 以上、第2の実施例によれば、表示される色が予め分か
っていない場合にも対応できる。ただし、パソコン側に
、表示色を伝送する手段が必要となり、パソコン側のソ
フトウェア、ハードウェアに負担がかかる。 そこで、第5図に示すように、パソコン側に上記ソフト
ウェア、ハードウェアの負担増なしに、送られてくる表
示データを受けて、表示データ5を書込データ7に変換
する変換規則を自動的に生成する自動生成パレット31
を設けることが好ましい、以下、このような自動生成パ
レット31を有する第3および第4の実施例を説明する
。 第3の実施例の構成を第6図に示す。この構成は、第2
の実施例の構成(第3図)に対して、RAMl0のデー
タビット数を4ビットから5ビットに変更し、有効ビッ
ト(未書込識別ビット)18を付加し、さらに、有効ビ
ット18の状態によって、RA M 10への書込を行
なう書込制御回路19(第3図の書込制御回路13とは
、機能が異なるため、別な符号を付しである)を設けた
ものである。その他は、第3図と同じである。なお、第
6図において、A/D変換器4とフレームメモリ8とを
除いた部分が自動生成変換パレット31を構成している
。 次に、その動作を、第7図および第8図を用いて説明す
る。但し、電源投入時の有効ビット18は、すべてO”
であるものとする、第7図において、A/D変換器4に
よって、デジタル量に変換された表示データ5は、RA
M 10にアドレスとして入力され、データを読出す
(動作A)。読出された5ビットのデータのうち、1ビ
ットを有効ビット18として割当て、有効ビット18=
““0”の時(動作B)は、書込データフが意味をなさ
ないものとして、RA M 10への書込動作か起こる
(動作C)。 具体的なタイミングチャートは、第8図のように、表示
データ5がA/D変換器4から出力されて、RA M
10からデータか読出される。この時、書込制御回路1
9は、有効ビット18==“0”を検出して、書込パル
ス14;L”とする。この期間に、バッファ17は、R
A M 10のデータバス上に。 カウント出力16と有効ビット18=“l”を出力し、
RA M 10にはこのデータが書込まれる。その後、
書込制御回路19は、書込パルス14=“H”として、
RA M 10への書込動作を終了する。その際に、カ
ウント出力16を+1(インクリメント)する。以上の
タイミングで、RAM・1oへの書込動作が行なわれる
。この書″込動作は、電源投入後、表示色が最初に現わ
れた場合に発生する。したがって、表示色に対応した書
込データフには、1画面表示期間中に“0”〜″15″
までが割当てられ、RA M 10に記憶される。また
、それ以後の同一の表示色に対しては、有効ビット18
=“l”となり、書込データ7は意味をもつものとして
、RAMl0への書込動作は起こらず、第1の実施例と
同様、表示データ5に対応した書込データ7をフレーム
メモリ8に書込む。表示データの逆変換の手段は、 以
上の実施例によれば、例えば、 4096色中16色、
640 x400ドツトのパソコンを例にとれば、フレ
ームメモリに256にビットDRAMを用いた場合、従
来の方式では、フレームメモリが12個必要てあったも
のを、本発明により、フレームメモリ4個、データ変換
部2個、計6個で実現でき、部品点数で、約半分にする
ことができる。さらに、多色表示可能なパソコンには、
さらに高い効果が発揮できる。 第2実施例と同様である。 次に、変換規則を自動的に生成し、かつ、変換手段の記
憶容量自体も軽減できる第4の実施例を第1O図により
説明する。 この実施例においても、4096色中、同時16色表示
する12ビットデータな4ビットデータに変換する場合
を考える。この自動生成変換パレット31は、12ビッ
トの表示データ5を格納するためのテーブル33を同時
表示色数分の16個だけ設け、かつ各テーブル33A〜
33Pすべてについてテーブル内容と表示データ5とを
比較する比較器32A〜32Pを有する。また、各テー
ブルに格納された表示データ5が有効か否かを示す有効
ビット34A〜34Pを各テーブルに付加している。さ
らに、各テーブルには、4ビットの“0”N″15”の
番地36A〜36Pがl対lに対応づけられている0次
に動作を説明する。 初めに、電源投入時の有効ビット34A〜34Pはすべ
て“0” (無効)であるものとする。表示データ5は
、すべての比較器32A〜32Pへ同時に入力される。 各比較器は、有効ビットが“l”であるテーブル内の表
示データのみ表示データ5と比較し、その結果、一致し
た場合のみ、比較結果35A〜35Pとして“l”を出
力する。 例えば、1ドツト目に送られてきた表示データ5を色デ
ータAとした場合、このときの有効ビットはすべて“0
”であり、比較結果35A〜35Pは、すべて“0”で
ある。そこで色データAをテーブル33Aに書込むとと
もに、有効ビット34Aを“l”にして、番地36Aの
4ビットデータ“0”を書込データ7として出力する。 次に、2ドツト目に送られてきた表示データ5を1ドツ
ト目の色データAと異なワた色データBとした場合、色
データBは、有効ビットが“1″であるテーブル33A
の色データAとだけ比較される。この場合も、色データ
は一致しないので、比較結果35A〜35Pはすべて“
O”となる。 したがって、有効ビットがO”である次のテーブル33
Bに色データBを書込むとともに、有効ビット34Bを
“l”にし、がっ、番地36Bの4ビットデータ“l”
を書込データフとして出力する。 一方、既にテーブルに書込んだ表示データに対しては、
例えば、3ドウト目に色データAが送られてきた場合、
色データAは、有効ビットが1″であるテーブル33A
および33Bの色データA8よび色データBと比較され
る。このとき、比較された色データAは、テーブル33
Aの色データAと一致するので、比較結果35Aより“
1”が出力される。この場合、色データAのテーブルへ
の書込は行われず、一致したテーブルの番地36Aの4
ビットデータ“0”が書込データ7として出力される。 このように、パソコンから送られてくる同一の表示デー
タに対しては、同じ番地が対応し、変換は正しく行われ
る。 以上より、表示データ5から変換パレットを生成しなか
ら書込データ7に変換することが可能となった。また、
同時16色が別な16色に変わった場合にも、垂直帰線
期間に有効ビットを0”にすることにより、lフレーム
単位に変換パレットと生成しながら変換することで対処
できる。 本実施例によれば、予め4896色分のデータを持った
ROMあるいはRAMを用いることなく、フレームメモ
リのメモリ容量の低減を達成できる。具体的には、前記
4096色分のデータをもったROM、RAM”rは、
5 x 4096= 20480ビット(1)容量を要
するのに対し、本実施例では、13X16 = 208
ビットの容量ですむ。 以上、パソコンを例にとり、好適な実施例について説明
したが、パソコンに限らず、一般的な映像信号でも同様
の処理で、フレームメモリ8のメモリ容量の低減が図れ
る。また、入力信号をアナロタ信号として説明したが、
デジタル信号を入力しても同様の処理が行なえることは
言うまてもない。 [発明の効果] 本発明のデータ書込装置によれば、パソコン等から送ら
れてくる表示データを、それに対応したより少ないビッ
ト数の数字データに変換する変換手段を設け、この数字
データをフレームメモリに書込むようにすることにより
、フレームメモリの容量を大幅に低減することが可能と
なった。
第1図は本発明による第1の実施例の構成図、第2図は
第1の実施例のROMの動作概念図、第3図は本発明に
よる第2の実施例の構成図、第4図は第2の実施例の動
作概念図、第5図は変換規則を自動的に生成する自動生
成変換パレットの説明図、第6図は本発明による第3の
実施例の構成図、第7図および第8図は第3の実施例の
動作概念図、第9図は本発明による第4の実施例の構成
図、第10図は従来例の構成図である。 4・−A / D変換器 5・・・表示データ 6・−ROM 7・・・書込データ 8・・・フレームメモリ 9・・・サンプリング制御回路 10−RA M 11−・・水平同期信号 12−・・垂直同期信号 13・・・書込制御回路 14−・・書込パルス 15・・・カウンタ 16・・・カウント出力 17・・・バッファ 18・・・有効ビット 19・・・書込制御回路 2■・・・CRTC 23−V RA M 30・・・液晶デイスプレィ 31・・・自動生成変換パレット 32A〜32P・・・比較器 33A〜33P・・・テーブル 34A〜34P・・・有効ビット 35A〜35P・・・比較結果 36A〜36P・・・番地
第1の実施例のROMの動作概念図、第3図は本発明に
よる第2の実施例の構成図、第4図は第2の実施例の動
作概念図、第5図は変換規則を自動的に生成する自動生
成変換パレットの説明図、第6図は本発明による第3の
実施例の構成図、第7図および第8図は第3の実施例の
動作概念図、第9図は本発明による第4の実施例の構成
図、第10図は従来例の構成図である。 4・−A / D変換器 5・・・表示データ 6・−ROM 7・・・書込データ 8・・・フレームメモリ 9・・・サンプリング制御回路 10−RA M 11−・・水平同期信号 12−・・垂直同期信号 13・・・書込制御回路 14−・・書込パルス 15・・・カウンタ 16・・・カウント出力 17・・・バッファ 18・・・有効ビット 19・・・書込制御回路 2■・・・CRTC 23−V RA M 30・・・液晶デイスプレィ 31・・・自動生成変換パレット 32A〜32P・・・比較器 33A〜33P・・・テーブル 34A〜34P・・・有効ビット 35A〜35P・・・比較結果 36A〜36P・・・番地
Claims (1)
- 【特許請求の範囲】 1、1画素nビットの表示情報を記憶する表示記憶手段
に表示情報を書込む表示書込装置において、 1画素mビットの表示情報を受けて1画素n(<m)ビ
ットの数値情報に変換する変換手段を設け、該変換手段
を介して上記表示情報を上記表示記憶手段に書込むこと
を特徴とする表示書込装置。 2、上記1画素mビットの表示情報は、2^m色から同
時2^n色表示可能な表示情報である請求項1項記載の
表示書込装置。 3、上記変換手段は、アドレスmビット、データnビッ
トのリードオンリメモリ(ROM)である請求項1記載
の表示書込装置。 4、上記変換手段は、アドレスmビット、データnビッ
トのランダムアクセスメモリ(RAM)である請求項1
記載の表示書込装置。 5、上記変換手段には、上記mビット表示情報中取りう
る2^n通りのデータがアドレスとして予め供給され、
当該アドレスに順次2^n個の異なるnビット数値が書
込まれる請求項4記載の表示書込装置。 6、上記変換手段は、上記表示情報に基づいて、当該変
換規則を自動的に生成することを特徴とする請求項1記
載の表示書込装置。 7、上記変換手段は、アドレスmビット、データn+1
ビットのランダムアクセスメモリ(RAM)であり、デ
ータ1ビットが未書込識別ビットとして用いられ、該未
書込識別ビットの参照により上記mビットの表示情報の
異なるデータの発生毎に該データをアドレスとして上記
RAMに順次異なるnビット数値が書込まれる請求項6
記載の表示書込装置。8、上記変換手段は、それぞれ、
nビットの異なるアドレスが割当てられ、mビットの上
記表示情報と1ビット未書込識別ビットとからなるm+
1ビットの情報を格納する2^n個の格納手段と、それ
ぞれ該各格納手段に対応して設けられ、mビットの情報
を比較する2^n個の比較手段と有し、 上記mビットの入力表示情報と上記未書込識別ビットが
“1”であるすべての上記格納手段内の表示情報とを比
較し、すべて不一致の場合に、当該入力表示情報を上記
未書込識別ビットが“0”である1格納手段内に格納す
るとともに当該未書込識別ビットを“1”とし、かつ、
該格納手段に割当てられているアドレスをnビット数値
情報として出力し、上記比較の結果、一致するものがあ
る場合、当該格納手段に割当てられているアドレスを上
記nビット数値情報として出力することを特徴とする請
求項6記載の表示書込装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63280576A JP2538654B2 (ja) | 1987-11-09 | 1988-11-07 | 表示書込装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-282798 | 1987-11-09 | ||
JP28279887 | 1987-11-09 | ||
JP63280576A JP2538654B2 (ja) | 1987-11-09 | 1988-11-07 | 表示書込装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0296A true JPH0296A (ja) | 1990-01-05 |
JP2538654B2 JP2538654B2 (ja) | 1996-09-25 |
Family
ID=26553833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63280576A Expired - Fee Related JP2538654B2 (ja) | 1987-11-09 | 1988-11-07 | 表示書込装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2538654B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1323955C (zh) * | 2005-09-23 | 2007-07-04 | 浙江大学 | 转盘式膜生物反应器及其水处理方法 |
-
1988
- 1988-11-07 JP JP63280576A patent/JP2538654B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1323955C (zh) * | 2005-09-23 | 2007-07-04 | 浙江大学 | 转盘式膜生物反应器及其水处理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2538654B2 (ja) | 1996-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
US6172669B1 (en) | Method and apparatus for translation and storage of multiple data formats in a display system | |
JPH01140863A (ja) | 表示可能な情報を重ね合わせるための方法と装置 | |
JPS60220387A (ja) | ラスタ走査表示装置 | |
JPS60249185A (ja) | デイスプレイコントロ−ラ | |
JPH0296A (ja) | 表示書込装置 | |
US5555460A (en) | Method and apparatus for providing a reformatted video image to a display | |
JP3002951B2 (ja) | 画像データ記憶制御装置 | |
JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
EP0148659A2 (en) | A video display control circuit | |
JPS604988A (ja) | 画像表示装置 | |
JPS63250689A (ja) | ラスタ走査表示システム | |
KR100206265B1 (ko) | 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식 | |
JPH0437435B2 (ja) | ||
JPH03287296A (ja) | 画像表示装置 | |
JPH0836377A (ja) | ルックアップテーブル装置 | |
JPH10136405A (ja) | 画像処理装置および画像処理方法 | |
JPS6330891A (ja) | Crtコントロ−ラ | |
JPS6210692A (ja) | 映像信号生成回路 | |
KR980010989A (ko) | 해상도 향상을 위한 표시 장치 및 그 방법 | |
JPH0486694A (ja) | Crt用カラー信号発生装置 | |
JPH04316089A (ja) | 表示制御装置 | |
JPH06208504A (ja) | メモリコントローラ,メモリ読み出し方法及びメモリ書き込み方法 | |
JPS6383790A (ja) | 表示制御装置 | |
JPH02310588A (ja) | 画像信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |