JP2536456B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2536456B2 JP2536456B2 JP6144292A JP14429294A JP2536456B2 JP 2536456 B2 JP2536456 B2 JP 2536456B2 JP 6144292 A JP6144292 A JP 6144292A JP 14429294 A JP14429294 A JP 14429294A JP 2536456 B2 JP2536456 B2 JP 2536456B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- main surface
- resin
- metal cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にベアチップ実装構造及びその製造方法
に関する。
方法に関し、特にベアチップ実装構造及びその製造方法
に関する。
【０００２】
【従来の技術】従来のベアチップ実装構造を示す特開平
４−９１４４３号公報を示す図６を参照すると、セラミ
ックやエポキシ樹脂などからなる絶縁性の回路基板２の
主表上に形成された配線３０上に、バンプ３を介して、
半導体チップ特にＩＣチップ１がフリップチップ方式で
接続され、ＩＣチップ１を機械的及び化学的に保護する
ために、このＩＣチップ１の他に、バンプ３や回路基板
２の所要部分を、樹脂２２で封止した技術を示す第１の
従来例がある。
４−９１４４３号公報を示す図６を参照すると、セラミ
ックやエポキシ樹脂などからなる絶縁性の回路基板２の
主表上に形成された配線３０上に、バンプ３を介して、
半導体チップ特にＩＣチップ１がフリップチップ方式で
接続され、ＩＣチップ１を機械的及び化学的に保護する
ために、このＩＣチップ１の他に、バンプ３や回路基板
２の所要部分を、樹脂２２で封止した技術を示す第１の
従来例がある。
【０００３】また、ワイヤボンディングを用いて、回路
基板にＩＣチップを実装した特公平３−１７２２０号公
報を示す図７を参照すると、凹部を形成した合成樹脂な
どにより製造された回路基板２の凹部にＩＣチップ１を
搭載し、ワイヤボンディングによって回路基板２の電極
とＩＣチップ１とを電気的に接続した後に樹脂枠２５を
所定位置に置いて、封止用樹脂２２をポッティングなど
の手法により供給する。ポッティング樹脂が未硬化の状
態にて、その上に金属キャップ７を搭載し、恒温槽中で
所定温度にて所定時間まで加熱する事により硬化させる
技術を示す第２の従来例がある。
基板にＩＣチップを実装した特公平３−１７２２０号公
報を示す図７を参照すると、凹部を形成した合成樹脂な
どにより製造された回路基板２の凹部にＩＣチップ１を
搭載し、ワイヤボンディングによって回路基板２の電極
とＩＣチップ１とを電気的に接続した後に樹脂枠２５を
所定位置に置いて、封止用樹脂２２をポッティングなど
の手法により供給する。ポッティング樹脂が未硬化の状
態にて、その上に金属キャップ７を搭載し、恒温槽中で
所定温度にて所定時間まで加熱する事により硬化させる
技術を示す第２の従来例がある。
【０００４】また、フリップチップ方式で実装した場合
の封止方法を示す特開昭５８−１０３１４３号公報を示
す図８（ａ）乃至（ｄ）を参照すると、まず（ａ）に示
す樹脂通過穴２１を設けた回路基板２に、バンプ３を介
してＩＣチップ１をフリップチップ接続する。次いで、
封止樹脂２２をＩＣチップ１上から供給すると、回路基
板２との間にも順次流れこみ、充填されるようになり
（ｂ）、ここで更に、（ｃ）に示すように、樹脂ディス
ク２３を上方より押圧すると、ＩＣチップ１と回路基板
２との間隙に流れ込んだ封止樹脂２２は、回路基板２に
形成された樹脂通過穴２１より流出する。この時、間隙
の中に存在していた気泡も樹脂通過穴２１より排出され
る。封止樹脂２２を硬化させる前に、多孔質板材２４で
樹脂通過穴２１を塞げば多孔質板材２４に余分な封止樹
脂２２は吸収され、安定した樹脂封止状態が得られる
（ｄ）という技術の第３の従来例がある。
の封止方法を示す特開昭５８−１０３１４３号公報を示
す図８（ａ）乃至（ｄ）を参照すると、まず（ａ）に示
す樹脂通過穴２１を設けた回路基板２に、バンプ３を介
してＩＣチップ１をフリップチップ接続する。次いで、
封止樹脂２２をＩＣチップ１上から供給すると、回路基
板２との間にも順次流れこみ、充填されるようになり
（ｂ）、ここで更に、（ｃ）に示すように、樹脂ディス
ク２３を上方より押圧すると、ＩＣチップ１と回路基板
２との間隙に流れ込んだ封止樹脂２２は、回路基板２に
形成された樹脂通過穴２１より流出する。この時、間隙
の中に存在していた気泡も樹脂通過穴２１より排出され
る。封止樹脂２２を硬化させる前に、多孔質板材２４で
樹脂通過穴２１を塞げば多孔質板材２４に余分な封止樹
脂２２は吸収され、安定した樹脂封止状態が得られる
（ｄ）という技術の第３の従来例がある。
【０００５】
【発明が解決しようとする課題】上記第１の従来例で
は、樹脂２２が金属キャップに比べて柔らかく、強度が
不充分であるかる、ＩＣに対する機械的保護が不足して
おり、また樹脂２２は金属と比べて熱伝導性が劣るた
め、放熱性が悪いという欠点がある。また、製造プロセ
ス上の問題点として、ポッティングによる封止方法では
粘度が高いと封止樹脂２２が回路基板２とＩＣチップ１
との間隙に流し込むことが困難であり、逆に粘度が低い
と樹脂２２が回路基板２の表面を伝わってＩＣチップ１
の周囲の広い部分に流れ出すという欠点がある。
は、樹脂２２が金属キャップに比べて柔らかく、強度が
不充分であるかる、ＩＣに対する機械的保護が不足して
おり、また樹脂２２は金属と比べて熱伝導性が劣るた
め、放熱性が悪いという欠点がある。また、製造プロセ
ス上の問題点として、ポッティングによる封止方法では
粘度が高いと封止樹脂２２が回路基板２とＩＣチップ１
との間隙に流し込むことが困難であり、逆に粘度が低い
と樹脂２２が回路基板２の表面を伝わってＩＣチップ１
の周囲の広い部分に流れ出すという欠点がある。
【０００６】また上記第２の従来例では、フリップチッ
プ構造となっており、基板２とはボンディングワイヤを
介してチップ１と接続されているため、基板を通しての
放熱には限界がある。放熱は金属キャップ７を通してお
こなうことも大切であり、このためにはＩＣチップ１と
金属キャップ７との隙間を小さな値で再現性よくコント
ロールする必要があるが、この構造では無理である。ま
た、樹脂の流し込みのために樹脂枠２５を用いており、
構造上複雑で高価になると共に、実装面積も大きくなる
という欠点がある。
プ構造となっており、基板２とはボンディングワイヤを
介してチップ１と接続されているため、基板を通しての
放熱には限界がある。放熱は金属キャップ７を通してお
こなうことも大切であり、このためにはＩＣチップ１と
金属キャップ７との隙間を小さな値で再現性よくコント
ロールする必要があるが、この構造では無理である。ま
た、樹脂の流し込みのために樹脂枠２５を用いており、
構造上複雑で高価になると共に、実装面積も大きくなる
という欠点がある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の構
成は、回路基板の主表面に形成された電極に、バンプを
介して、半導体チップの一主表面上の電極部分が固着さ
れ、少なくとも前記チップ，前記バンプ及び前記電極を
覆うように金属キャップを設け、前記キャップと前記回
路基板とで覆われた内部を樹脂で封止し、前記金属キャ
ップの内面に、前記チップの他の主表面と接触する突起
が形成されていることを特徴とする。
成は、回路基板の主表面に形成された電極に、バンプを
介して、半導体チップの一主表面上の電極部分が固着さ
れ、少なくとも前記チップ，前記バンプ及び前記電極を
覆うように金属キャップを設け、前記キャップと前記回
路基板とで覆われた内部を樹脂で封止し、前記金属キャ
ップの内面に、前記チップの他の主表面と接触する突起
が形成されていることを特徴とする。
【０００８】本発明の第１の半導体装置の製造方法の構
成は、回路基板の主表面上の電極に、バンプを介して、
半導体チップの一主表面の電極部分を固着する工程と、
少なくとも前記電極、前記バンプ，及び前記チップを覆
うための液状の封止樹脂を、内面に突起を形成した金属
キャップ内に入れる工程と、前記チップが前記封止樹脂
と対向するように前記回路基板を反転する工程と、前記
回路基板と前記金属キャップとを互いに接近させ、前記
チップの他主表面が前記突起と接触した状態で前記封止
樹脂を硬化させる工程とを含むことを特徴とする。
成は、回路基板の主表面上の電極に、バンプを介して、
半導体チップの一主表面の電極部分を固着する工程と、
少なくとも前記電極、前記バンプ，及び前記チップを覆
うための液状の封止樹脂を、内面に突起を形成した金属
キャップ内に入れる工程と、前記チップが前記封止樹脂
と対向するように前記回路基板を反転する工程と、前記
回路基板と前記金属キャップとを互いに接近させ、前記
チップの他主表面が前記突起と接触した状態で前記封止
樹脂を硬化させる工程とを含むことを特徴とする。
【０００９】本発明の第２の半導体装置の製造方法の構
成は、回路基板の主表面の電極に、バンプを介して、半
導体チップの一主表面の電極部分を固着する工程と、内
面に突起が形成され、かつ貫通孔が形成された金属キャ
ップを、前記チップを覆うように位置させる工程と、前
記貫通穴から封止樹脂を注入して内空を埋め尽す工程
と、前記チップの他主表面と前記突起とを接触させた状
態で前記封止樹脂を硬化させる工程とを含むことを特徴
とする。
成は、回路基板の主表面の電極に、バンプを介して、半
導体チップの一主表面の電極部分を固着する工程と、内
面に突起が形成され、かつ貫通孔が形成された金属キャ
ップを、前記チップを覆うように位置させる工程と、前
記貫通穴から封止樹脂を注入して内空を埋め尽す工程
と、前記チップの他主表面と前記突起とを接触させた状
態で前記封止樹脂を硬化させる工程とを含むことを特徴
とする。
【００１０】本発明の第３の半導体装置の構成は、貫通
孔が形成された回路基板の主表面の電極に、バンプを介
して、半導体チップの一主表面の電極部分を固着する工
程と、内面に突起が形成された金属キャップを前記チッ
プを覆うように位置させる工程と、前記貫通穴から封止
樹脂を注入して内空を埋め尽す工程と、前記チップの他
主表面と前記突起とを接触させた状態で前記封止樹脂を
硬化させる工程とを含むことを特徴とする。
孔が形成された回路基板の主表面の電極に、バンプを介
して、半導体チップの一主表面の電極部分を固着する工
程と、内面に突起が形成された金属キャップを前記チッ
プを覆うように位置させる工程と、前記貫通穴から封止
樹脂を注入して内空を埋め尽す工程と、前記チップの他
主表面と前記突起とを接触させた状態で前記封止樹脂を
硬化させる工程とを含むことを特徴とする。
【００１１】
【実施例】図１は本発明の第１の実施例のベアチップ実
装構造の半導体装置を示す断面図である。
装構造の半導体装置を示す断面図である。
【００１２】図１において、本実施例は、合成樹脂やセ
ラミック等からなる絶縁性の回路基板２の主表面に、電
極４とこの電極４に連続した所定のパターンの配線（図
示していない）とが形成され、この電極４とＩＣチップ
１の主表面上のバンプ３とがフリップチップ方式で接続
され、ＩＣチップ１の反対の主表面は３個の突起７（内
１個は図示せず）に接しており、この突起７の高さＨは
いずれも２０μｍ乃至２００μｍが最も好ましく、２０
μｍ乃至５００μｍであっても好ましい。この突起７
は、方形の金属キャップ６の内面にエンボス加工や圧縮
変形加工等により一体に形成されている。封止樹脂５
は、機械的及び化学的に保護するため、金属キャップ６
内を隙間なく埋め尽される。さらに、金属キャップ６の
端部と回路基板２の主表面とが対向する隙間にもこの封
止樹脂５で埋められる。即ち、金属キャップ６とＩＣチ
ップ１の一主表面との隙間や、ＩＣチップ１の他主表面
と回路基板２の主表面との隙間等にも、封止樹脂５が埋
められている。ここで、突起７がＩＣチップ１の一主表
面に当接した状態で、金属キャップ６の端部と回路基板
２の主表面とが当接しないように、例えば３００乃至１
２００μｍ程度の隙間があることが好ましい。
ラミック等からなる絶縁性の回路基板２の主表面に、電
極４とこの電極４に連続した所定のパターンの配線（図
示していない）とが形成され、この電極４とＩＣチップ
１の主表面上のバンプ３とがフリップチップ方式で接続
され、ＩＣチップ１の反対の主表面は３個の突起７（内
１個は図示せず）に接しており、この突起７の高さＨは
いずれも２０μｍ乃至２００μｍが最も好ましく、２０
μｍ乃至５００μｍであっても好ましい。この突起７
は、方形の金属キャップ６の内面にエンボス加工や圧縮
変形加工等により一体に形成されている。封止樹脂５
は、機械的及び化学的に保護するため、金属キャップ６
内を隙間なく埋め尽される。さらに、金属キャップ６の
端部と回路基板２の主表面とが対向する隙間にもこの封
止樹脂５で埋められる。即ち、金属キャップ６とＩＣチ
ップ１の一主表面との隙間や、ＩＣチップ１の他主表面
と回路基板２の主表面との隙間等にも、封止樹脂５が埋
められている。ここで、突起７がＩＣチップ１の一主表
面に当接した状態で、金属キャップ６の端部と回路基板
２の主表面とが当接しないように、例えば３００乃至１
２００μｍ程度の隙間があることが好ましい。
【００１３】封止樹脂５により、ＩＣチップ１，バンプ
３，電極４，及び回路基板２の主表面の一部の表面がす
べて被覆されるため、雰囲気中の湿気や化学物質などに
より、影響を受けることがなく、また外部からの衝撃を
弾力的に受けめて、ＩＣチップ１とこのチップ１の接続
部分とを破壊から守っている。これは、上記封止樹脂５
だけでなく、突起７や金属キャップ６の端部と回路基板
２の主表面との間の隙間に存在する封止樹脂等の構造上
からも、いえることである。また、金属キャップ６の内
面とＩＣチップ１の一主表面とが全面で接触しないよう
に突起７が形成され、しかもこの隙間が封止樹脂５で充
填されているため、ＩＣチップ１の発熱や雰囲気温度の
変動などにともなう熱膨張係数差に起因するストレスを
弾力的に受けとめており、この部分のはがれや破損など
を防ぐことができる。
３，電極４，及び回路基板２の主表面の一部の表面がす
べて被覆されるため、雰囲気中の湿気や化学物質などに
より、影響を受けることがなく、また外部からの衝撃を
弾力的に受けめて、ＩＣチップ１とこのチップ１の接続
部分とを破壊から守っている。これは、上記封止樹脂５
だけでなく、突起７や金属キャップ６の端部と回路基板
２の主表面との間の隙間に存在する封止樹脂等の構造上
からも、いえることである。また、金属キャップ６の内
面とＩＣチップ１の一主表面とが全面で接触しないよう
に突起７が形成され、しかもこの隙間が封止樹脂５で充
填されているため、ＩＣチップ１の発熱や雰囲気温度の
変動などにともなう熱膨張係数差に起因するストレスを
弾力的に受けとめており、この部分のはがれや破損など
を防ぐことができる。
【００１４】金属キャップ６は凹型形状をしており、Ｉ
Ｃチップ１を覆うような形でかぶさっている。キャップ
６の側面と回路基板２の一主面との間に僅かの隙間があ
りこの隙間にも樹脂５が充填されている。金属キャップ
６は、アルミニウムもしくはアルミニウム合金を用いて
いるが、もちろん銅、銅合金、鉄、鉄合金などの他の金
属でもかまわない。軽く、丈夫で放熱性に優れているも
のが望ましい。本構造では、キャップ６の支持はＩＣチ
ップ１に一部が接触しているものの、大部分は封止樹脂
５で覆われていることに注意されたい。本実施例では、
３点の突起で接触しているが、この突起の数は１〜１０
程度であってもかまわない。本構造では、キャップ６か
らの応力がＩＣチップ１や基板２の一部に集中すること
なく、樹脂５の全体で支えている。従って、封止樹脂５
との接着力向上は重要である。このため、キャップの６
表面を、封止樹脂５との接着力を上げるために金属酸化
被膜等で覆うことも可能である。封止樹脂５の材料とし
ては、エポキシ系樹脂を用いており、例えばハイソール
社製ＦＰ４５１０、北陸塗料社製チップコート８４０
１、住友ベークライト社製ＣＲ−４０００Ｘ１、サンス
ター技研社製Ｅ−６１０２Ｅ１５、Ｅ−６１０２Ｆ１、
松下電工社製ＣＶ５１８３Ｓ、九州松下社製ＣＣＮ８１
０Ｄ、日本レック社製ＮＦ−５００Ｚ１、ＮＦ−５００
Ｚ２、信越化学社製セミコート１１５等を用いている。
もちろん必要に応じてシリコーン系や他の樹脂を用いる
ことも可能である。特に熱伝導性の優れたフィラー入り
の樹脂を用いることにより、放熱性を良くする事が出来
る。
Ｃチップ１を覆うような形でかぶさっている。キャップ
６の側面と回路基板２の一主面との間に僅かの隙間があ
りこの隙間にも樹脂５が充填されている。金属キャップ
６は、アルミニウムもしくはアルミニウム合金を用いて
いるが、もちろん銅、銅合金、鉄、鉄合金などの他の金
属でもかまわない。軽く、丈夫で放熱性に優れているも
のが望ましい。本構造では、キャップ６の支持はＩＣチ
ップ１に一部が接触しているものの、大部分は封止樹脂
５で覆われていることに注意されたい。本実施例では、
３点の突起で接触しているが、この突起の数は１〜１０
程度であってもかまわない。本構造では、キャップ６か
らの応力がＩＣチップ１や基板２の一部に集中すること
なく、樹脂５の全体で支えている。従って、封止樹脂５
との接着力向上は重要である。このため、キャップの６
表面を、封止樹脂５との接着力を上げるために金属酸化
被膜等で覆うことも可能である。封止樹脂５の材料とし
ては、エポキシ系樹脂を用いており、例えばハイソール
社製ＦＰ４５１０、北陸塗料社製チップコート８４０
１、住友ベークライト社製ＣＲ−４０００Ｘ１、サンス
ター技研社製Ｅ−６１０２Ｅ１５、Ｅ−６１０２Ｆ１、
松下電工社製ＣＶ５１８３Ｓ、九州松下社製ＣＣＮ８１
０Ｄ、日本レック社製ＮＦ−５００Ｚ１、ＮＦ−５００
Ｚ２、信越化学社製セミコート１１５等を用いている。
もちろん必要に応じてシリコーン系や他の樹脂を用いる
ことも可能である。特に熱伝導性の優れたフィラー入り
の樹脂を用いることにより、放熱性を良くする事が出来
る。
【００１５】尚、回路基板２の主表面の電極４に連続し
た配線は、図示はしていないが、このキャップ６の外方
に導出され、回路基板２の側方に突出した外部リード
や、回路基板２を貫通した外部リード等に半田等を用い
て電気的に接続されている。
た配線は、図示はしていないが、このキャップ６の外方
に導出され、回路基板２の側方に突出した外部リード
や、回路基板２を貫通した外部リード等に半田等を用い
て電気的に接続されている。
【００１６】また、上記突起７の数は、３個以上１０個
以下が、高さＨを一定に確保しつつ、機械的強度を保つ
上でより好ましいが、１個乃至２個でもよい。
以下が、高さＨを一定に確保しつつ、機械的強度を保つ
上でより好ましいが、１個乃至２個でもよい。
【００１７】図２は本発明の第２の実施例のベアチップ
実装構造の半導体装置を示す断面図である。図２におい
て、本実施例は、回路基板２を貫通する貫通孔８がほぼ
中央に形成され、この孔８内に封止樹脂５が入っている
こと以外は、図１の実施例と共通するため、共通する部
分の説明を省く。回路基板２に設けた貫通孔８は、ＩＣ
チップ１を封止する際の樹脂５の流れ込み性を向上する
ための空気抜きであり、これにより気泡の発生を防ぐこ
とができる。また、貫通孔８は封止樹脂の注入口として
利用することもできる。この貫通孔８は、封止樹脂５の
粘性やＩＣチップ１の大きさに応じて、適宜複数で用い
られることもある。
実装構造の半導体装置を示す断面図である。図２におい
て、本実施例は、回路基板２を貫通する貫通孔８がほぼ
中央に形成され、この孔８内に封止樹脂５が入っている
こと以外は、図１の実施例と共通するため、共通する部
分の説明を省く。回路基板２に設けた貫通孔８は、ＩＣ
チップ１を封止する際の樹脂５の流れ込み性を向上する
ための空気抜きであり、これにより気泡の発生を防ぐこ
とができる。また、貫通孔８は封止樹脂の注入口として
利用することもできる。この貫通孔８は、封止樹脂５の
粘性やＩＣチップ１の大きさに応じて、適宜複数で用い
られることもある。
【００１８】図３は本発明は第３の実施例のベアチップ
実装構造の半導体装置を示す断面図である。図３におい
て、本実施例は、金属キャップ６のほぼ中央に貫通孔９
が形成されていること以外図１の実施例と共通するた
め、この共通する部分は、共通の参照数字で図示するに
とどめ、説明を省略する。本実施例で金属キャップ６に
形成した貫通孔９はＩＣチップ１を封止する際の樹脂の
流れ込み性を向上するための空気抜きであり、これで気
泡の発生を防ぐことができる。また貫通孔８は封止樹脂
の注入口として利用することもできる。この貫通孔９
も、必要に応じて、複数設けられることもある。
実装構造の半導体装置を示す断面図である。図３におい
て、本実施例は、金属キャップ６のほぼ中央に貫通孔９
が形成されていること以外図１の実施例と共通するた
め、この共通する部分は、共通の参照数字で図示するに
とどめ、説明を省略する。本実施例で金属キャップ６に
形成した貫通孔９はＩＣチップ１を封止する際の樹脂の
流れ込み性を向上するための空気抜きであり、これで気
泡の発生を防ぐことができる。また貫通孔８は封止樹脂
の注入口として利用することもできる。この貫通孔９
も、必要に応じて、複数設けられることもある。
【００１９】次に、本発明の第４の実施例の半導体装置
として、図２の第２の実施例と図３の第３の実施例とを
組み合わせた構成があり、本実施例によれば、製造方法
がより容易となる。
として、図２の第２の実施例と図３の第３の実施例とを
組み合わせた構成があり、本実施例によれば、製造方法
がより容易となる。
【００２０】本実施例を図２，図３を用いて説明する
と、回路基板２及び金属キャップ６に設けた貫通孔８，
９は、ＩＣチップ１を封止する際の樹脂の流れ込み性を
向上するための空気抜きであり、気泡の発生を防ぐこと
ができる。また貫通孔８および貫通孔９は封止樹脂の注
入口として利用することもできる。
と、回路基板２及び金属キャップ６に設けた貫通孔８，
９は、ＩＣチップ１を封止する際の樹脂の流れ込み性を
向上するための空気抜きであり、気泡の発生を防ぐこと
ができる。また貫通孔８および貫通孔９は封止樹脂の注
入口として利用することもできる。
【００２１】次に、上記第１，第２の実施例のベアチッ
プ実装構造の製造方法の第１の実施例を、図４（ａ）乃
至（ｃ）を用いて説明する。本実施例の製造方法は、ま
ず、図４（ａ）において、回路基板２上に形成された電
極４のパターンにバンプ３を介してＩＣチップ１をフリ
ップチップ接続する。次いで図４（ｂ）に示すように、
ＩＣチップ１を接続した回路基板２を上下逆転させると
ともに、適量の封止樹脂５を満たした三つの突起７を内
側の底面に形成した金属キャップ６の上に配置する。金
属キャップ６ならびに回路基板２を５０〜７０℃に加熱
する事により、封止樹脂５の流動性を増加させつつ、金
属キャップ６に形成した三つの突起７均一に樹脂５がＩ
Ｃチップ１の裏面に接触するように静かに下降させる。
この金属キャップ６は、端部が回路基板２より１ｍｍ程
度浮いた状態となるように設計しており、この間隙が空
気抜きとなって封止樹脂５は毛管現象によりＩＣチップ
１と回路基板２の間隙に充填される。充填が完了したな
らば、図４（ｃ）に示すように、封止樹脂５の硬化温度
に設定された恒温槽中にて加熱、硬化させてベアチップ
実装製品を得る。図４（ｃ）で封止樹脂５を硬化させる
ときは、必要に応じて金属キャップ６を回路基板２の方
向へ押圧しても良い。本実施例において、金属キャップ
６、回路基板２の一方又は両方に貫通孔を設けてもよ
く、その場合は樹脂を充填するときの空気抜きとなるの
で金属キャップ６の一端は回路基板２と接触する必要は
ない。
プ実装構造の製造方法の第１の実施例を、図４（ａ）乃
至（ｃ）を用いて説明する。本実施例の製造方法は、ま
ず、図４（ａ）において、回路基板２上に形成された電
極４のパターンにバンプ３を介してＩＣチップ１をフリ
ップチップ接続する。次いで図４（ｂ）に示すように、
ＩＣチップ１を接続した回路基板２を上下逆転させると
ともに、適量の封止樹脂５を満たした三つの突起７を内
側の底面に形成した金属キャップ６の上に配置する。金
属キャップ６ならびに回路基板２を５０〜７０℃に加熱
する事により、封止樹脂５の流動性を増加させつつ、金
属キャップ６に形成した三つの突起７均一に樹脂５がＩ
Ｃチップ１の裏面に接触するように静かに下降させる。
この金属キャップ６は、端部が回路基板２より１ｍｍ程
度浮いた状態となるように設計しており、この間隙が空
気抜きとなって封止樹脂５は毛管現象によりＩＣチップ
１と回路基板２の間隙に充填される。充填が完了したな
らば、図４（ｃ）に示すように、封止樹脂５の硬化温度
に設定された恒温槽中にて加熱、硬化させてベアチップ
実装製品を得る。図４（ｃ）で封止樹脂５を硬化させる
ときは、必要に応じて金属キャップ６を回路基板２の方
向へ押圧しても良い。本実施例において、金属キャップ
６、回路基板２の一方又は両方に貫通孔を設けてもよ
く、その場合は樹脂を充填するときの空気抜きとなるの
で金属キャップ６の一端は回路基板２と接触する必要は
ない。
【００２２】尚、上記第３，第４の実施例に、図４の製
造方法を適用する場合には、金属キャップ６の貫通孔９
から封止樹脂５が漏れないように、この貫通孔を金属シ
ールで軽く封止しておくか、または封止樹脂５の粘度で
は滴下しない程の小さい直径の貫通孔としておけばよ
い。
造方法を適用する場合には、金属キャップ６の貫通孔９
から封止樹脂５が漏れないように、この貫通孔を金属シ
ールで軽く封止しておくか、または封止樹脂５の粘度で
は滴下しない程の小さい直径の貫通孔としておけばよ
い。
【００２３】図５（ａ）乃至（ｄ）は、上記第３，第４
の実施例のベアチップ実装構造を対象とした製造方法の
第２の実施例を示す断面図である。図５（ａ）におい
て、本実施例の製造方法では、回路基板２上に形成され
た電極４パターンにバンプ３を介してＩＣチップ１をフ
リップチップ接続する。次いで図５（ａ）に示すよう
に、ＩＣチップ１の一側面に封止樹脂５をＩＣチップと
回路基板２の間隙を充填するだけの必要量を供給し、５
０〜７０℃に加熱する事により流動性を増加させ毛管現
象によって封止する（図５（ｂ））。さらに封止樹脂５
によって全体を覆うため、三つの突起７を形成した金属
キャップ６をＩＣチップ１に位置決めし、三つの突起７
が均一にＩＣチップ１の裏面に接触するように下降さ
せ、封止樹脂５をディスペンサ１０より吐出、金属キャ
ップ６へ注入する。この金属キャップ６は一端が回路基
板２より１ｍｍ程度浮いた状態となるように設計してお
り、この間隙が空気抜きとなって封止樹脂５は毛管現象
により金属キャップ６内に充填される（図５（ｃ））。
所定量の封止樹脂５が注入完了した後、樹脂の硬化温度
に設定された恒温槽中にて加熱、硬化させてベアチップ
実装製品を得る（図５（ｄ））。図５（ｄ）で封止樹脂
５を硬化させるときは、必要に応じて金属キャップ６を
回路基板２の方向へ押圧しても良い。
の実施例のベアチップ実装構造を対象とした製造方法の
第２の実施例を示す断面図である。図５（ａ）におい
て、本実施例の製造方法では、回路基板２上に形成され
た電極４パターンにバンプ３を介してＩＣチップ１をフ
リップチップ接続する。次いで図５（ａ）に示すよう
に、ＩＣチップ１の一側面に封止樹脂５をＩＣチップと
回路基板２の間隙を充填するだけの必要量を供給し、５
０〜７０℃に加熱する事により流動性を増加させ毛管現
象によって封止する（図５（ｂ））。さらに封止樹脂５
によって全体を覆うため、三つの突起７を形成した金属
キャップ６をＩＣチップ１に位置決めし、三つの突起７
が均一にＩＣチップ１の裏面に接触するように下降さ
せ、封止樹脂５をディスペンサ１０より吐出、金属キャ
ップ６へ注入する。この金属キャップ６は一端が回路基
板２より１ｍｍ程度浮いた状態となるように設計してお
り、この間隙が空気抜きとなって封止樹脂５は毛管現象
により金属キャップ６内に充填される（図５（ｃ））。
所定量の封止樹脂５が注入完了した後、樹脂の硬化温度
に設定された恒温槽中にて加熱、硬化させてベアチップ
実装製品を得る（図５（ｄ））。図５（ｄ）で封止樹脂
５を硬化させるときは、必要に応じて金属キャップ６を
回路基板２の方向へ押圧しても良い。
【００２４】本実施において回路基板２にも、貫通孔を
設けてもよく、その場合は樹脂を充填するときの空気抜
きとなるので、金属キャップ６の端部は回路基板２と接
触する必要はない。この場合は、特に回路基板２とＩＣ
チップ１との間に封止樹脂５を流し込む工程（図５の
（ｂ））を省き、（ｃ）の工程により一括して封止樹脂
５を流し込んでもよい。
設けてもよく、その場合は樹脂を充填するときの空気抜
きとなるので、金属キャップ６の端部は回路基板２と接
触する必要はない。この場合は、特に回路基板２とＩＣ
チップ１との間に封止樹脂５を流し込む工程（図５の
（ｂ））を省き、（ｃ）の工程により一括して封止樹脂
５を流し込んでもよい。
【００２５】また、上記工程で図５（ｂ）の最初の封止
樹脂を省略してもよく、回路基板２の貫通孔から封止樹
脂を注入してもよく、この場合は金属キャップにも貫通
孔が形成されていなくともよいが、形成されていること
がより好ましく、空気が抜けると共に樹脂が流入して、
気泡のない封止が行なわれる。これを、本発明の製造方
法の第３の実施例とする。
樹脂を省略してもよく、回路基板２の貫通孔から封止樹
脂を注入してもよく、この場合は金属キャップにも貫通
孔が形成されていなくともよいが、形成されていること
がより好ましく、空気が抜けると共に樹脂が流入して、
気泡のない封止が行なわれる。これを、本発明の製造方
法の第３の実施例とする。
【００２６】以上本発明のベアチップ実装構造は、回路
基板２上のＩＣベアチップを覆うように金属キャップ６
がかぶせられており、ＩＣと金属キャップ６のギャップ
は金属キャップ６上の突起がＩＣ裏面に接触することに
より、コントロールされている。回路基板２と金属キャ
ップ６で囲まれた空間は封止樹脂５が充填されている。
樹脂５の充填のために金属キャップ６および基板２のど
ちらかもしくは両方にひとつもしくは複数の貫通孔があ
ってよい。このような金属キャップ６と封止樹脂５を用
いた実装構造の製造方法として大きく分類して二つの方
法がある。第一の方法は金属キャップに液状の封止樹脂
をあらかじめ満たしておき、ここに回路基板に搭載され
たＩＣを浸すようにしてから硬化させる方法である。第
二の方法は回路基板上に金属キャップをかぶせてからキ
ャップもしくは基板の貫通孔から樹脂を流し込み、それ
から硬化させる方法である。
基板２上のＩＣベアチップを覆うように金属キャップ６
がかぶせられており、ＩＣと金属キャップ６のギャップ
は金属キャップ６上の突起がＩＣ裏面に接触することに
より、コントロールされている。回路基板２と金属キャ
ップ６で囲まれた空間は封止樹脂５が充填されている。
樹脂５の充填のために金属キャップ６および基板２のど
ちらかもしくは両方にひとつもしくは複数の貫通孔があ
ってよい。このような金属キャップ６と封止樹脂５を用
いた実装構造の製造方法として大きく分類して二つの方
法がある。第一の方法は金属キャップに液状の封止樹脂
をあらかじめ満たしておき、ここに回路基板に搭載され
たＩＣを浸すようにしてから硬化させる方法である。第
二の方法は回路基板上に金属キャップをかぶせてからキ
ャップもしくは基板の貫通孔から樹脂を流し込み、それ
から硬化させる方法である。
【００２７】
【発明の効果】以上の通り、本発明によれば、前記課題
が達成され、次の効果が得られる。 （１）従来の樹脂の広範囲にわたる流れだしを防ぐこと
で、実装密度を向上させている。 （２）封止樹脂流し込み時における気泡の発生を防ぎ歩
留まりを向上させている。 （３）ＩＣチップを機械的衝撃から保護している。 （４）ＩＣチップを湿潤による腐食などからも保護して
いる。 （５）熱ストレスで、キャップ等がはがれることがな
い。 （６）突起と、ＩＣチップ−キャップ間の樹脂層とを設
けることにより、機械的に強く、放熱効果が一定とな
る。
が達成され、次の効果が得られる。 （１）従来の樹脂の広範囲にわたる流れだしを防ぐこと
で、実装密度を向上させている。 （２）封止樹脂流し込み時における気泡の発生を防ぎ歩
留まりを向上させている。 （３）ＩＣチップを機械的衝撃から保護している。 （４）ＩＣチップを湿潤による腐食などからも保護して
いる。 （５）熱ストレスで、キャップ等がはがれることがな
い。 （６）突起と、ＩＣチップ−キャップ間の樹脂層とを設
けることにより、機械的に強く、放熱効果が一定とな
る。
【００２８】以上により、信頼性の高い半導体装置とそ
の製造方法が得られる。
の製造方法が得られる。
【図１】本発明の第１の実施例の半導体装置を示す断面
図である。
図である。
【図２】本発明の第２の実施例の半導体装置を示す断面
図である。
図である。
【図３】本発明の第３の実施例の半導体装置を示す断面
図である。
図である。
【図４】（ａ）乃至（ｃ）は第１，第２の実施例を対象
とする製造方法の第１の実施例を工程順に示す断面図で
ある。
とする製造方法の第１の実施例を工程順に示す断面図で
ある。
【図５】（ａ）乃至（ｄ）は本発明の第３，第４の実施
例を対象とする製造方法の第２の実施例を工程順に示す
断面図である。
例を対象とする製造方法の第２の実施例を工程順に示す
断面図である。
【図６】第１の従来例を示す断面図である。
【図７】第２の従来例を示す断面図である。
【図８】（ａ）乃至（ｄ）は第３の従来例を工程順に示
す断面図である。
す断面図である。
１ ＩＣチップ ２ 回路基板 ３ バンプ ４ 電極 ５ 封止樹脂 ６ 金属キャップ ７ 突起 ８ 貫通孔 ９ 貫通孔 １０ ディスペンサ ２１ 樹脂通過穴 ２２ 封止樹脂 ２３ 樹脂ディスク ２４ 多孔質板材 ２５ 樹脂枠 ２７ 金属層 ２８ 配線層
Claims (7)
- 【請求項１】 回路基板の主表面に形成された電極に、
バンプを介して、半導体チップの一主表面上の電極部分
が固着され、少なくとも前記チップ，前記バンプ、及び
前記電極を覆うように金属キャップを設け、前記キャッ
プと前記回路基板とで覆われた内部を樹脂で封止してな
る半導体装置において、前記金属キャップの内面に、前
記チップの他の主表面と接触する突起が形成されている
ことを特徴とする半導体装置。 - 【請求項２】 前記回路基板は、前記チップと対向した
部分に、貫通孔が形成されている請求項１記載の半導体
装置。 - 【請求項３】 前記金属キャップは、前記チップと対向
した部分に、貫通孔が形成されている請求項１及び２記
載の半導体装置。 - 【請求項４】 回路基板の主表面上の電極に、バンプを
介して、半導体チップの一主表面の電極部分を固着する
工程と、少なくとも前記電極、前記バンプ，及び前記チ
ップを覆うための液状の封止樹脂を、内面に突起を形成
した金属キャップ内に入れる工程と、前記チップが前記
封止樹脂と対向するように前記回路基板を反転する工程
と、前記回路基板と前記金属キャップとを互いに接近さ
せ、前記チップの他主表面が前記突起と接触した状態で
前記封止樹脂を硬化させる工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項５】 回路基板の主表面の電極に、バンプを介
して、半導体チップの一主表面の電極部分を固着する工
程と、内面に突起が形成され、かつ貫通孔が形成された
金属キャップを、前記チップを覆うように位置させる工
程と、前記貫通穴から封止樹脂を注入して内空を埋め尽
す工程と、前記チップの他主表面と前記突起とを接触さ
せた状態で前記封止樹脂を硬化させる工程とを含むこと
を特徴とする半導体装置の製造方法。。 - 【請求項６】 貫通孔が形成された回路基板の主表面の
電極に、バンプを介して、半導体チップの一主表面の電
極部分を固着する工程と、内面に突起が形成された金属
キャップを、前記チップを覆うように位置させる工程
と、前記貫通穴から封止樹脂を注入して内空を埋め尽す
工程と、前記チップの他主表面と前記突起とを接触させ
た状態で前記封止樹脂を硬化させる工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項７】 前記金属キャップを、前記チップを覆う
ように位置させる工程の前の工程において、少なくとも
前記電極，前記バンプ，及び前記チップの一主表面を覆
うように、前記回路基板上に液状の封止樹脂を滴下する
工程を有する請求項５又は６記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144292A JP2536456B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144292A JP2536456B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817853A JPH0817853A (ja) | 1996-01-19 |
| JP2536456B2 true JP2536456B2 (ja) | 1996-09-18 |
Family
ID=15358681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6144292A Expired - Fee Related JP2536456B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536456B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3539467B2 (ja) * | 1997-03-25 | 2004-07-07 | ミツミ電機株式会社 | 電子部品モジュール |
| JPH10303689A (ja) * | 1997-04-25 | 1998-11-13 | Hitachi Media Electron:Kk | 弾性表面波装置ならびにその製造方法 |
| JP2991172B2 (ja) * | 1997-10-24 | 1999-12-20 | 日本電気株式会社 | 半導体装置 |
| JP4044211B2 (ja) * | 1998-05-28 | 2008-02-06 | 信越化学工業株式会社 | 被ポッティング部品内蔵ボックスの基材への接着固定方法及びこれに用いる被ポッティング部品収容ボックス |
| JP2000151347A (ja) * | 1998-11-06 | 2000-05-30 | Hitachi Media Electoronics Co Ltd | 表面実装型弾性表面波フィルタ |
| JP4254248B2 (ja) | 2002-04-05 | 2009-04-15 | 株式会社村田製作所 | 電子装置 |
| JP5414336B2 (ja) * | 2009-04-16 | 2014-02-12 | パナソニック株式会社 | 電子部品 |
| JP5263895B2 (ja) * | 2010-01-12 | 2013-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP6568304B2 (ja) * | 2016-04-04 | 2019-08-28 | 株式会社日立製作所 | 封止構造体及びその製造方法 |
-
1994
- 1994-06-27 JP JP6144292A patent/JP2536456B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817853A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781248B2 (en) | Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JP3123477B2 (ja) | 表面弾性波素子の実装構造および実装方法 | |
| US5767447A (en) | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member | |
| US6651320B1 (en) | Method for mounting semiconductor element to circuit board | |
| TWI272705B (en) | Heat spreader and package structure utilizing the same | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JP2536456B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0661383A (ja) | 半導体装置 | |
| US20040217451A1 (en) | Semiconductor packaging structure | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JPH0917827A (ja) | 半導体装置 | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JPH05315397A (ja) | 半導体装置の封止方法と封止構造 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
| JPS587064B2 (ja) | シユウセキカイロヨウパツケ−ジ | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JPH08222652A (ja) | 半導体装置及びその製造方法 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP4151207B2 (ja) | 半導体装置 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08204048A (ja) | 半導体チップの封止構造 | |
| JPH11260963A (ja) | 半導体装置及びその製造方法 | |
| JP2000277564A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |
|
| LAPS | Cancellation because of no payment of annual fees |