JP2532447Y2

JP2532447Y2 - メモリバックアップ装置

Info

Publication number: JP2532447Y2
Application number: JP1987183280U
Authority: JP
Inventors: 克己室井
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1987-11-30
Filing date: 1987-11-30
Publication date: 1997-04-16
Anticipated expiration: 2002-11-30
Also published as: JPH0187453U

Description

【考案の詳細な説明】〔考案の技術分野〕本考案は電池交換可能な各種電子機器に適用され、上
記電池交換時に機器内のメモリ部の内容を保護するメモ
リバックアップ装置に関する。

〔従来技術〕

従来のメモリバックアップ回路の一例を第12図に示
す。同図において、CPU等を含む主回路１と、この主回
路１の指示に基づきデータの読み出しおよび書き込み等
が行われるRAM2とは、通常時は、例えば1.5Vの電池３か
ら供給される電圧によって駆動されている。一方、RAM2
にはバックアップ用コンデンサ４が並列接続されると共
に、このコンデンサ４と電池３間には逆流防止用のダイ
オード５が接続されている。コンデンサ４は、通常時は
電池３によって充電されたままであるが、電池３の交換
時にはRAM2に対して放電電圧を供給することにより、RA
M2の内容が消去されるのを一定時間だけ防止できるよう
になっている。

また、他の例として、例えば3Vの電池を用い、その電
池電圧を1.5V程度まで降圧して主回路やRAMに供給する
ようにしたものにおいては、上記の降圧した電圧でコン
デンサを充電しておき、コンデンサを電池交換時に放電
することによって補償するようにしたものである。

〔従来技術の問題点〕

上記従来のバックアップ方式であっては電池電圧が大
きく低下していることからコンデンサの充電電圧は上記
のいずれの場合であっても非常に低くなる（例えば1.2V
程度）。そのため、電池交換時にコンデンサの充電電圧
で補償できる時間が極めて短くなってしまい、もしこの
補償時間を長くしようとすれば大容量のコンデンサを用
いるしかなかった。

また、上記従来の方式では電池電圧が低下しているに
もかかわらず、使用がつづけられてしまい、その為、電
力消費が一層進むという欠点もあった。このような場
合、従来では電池電圧が低下していることを表示等によ
って報知し、電池交換を促すものであるが、使用者にと
っては、電圧低下が報知されたもののまだ動作している
という認識から、電池交換がおくれてしまい、結局、メ
モリを保護出来ない電圧になる迄電池交換が行なわれな
いという結果におちいることが多かった。

〔考案の目的〕

本考案は、上記従来の問題点に鑑み、バックアップ用
のコンデンサとして大容量のものを使用することなく長
い補償時間を得ることができると共に、機器が電池を交
換出来る状態になっていることを報知できるバックアッ
プ装置を提供することを目的とする。

〔考案の要点〕

本考案は、上記目的を達成するために、通常は電池電
圧を降圧してメモリ部やその他の回路を駆動するように
してある装置において、電池の交換時に、機器を電池の
交換が出来る状態にするために所定の部材を動かしたと
きにオンされ、電池交換後に所定の部材を元の位置に戻
したときにオフされるスイッチを設け、このスイッチが
オンされたときに、電池電圧でコンデンサを一旦充電
し、その放電電圧でメモリ部をバックアップすると共
に、電池の交換が出来る状態になっていること、及びバ
ックされていることを報知して、電池の交換が終了し所
定の操作部材が元の位置に戻されスイッチがオフされた
際に、即ち電池が交換できない状態になった際に報知を
停止するようにしたことを要点とする。

〔実施例〕以下、本考案の実施例について、図面を参照しながら
説明する。

第１図は、本考案の一実施例を適用したデータバンク
機能付き電子腕時計の全体回路図である。まず、第１図
を用いて、本実施例の構成および動作を概略的に説明す
る。

第１図においては、電源部として、交換可能な3Vの電
池（例えばリチウム電池）11、この電池電圧を半分に降
圧する降圧回路（例えばボルテジハーバー）12、この降
圧電圧を受けそれ以下の一定電圧（ここでは−1.25Vと
する）を出力する定電圧回路13、及び電池電圧の低下を
検出する電圧検出回路14等を備えている。電池11のプラ
ス側は接地されており、このグランドレベルV₀（＝０）
とし、これに対するマイナス側の電圧レベル（すなわち
電池電圧）をV₂（＝−3V）とする。また、定電圧回路13
の一定の出力電圧レベルをV₁（＝−1.25V）とする。

上記の電圧V₁によって、主回路部15が駆動される。こ
の主回路部15は、ROMおよび小容量のRAM等を内部に含む
時計回路であり、時刻を計数して表示する時計機能の
他、計算機機能アラーム機能やステップウォッチ機能を
備え、更には、後述するメモリ部16に格納された各種デ
ータ（例えば電話番号データ等）を読み出して表示させ
る機能等をも備えている。主回路部15には小容量のコン
デンサC₀が並列接続されており、振動その他による電源
供給の瞬間的な変動や中断があった場合、上記コンデン
サC₀の放電電圧で主回路部15の動作を補償できるように
なっている。なお、主回路部15の具体的な回路構成及び
動作については、後に第３図に基づき詳述する。

メモリ部16は、各種データを記憶するための大容量の
RAMであり、その概略構成を第２図に示す。同図に示さ
れるように、メモリ部16は、例えば名前や文字等の項目
データを６文字分記憶可能な項目データ記憶領域Xaと、
それに対応する電話番号等の数字データを12文字分記憶
可能な数字データ記憶領域Xbとからなる例えば50本のレ
ジスタＸ（X₀,X₁,X₂…）を備えると共に、電池交換時に
主回路部15から転送されてくるデータ（例えばレジスタ
Ｘの使用本数等）を一時的に記憶するためのレジスタＹ
（Y₀,Y₁,Y₂…）を備えている。第１図に戻り、メモリ部
16には、電池交換時のバックアップ用のコンデンサC₁が
並列接続されており、電池交換時には上記コンデンサC₁
の放電電圧でメモリ部16の内容を補償できるようになっ
ている。

電圧制御部17は、上記メモリ部16に供給される電圧Vx
を制御して、コンデンサC₁と共にメモリ部16の内容を保
護するための制御回路である。すなわち、電圧制御部17
は、後述するスイッチS₁の開閉及び主回路部15から出力
される信号a,AC等に従って電圧V₁,V₂を互いに切り換
え、これをVxとしてメモリ部16に供給する。また、メモ
リ部16を動作可能にするチップイネーブル信号CE₂と、
メモリ部16に対しデータの読み出し及び書き込み時に与
えられるリード・ライト信号R₂とを制御し、それぞれ信
号CET,RTとしてメモリ部16に与える。電圧制御部17の具
体的な構成及び動作については、第５図及び第６図に基
づき後述する。

更に第１図には、電池交換時に投入されるスイッチ
S₁、各部を初期化（例えばメモリ部16のクリア）した
り、あるいは電池交換後に主回路部15の動作を開始させ
たりするACスイッチS₂、および主回路部15に対し各種機
能のデータ例えば、計算のファンクションや置数、スト
ップウォッチのスタート、ストップ、クリア等のデータ
を入力したり、あるいは制御指令を与える操作スイッチ
群S₃が示されている。これらの中で、特にスイッチS₁及
びS₂の具体的構成を第10図及び第11図に基づき以下に説
明する。ここで、第10図は本実施例を適用した電子腕時
計の拡大断面図であり、第11図（ａ）及び（ｂ）は第10
図におけるスイッチS₁についての要部拡大断面図であ
る。まず、第10図において、腕時計ケース21の上面には
時計ガラス22が装着されており、内部には時計モジュー
ル23が収納され、下部には裏蓋24が取付けられている。
時計モジュール23は、上部ハウジング25と下部26との間
に、第１図に示した諸回路を有するLSI（図示せず）等
が取付けられた回路基板27を備えると共に、この回路基
板27の上方にインターコネクタ28aを介して液晶表示パ
ネル28に表示駆動信号が供給されるように配置された構
成である。上記の上部及び下部ハウジング25,26は薄い
金属板からなる地板29により回路基板27を介して相互に
固定されたまま、裏蓋24とは別体の抑えリング30を介し
て時計ケース21内に装着されている。なお、第10図には
示されていないが、時計モジュール23の下部ハウジング
26内には、第１図に示した電池11が収納されており、そ
のプラス側が地板29に接続されている。すなわち、地板
29の電圧レベルはV₀（グランドレベル）となっている。

さて、本実施例の第１図で示したスイッチS₁は第10図
に示すように時計モジュール23の右下隅に設けられ、第
11図（ａ）および（ｂ）に示すように電池交換時におけ
る抑えリング30の開閉に応じてオン、オフするように構
成されている。すなわち、第11図に示すように、まず下
部ハウジング26内には段差状の貫通孔26aが形成され、
その中に、導電性を有するコイルばね31が配置されてい
る。このコイルばね31は、その自由端31aが固定端31bよ
りも大きな渦巻状に形成されており、自由端31aが貫通
孔26aの大径側に配置され、固定端31bが貫通孔26aの小
径側に配置されると共に、この固定端31bが回路基板27
の電極端子（第１図の電圧制御部17への入力端子）に接
続されている。またコイルばね31の自由端31aには、こ
れとほぼ同じ円板状の薄い導電性の金属板からなる端子
板32が取付けられており、この端子板32はコイルばね31
の付勢力を受けながら貫通孔26aの大径側を上下に移動
可能となっている。端子板32の周縁には、そこから下方
へ若干突出するように接触部32aが折曲形成されてお
り、端子板32が下方へ移動した際に上記接触部32aが地
板29と接触するようになっている。更に、端子板32の上
記接触部32aとは反対側の周縁には、そこから上方へ比
較的長く延び、かつその先端が下部ハウジング26内の段
差部26bの上方に位置するように外側へフック状に折り
返された位置的規制部32bが形成されており、地板29を
取外した際には、位置規制部32が段差部26bに係止され
ることにより端子板32及びコイルばね31が外部に飛び出
すのを防止できるようになっている。また地板29にはコ
イルばね31と対応して円形状の孔29aが形成されると共
に、抑えリング30の内側面には上記の孔29a中に挿入可
能な位置に押圧部30aが突出して設けられている。

上記構成からなるスイッチS₁は、電池11が下部ハウジ
ング26内に収納されて抑えリング30が装着された通常状
態で、第11図（ａ）に示すように抑えリング30の押圧部
30aが地板29の孔29aを介して内部に突出し、端子板32を
コイルばね31に抗して押圧するので、端子板32の接触部
32a（第１図の端子S₁bに相当）が地板29（第１図の端子
S₁aに相当）から離隔され、よってオフ状態となる。一
方、電池交換のために抑えリング30を取外した場合は、
第11図（ｂ）に示すようにコイルばね31によって端子板
32が下方に付勢されるので、接触部32aが地板29に接触
し、よってオン状態となる。

また、もう１つのスイッチS₂も、第10図に示されるよ
うに下部ハウジング26に設けられている。すなわち、下
部ハウジング26の一部に貫通孔26cが形成されており、
その中の回路基板27の下面に、第１図に示した主回路部
15への入力端子である電極端子27aが設けられると共
に、地板29の上記貫通孔26cと対応する位置に小径の孔2
9bが形成されたものである。更に、抑えリング30の上記
貫通孔26cと対応する位置にも孔30bが形成されている。
このように構成されたACスイッチS₂は、電極27a（第１
図の端子S₂bに相当）と地板29（第１図の端子S₂aに相
当）を不図示の治具等で導通させることによってオン状
態となり、それ以外の場合はオフ状態となる。

次に、主回路部15の具体的な回路構成及び動作につい
て、第３図に基づき説明する。

ROM41は各機能をコントロールするマイクロプログラ
ムやデータを内蔵している固定メモリであり、各メモリ
へのアドレス信号Ａ、各種データＤ、プログラムの指定
を行うインストラクション信号Ｉ、および次のアドレス
を指定するネクストアドレス信号Ｎを出力する。ROM制
御部42は、ROM Iからのネクストアドレス信号Ｎ、演算
回路45の出力、インストラクションデコーダ44の出力、
電圧検出回路14（第１図）の出力等に基づきROM41を制
御する。RAM43は、第１図に示したメモリ部16よりも小
容量であり、ROM41のアドレス信号Ａに基づき、読出し
／書込みのアクセスが頻繁に行われるデータを記憶する
メモリである。RAM43は、例えば第４図に示すように、
表示データを記憶する表示レジスタＤ、時刻データを記
憶する時刻レジスタＴ、アラーム時刻データを記憶する
アラーム時刻レジスタＡ、ストップウォッチデータを記
憶するストップウォッチレジスタＳ、その他の各種レジ
スタn,i,P₀,P₁及び各種フラグM,F₀,F₁,F₂等から構成さ
れている。ここで、レジスタP₀はメモリ部16に記憶され
ているデータの本数（すなわち、第２図に示したレジス
タＸの使用本数）を記憶し、レジスタP₁はそのうちの現
在指定されているデータのアドレスを記憶する。

インストラクションデコーダ44はROM41のインストラ
クション信号Ｉをデコードして、各ブロックにコントロ
ール信号を送るブロックである。演算回路（ALU）45はR
OM41、RAM43、メモリ部16等から送られてきたデータの
算術論理演算を行い、その演算結果をメモリ部16、RAM4
3、ROM制御部42等へ送る。

発振器46は一定周期のクロック信号を作成し、タイミ
ングジェネレータ47および分周回路48に出力する。タイ
ミングジェネレータ47はクロック信号を所定の周波数ま
で分周し、各ブロック及び電圧検出回路14を時系列にコ
ントロールするタイミング信号を出力する。特に、RAM4
3に対してはチップイネーブル信号CE₁及びリード・ライ
ト信号R₁を出力し、電圧制御部17に対してはメモリ部16
のためのチップイネーブル信号CE₂及びリード・ライト
信号R₂並びに後述する電圧切換のための信号ａを出力す
る。分周回路48は発振器46からのクロック信号を分周す
るカウンタで、計時処理等に使用される一定周期の計時
信号を作成している。キー入力部49は、第１図に示した
スイッチS₁〜S₃を含んでおり、これらのキー操作に基づ
いて各種機能が実行される。尚、これら多数のキーのう
ち、特にACスイッチS₂（第10図参照）が操作された時は
信号ACが出力され、この信号ACによって発振器46の発振
が開始されたり、あるいは各部が初期化されたりする。
信号ACは電圧制御部17へも送られる。

液晶表示装置50は、第10図に示した液晶表示パネル28
を含む構成であり、RAM43の表示レジスタＤに入ってい
るデータ（例えば通常の時刻データ、ストップウォッチ
データ、あるいはメモリ部16から送られた電話番号デー
タ等）を表示制御部51の制御に従って表示する。具体的
な表示例については、第９図に基づき後述する。

次に、電圧制御部17の具体的な構成及び動作につい
て、第５図及び第６図に基づき説明する。第５図には、
一点鎖線で囲まれた電圧制御部17の他に、大容量RAMか
らなるメモリ部16、そのバックアップ用のコンデンサ
C₁、及び、第１図並びに第11図に示したのと同一のスイ
ッチS₁が示されている。第６図には、第５図における各
部の信号及び電圧波形が示されている。

まず、通常時（電池交換時以外の時）には、第11図
（ａ）示したようにスイッチS₁がオフ状態にある。この
場合、ラッチ回路61中のノア（NOR）回路61aの一方の入
力がローレベル（＝V₀）となる。また、もう１つのラッ
チ回路62の出力は通常ローレベル（＝V₁＞V₂）であり、
このV₁がレベルシフタ63によって確実に低いレベルV₂に
切換えられるので、上記ノア回路61aのもう一方の入力
もローレベル（＝V₂）となる。よって、ノア回路61aの
出力はハイレベルとなり、これに伴ってノア回路61bの
出力（信号ｃ）がローレベルになる。なお、上記レベル
シフタ63、及び後述するレベルシフタ64,68,69,71は、
いずれも例えばCMOSインバータによって構成され、入力
信号がハイレベル（＝0V）の場合はそのままハイレベル
の信号を出力し、一方、入力信号がローレベル（＝V₁も
しくはVx）の場合はそれよりも確実に低いローレベル
（＝V₂）にレベルシフトして出力する回路である。

上記信号ｃがローレベルがある場合は、インバータ回
路61cの出力（信号ｄ）がハイレベルになると共に、レ
ベルシフタ64の出力（信号ｅ）がローレベル（＝V₂）に
なる。従って、トランジスタ65はオン状態であり、かつ
トランジスタ66はオフ状態である（この時点ではトラン
ジスタ67もオフ状態にある）ため、メモリ部16に供給さ
れる電圧Vxとしては、第１図に示した定電圧回路13の出
力電圧であるV₁が選択され出力される。またこの場合、
ラッチ回路61中のノア回路61dの一方の入力信号ｃと同
じローレベルとなり、またもう一方の入力は、主回路部
15からのチップイネーブル信号CE₂（＝V₀もしくはV₁）
がレベルシフタ68を介して得られレベル（＝V₀もしくは
V₂）となる。よってノア回路61dからは上記チップイネ
ーブル信号CE₂の反転した信号が出力され、これがメモ
リ部16に対し実際のチップイネーブル信号CETとして与
えられる。このチップイネーブル信号が与えられた時に
のみ、メモリ部16が動作可能となる。また、主回路部15
からのリード・ライト信号R₂がレベルシフタ69を介して
得られる信号（＝V₀もしくはV₂）が、メモリ部16に対し
実際のリード・ライト信号RTとして与えられる。このリ
ード・ライト信号RTがハイレベルの時には、主回路部15
からのアドレス信号Ａ（A₀乃至A₁₁）に基づきデータ出
力信号Ｏ（O₀乃至O₃）の読み出しが可能となり、一方ロ
ーレベルの時には、アドレス信号Ａに基づきデータ入力
信号Ｉ（I₀乃至I₄）の書き込みが可能となる。

次に、電池交換時について、第６図を参照しながら述
べる。まず、電池を取外すにあたっては、第10図に示し
た裏蓋24が開けられ、更にその内側にある抑えリング30
が取外される。すると、第11図（ｂ）に示したように、
スイッチS₁がオン状態に切換わる（第６図（ａ））。ス
イッチS₁がオンすると、主回路部15では、RAM43に記憶
されているデータのうち消去されては困るデータ、すな
わち第４図に示したレジスタP₀の内容（メモリ部16に記
憶されているデータの本数）及びレジスタP₁の内容（メ
モリ部16に記憶されているデータのうち、現在の指定さ
れているデータのアドレス）等を、メモリ部16の第２図
に示したレジスタY₀,Y₁等へ転送する。

なお、スイッチS₁がオンすることによりノア回路61a
の一方の入力がハイレベル（＝V₀）となり、その出力が
ローレベルに切換わるが、上記の転送が終了するまでは
信号ｂが相変わらずローレベルであり、ノア回路61eの
出力がハイレベルのままであるため、ノア回路61bの出
力（信号ｃ）もローレベルのままとなる。すなわち、メ
モリ部16へ供給される電圧Vxとしては、V₁が選択された
ままである。

上記のデータ転送が終了したところで、主回路部15は
ラッチ回路62への入力信号（すなわちメモリ部16への入
力信号I₂）をハイレベルにして送出すると共に信号ａを
トリガとしてラッチ回路62に与える。これによりラッチ
回路62は信号I₂を取り込み出力がハイレベルとなり、よ
って信号ｂが第６図（ｂ）に示すようにハイレベルに切
換わる。すると、ノア回路61eの出力がローレベルにな
るため、ノア回路61bの２つの入力がいずれもローレベ
ルとなり、よってその出力（信号ｃ）は第６図（ｃ）に
示すようにハイレベルに切換わる。

上記信号ｃがハイレベルとなった場合は、主回路部15
からのチップイネーブル信号CE₂にかかわらず、ノア回
路61dの出力（実際のチップイネーブル信号CET）が第６
図（ｄ）に示すようにローレベルとなるため、メモリ部
16の動作が不可能となる。また、この場合、インバータ
回路61cの出力である信号ｄが第６図（ｅ）に示すよう
にローレベルになると共に、レベルシフタ64の出力であ
る信号ｅが第６図（ｆ）に示すようにハイレベルになる
ため、トランジスタ65がオフし、かつトランジスタ66が
オンする。これにより、メモリ部16へ供給される電圧Vx
としては、電池電圧であるV₂が選択される。この際Vx
は、第６図（ｈ）に示すように、コデンサC₁の充電曲線
に沿ってV₁からV₂まで変化する。この際、コン、デンサ
C₁と電池11との間にダイオード70が接続されることによ
り、電流の逆流が防止される。なお、信号ｃは、ローレ
ベル（＝Vx）を確実に低いローレベル（＝V₂）に切換え
るためレベルシフタ71を介して主回路部15に送られる。

以上のことから、電池交換時には、電池11を取外すに
先立って（抑えリング30を開くと）スイッチS₁が投入さ
れ、その後に電池電圧V₂がメモリ部16に供給されると共
に、電池電圧V₂によってコンデンサC₁が充電される。な
お電池11を取外す前に、第10図に示したACスイッチS₂を
オンするようにすれば、万一トランジスタ66がオンに切
換わらずにいた場合であっても、これに対して並列接続
されたもう１つのトランジスタ67をオンすることができ
るので、メモリ部16およびコンデンサC₁へ電池電圧V₂を
確実に供給することができる。

その後、第10図に示した下部ハウジング26から電池11
を取外した場合、電圧V₁,V₂は第６図に示す如くいずれ
もゼロになる。この間においては第６図（ｈ）に示すよ
うに、コンデンサC₁の放電電圧がメモリ部16に供給され
る。この際、コンデンサC₁に初めに充電されている電圧
は、電圧V₁の少なくとも２倍近くの高い電圧V₂であるた
め、その放電電圧でメモリ部16を補償できる時間は非常
に長くなる。なお、電池11が取外されることにより、電
圧V₁出力がなくなるので主回路部15の各部は動作停止と
なり、第３図に示した発振器46も発振を停止する。

新しい電池を下部ハウジング26に装着した場合は、そ
の電池電圧V₂がメモリ部16及びコンデンサC₁に供給さ
れ、電気Vxは第６図（ｈ）に示すようにコンデンサC₁の
充電曲線に沿ってV₂まで上昇する。この時点では、主回
路部15の各部はまだ動作が停止されたままである。そこ
で次に、第６図（ｇ）に示すようにACスイッチS₂をオン
すれば、第３図に示した発振器46が発振を開始し、それ
に伴い各処理（例えば、後述する第７図の処理）が開始
する。

その後、新しい電池を覆って抑えリング30を取付ける
と、スイッチS₁が第11図（ａ）にしたようにホフ状態に
切換わる。スイッチS₁がオフすると、一定の立ち上がり
時間後、主回路部15からラッチ回路62へ入力信号（すな
わちメモリ部16への入力信号I₂）がローレベルに設定さ
れ、それと共に信号ａがトリガとしてラッチ回路62に与
えられる。これにより、ラッチ回路62の出力がローレベ
ル（＝V₁）となるので、レベルシフタ63の出力（信号
ｂ）も第６図（ｂ）に示すように確実にローレベル（＝
V₂）となる。すると、ノア回路61aの２つの入力はいず
れもローレベルとなるので、その出力がハイレベルに切
換り、それに伴いノア回路61bの出力（信号ｃ）も第６
図（ｃ）に示すようにローレベルに切換わる。

信号ｃがローレベルとなったことにより、インバータ
回路61cの出力（信号ｄ）が第６図（ｅ）に示すように
ハイレベルとなり、またレベルシフタ64の出力（信号
ｅ）が第６図（ｆ）に示すようにローレベルとなる。よ
って、トランジスタ65がオンし、かつトランジスタ66が
オフする（トランジスタ67も信号ACがない限りオフ状態
にある）ことから、メモリ部16へ供給される電圧Vxが第
６図（ｈ）に示すようにV₂からV₁に切換わる。また、ノ
ア回路61dの出力（信号CET）には、主回路部15からのチ
ップイネーブル信号CE₂の反転したレベルが現れ、もし
チップイネーブル信号CE₂がローレベルであれば、信号C
ETは第６図（ｄ）に示すようにハイレベルとなり、メモ
リ部16が動作可能となる。

その後、前述した電池の取外し前にRAM43からメモリ
部16のレジスタＹ（第２図参照）に転送されていたデー
タが、RAM43の元のレジスタに戻される。そして、それ
らのデータについてのエラーチェック等が行われた後、
通常時の動作が開始される。上記エラーチェックの詳細
については、第８図に基づき後述する。なお、通常時に
おいてACスイッチS₂がオンされた場合は、メモリ部16及
びRAM43に記憶されているデータが全てクリアされる
他、各部の初期化が行われる。

次に第３図に示した主回路部15による全体的な処理動
作について、第７図に基づき説明する。なお、第７図で
使用されているフラグF₀,F₁,F₂は第４図に示したものと
同一であり、F₀は電池電圧の低下時に「１」とされるフ
ラグ、F₁は電池交換時にスイッチS₁がオフされた（すな
わち抑えリング30が開けられた）時に「１」とされるフ
ラグ、F₂はスイッチS₃キーがノーファンクションとされ
た時に「１」とされるフラグである。これらのフラグは
ACスイッチS₂がオンされることにより、すべて「０」に
なる。

まずステップT₁において、例えば時計機能、計算機機
能、アラーム機能、ストップウォッチ機能およびデータ
バンク機能等の各種機能に関し、通常の計時処理やキー
処理を行う。ただし、フラグF₂が１であれば、上記のキ
ー処理は行わず、各機能のデータ入力、制御入力はなさ
れない。その後、ステップT₂で電池電圧（V₂）が所定レ
ベルよりも低下しているかどうかを判断し、もし低下し
ていればステップT₃に進み、ここで例えば表示等により
電池電圧の低下を知らせ、それと同時にフラグF₀に１を
入れる。なお、電池電圧の判断は、第１図に示した電圧
検出回路14の出力に基づいて行われる。

続いてステップT₄において、スイッチS₁がオン状態に
あるかどうか（すなわち、第10図に示した抑えリング30
が開けられているかどうか）を見て、スイッチS₁がオン
であれば、ステップT₅でF₁＝０かどうかを見る。スイッ
チS₁がオンで、かつF₁＝０の場合は、電池交換のために
抑えリング30が開けられた直後の状態であることから、
ステップT₆でフラグF₂が１かどうか（すなわち、キーが
ノーファンクションにされているかどうか）を見て、F₂
＝１でなければステップT₇でF₂に１を入れることにより
キーをノーファンクションにする。F₂＝１となっている
場合は、上述したようにステップT₁の処理が行われな
い。続いてステップT₆へ進み、前述したRAM43からメモ
リ部16へのデータ転送を行い、その終了後、ステップT₉
でバックアップ処理として信号ａを電圧制御部17へ送る
（第５図及び第６図（ｂ）参照）。この信号ａにより、
メモリ部16への供給電圧VxがV₁からV₂に切換えられ（第
６図（ｇ）参照）、コンデンサC₁によるバックアップが
可能になる。

一方、上記ステップT₄において、スイッチS₁がオフ状
態にある場合は、ステップT₁₀でフラグF₁＝０かどうか
を見る。スイッチS₁がオフで、かつF₁＝０の場合には、
電池交換が終了して抑えリング30が閉じられた直後の状
態であることから、ステップT₁₁で、前述したメモリ部1
6からRAM43へのデータ転送（ステップT₈で転送されたデ
ータを元に戻す処理）を行う。続いて、ステップT₁₂に
進み、上記の転送されたデータ及びメモリ部16内のデー
タについてエラー検出を行う。この処理については、第
８図に基づき後述する。エラーが発見された場合には、
ステップT₁₅で全てのデータをクリアし、かつ各部の初
期化（イニシャライズ）を行うことにより、以後の正常
な処理を可能にする。

また、上記ステップT₁₀でF₁＝０でなければ、既に電
池交換が終了し（あるいは、電池交換がまだ行われてお
らず）通常の処理が続行されている状態であることか
ら、ステップT₁₃でフラグF₁に１を入れた後、ステップT
₁₄でACスイッチS₂の操作の有無を見る。ACスイッチS₂が
操作された時は、ステップT₁₅で全てのデータをクリア
し、かつ各種の初期化を行う。

次に、上記ステップT₁₂のエラー検出処理を第８図を
用いて説明する。

まずステップU₁において、上記ステップT₁₁で転送さ
れた本数データが所定の本数（すなわち、第２図に示し
たメモリ部16のレジスタＸに記憶可能な最大本数であ
り、例えば50本）の範囲内にあるかどうかを見て、この
範囲内になければ「エラー」とする。本数データが所定
の本数の範囲内にある場合は、ステップU₂でレジスタｎ
に１を入れる。

そこで次に、ステップU₃でｎの内容が上記の本数デー
タ以下であるかどうかを見て、本数データ以下であれば
ステップU₄に進んでレジスタｉに１を入れる。そしてス
テップU₅で、メモリ部16に記憶されているｎ本目のデー
タに含まれる項目データのうちｉ番目の文字がアルファ
ベットの「Ａ」〜「Ｚ」及び「−」（ハイフン）のいず
れかであるかを見て、この範囲になければ「エラー」と
する。上記ｉ番目の文字が上記の範囲にあれば、ステッ
プU₆でレジスタｉに１を加える。そしてステップU₇でｉ
の内容が項目データの最大文字数である６以下かどうか
を見て、ｉがまだ６以下であればステップU₅にもどる。
すなわち、エラーがない限り、項目データの全ての文字
について上記ステップU₅のチェックを行う。

上記ステップU₇でｉ＞６となった場合は、ステップU₈
に進んでｉに１を入れる。そして、ステップU₉で、ｎ本
目のデータに含まれる数字データのうちｉ番目の数字が
「０」〜「９」及び「〜」（ハイフン）のいずれかであ
るかを見て、この範囲になければ「エラー」とする。上
記ｉ番目の数字が上記の範囲にあれば、ステップU₁₀で
ｉに１を加える。そして、ステップU₁₁で、ｉの内容が
数字データの最大文字数である12以下かどうかを見て、
ｉがまだ12以下であればステップU₉に戻る。すなわち、
エラーがない限り、数字データの全ての数字について上
記ステップU₉のチェックを行う。

上記ステップU₁₁でｉ＞12となった場合は、ステップU
₁₂でｎに１を加えた後、ステップU₃に戻ってｎが本数デ
ータ以下であるかどうかを見る。ｎが本数データ以下で
あれば、そのｎ本目のデータについて新たに上記ステッ
プU₄〜U₁₂の処理を行うことにより、エラーチェックを
する。このようにして、本数データに等して全データに
ついてエラーチェックが終了したら、すなわちステップ
U₃でｎが本数データを越えたら、エラー検出処理を終了
する。

ただし、第７図及び第８図に示した処理は、電池の挿
入後はACスイッチS₂をオンしないと開始しないようにな
っている。ACスイッチS₂をオンした場合は、上述したフ
ラグF₀,F₁,F₂やレジスタn,i等には０が入れられる。

なお、第７図には示さなかったが、フローの最後に表
示処理を行う、この処理は、第３図において、RAM43の
表示レジスタＤ（第４図参照）を表示制御部51により液
晶装置50に表示させる処理である。その表示例を第９図
に示す。その表示例を第９に示す。同図（ａ）は通常の
時刻表示の一例であり、この例では現在時刻が「1986年
12月29日月曜日午後10時58分50秒」であることを示して
いる。同図（ｂ）はデータバンク表示の一例であり、上
側の表示領域には名前や文字等からなる６文字分の項目
データ（第２図におけるレジスタXaの内容）が表示さ
れ、下側の表示領域には上記項目データに対応する電話
番号等からなる12文字分の数字データ（第２図における
レジスタXbの内容）が表示される。同図の例では、「CA
SIO」の電話番号が「0425−55−7211」であることを示
している。また、第９図（ａ）に示したような通常の時
刻表示中に電池電圧の低下が検出された時（すなわち上
記のステップT₃でF₀に１が入れられた時）は、例えば第
９図（ｃ）に示すように「Bat.」が表示され、これによ
り使用者は電池電圧が低下したことを知ることができ
る。電池交換のために裏蓋24を開け、更に抑えリング30
を開けた場合（すなわちスイッチS₁がオン状態にある
時）は、例えば第９図（ｄ）に示すように「OPEN」が表
示され、これにより、たとえキーを操作してもノーファ
ンクションであることが知らされる。電池交換を終えて
抑えリング30及び裏蓋24を閉じた直後は上記ステップT
₁₂（U₁〜U₁₂）によりエラー検出が行われるが、このエ
ラー検出中は例えば第９図（ｅ）に示すように「CHEC
K」が表示される。

上述したように、本実施例では、電池交換の際、電池
の取外しに先立ってスイッチS₁が投入されることによ
り、メモリ部16への供給電圧が通常の一定動作電圧V
₁（例えばV₁＝1.25V）からその２倍以上の大きな電池電
圧V₂（例えばV₂＝3V）に切換えられ、これに伴い、バッ
クアップ用のコンデンサC₁の充電電圧も上記電池電圧V₂
に等しいレベルまで上昇する。よって、コンデンサC₁の
放電電圧でメモリ部16を補償できる時間は、コンデンサ
C₁として大容量のもの使用しなくとも、従来と比べ著し
く長くなる。またこの動作がなされたことを表示にて報
知しており、キーがノーファンクションになったことを
知らせることが出来るものである。

なお、上記実施例はデータバンク機能付き電子腕時計
に適用されたものであるが、本考案はこのような電子時
計に限らず、電池交換時にバックアップの必要な各種の
メモリ部を有する様々な電子機器、例えば小型電子式計
算機、電子手帳、電子スケジューラ、電子カメラ、ワー
プロ等に適用され得るものである。

〔考案の効果〕

本考案のパックアップ装置は、バックアップ用のコン
デンサとして大容量のものを使用することなく長い補償
時間を得ることができると共に、電池を交換する前に所
定の部材を動かしたときにコンデンサの電池電圧による
充電が開始されるので、電池を交換するときには、メモ
リ部が確実にバックアップできる。また、所定の部材を
動かして、電池交換が出来る状態で、かつバックアップ
が開始された場合に、そのことが報知されるので、電池
自体の取外、取付けを行なうことを使用者に促すと共
に、間違って電池が交換出来る状態にしてしまった場合
に、そのことを確実に知らせることができる。

【図面の簡単な説明】

第１図は本考案の一実施例を適用したデータバンク機能
付き電子腕時計の全体回路図、第２図は第１図中のメモリ部16の概略構成図、第３図は第１図中の主回路部15の詳細な回路図、第４図は第３図中のRAM43の概略構成図、第５図は第１図中の電圧制御部17及びその近傍について
の詳細な回路図、第６図は電圧制御部17の主要動作を説明するためのタイ
ミングチャート、第７図は主回路部15による全体的な処理動作を示すフロ
ーチャート、第８図は第７図中のステップT₁₂の処理（エラー検出処
理）を詳細に示すフローチャート、第９図（ａ）〜（ｅ）は第３図中の液晶表示装置による
表示例を示す図、第10図は本考案の一実施例を適用した上記電子腕時計の
拡大断面図、第11図（ａ）及び（ｂ）は第10図中のスイッチS₁のオフ
状態及びオン状態における要部拡大断面図、第12図は従来のバッテリバックアップ回路の一例を示す
回路図である。 11……電池、12……降圧回路、13……定電圧回路、14…
…電圧検出回路、15……主回路部、16……メモリ部、17
……電圧制御部、C₁……バックアップ用のコンデンサ、
S₁……スイッチ、S₂……ACスイッチ

Claims

(57)【実用新案登録請求の範囲】

【請求項１】変換可能な電池から供給される電池電圧を
降圧する降圧手段と、この降圧手段の降圧電圧によって駆動されるメモリ部
と、前記メモリ部に並列接続されたコンデンサと、前記電池の交換が出来る状態にするために所定の部材を
動かしたときにオンされ、電池交換後に前記所定の部材
を元の位置に戻したときにオフされるスイッチと、このスイッチがオンされたときに、前記降圧電圧に換え
て前記電池電圧を前記メモリ部および前記コンデンサに
供給して前記メモリ部の内容を保護するバックアップ手
段と、前記スイッチがオンされたときに報知を開始する報知手
段と、前記スイッチがオフされたときに前記バックアップ手段
の動作を停止させると共に前記報知手段の報知を停止さ
せる手段と、を具備してなるメモリバックアップ装置。