JP2527630Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2527630Y2 JP2527630Y2 JP3833091U JP3833091U JP2527630Y2 JP 2527630 Y2 JP2527630 Y2 JP 2527630Y2 JP 3833091 U JP3833091 U JP 3833091U JP 3833091 U JP3833091 U JP 3833091U JP 2527630 Y2 JP2527630 Y2 JP 2527630Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead wire
- solder
- metal
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【考案の属する分野の説明】本考案はダイオード、トラ
ンジスタ等の半導体装置の電極構造に関するものであ
る。
ンジスタ等の半導体装置の電極構造に関するものであ
る。
【０００２】
【従来の技術】図１は従来のＰＮ接合型半導体装置（チ
ップ）の断面図及びその組立説明図で図中１は半導体基
板（Ｎ）、２はＰ型領域、３は接合Ｊを保護するバシベ
ーションとしてのＳｉＯ２又はＳｉ３Ｎ４、４は半田付
用金属（Ｎｉ、Ｃｒ等のオーミック用メタル）、５は半
田である。このチップを半田耐熱、温度サイクル、断続
通電等の温度ストレスに対し信頼性良く組み立てるに
は、（ｂ）図に示す如く、接合近傍面の半田厚（矢印Ａ
部）を確保し、温度ストレスに対し吸収してやる事が公
知の事実である。しかし乍ら、アキシャル形では、リー
ド線６の自重、リード線の加工バラツキその他組み立て
上のバラツキ等により、リード底部が直接半田付用金属
と接触してしまう事がある。（Ｃ）図は、リード底部の
凹凸により、その一部が半田付金属と接触した事を示す
図である。これらの素子に前記のストレスを加えると、
接触面にクラックＣが入り、Ｐ−Ｎ接合特性を損なう事
がある。
ップ）の断面図及びその組立説明図で図中１は半導体基
板（Ｎ）、２はＰ型領域、３は接合Ｊを保護するバシベ
ーションとしてのＳｉＯ２又はＳｉ３Ｎ４、４は半田付
用金属（Ｎｉ、Ｃｒ等のオーミック用メタル）、５は半
田である。このチップを半田耐熱、温度サイクル、断続
通電等の温度ストレスに対し信頼性良く組み立てるに
は、（ｂ）図に示す如く、接合近傍面の半田厚（矢印Ａ
部）を確保し、温度ストレスに対し吸収してやる事が公
知の事実である。しかし乍ら、アキシャル形では、リー
ド線６の自重、リード線の加工バラツキその他組み立て
上のバラツキ等により、リード底部が直接半田付用金属
と接触してしまう事がある。（Ｃ）図は、リード底部の
凹凸により、その一部が半田付金属と接触した事を示す
図である。これらの素子に前記のストレスを加えると、
接触面にクラックＣが入り、Ｐ−Ｎ接合特性を損なう事
がある。
【０００３】そこで本願出願人は上記の問題を改善する
ために先に図２の構造を提案した。この構造はショット
キバリアダイオードに適用した例を示すもので図中７は
モリブデン（Ｍｏ）等のショットキメタル、８はリード
線より軟らかく、且つ半田より高融点の金属層（Ａ１
等）で上記構造に於いて温度ストレスによる各材料の伸
縮を半田で吸収していたのに対し、この構造は金属層８
を設ける事により、半田の代替をさせるところにある。
ために先に図２の構造を提案した。この構造はショット
キバリアダイオードに適用した例を示すもので図中７は
モリブデン（Ｍｏ）等のショットキメタル、８はリード
線より軟らかく、且つ半田より高融点の金属層（Ａ１
等）で上記構造に於いて温度ストレスによる各材料の伸
縮を半田で吸収していたのに対し、この構造は金属層８
を設ける事により、半田の代替をさせるところにある。
【０００４】
【従来技術の問題点】この構造のものは、Ａ１が半田の
代替となり、極めて高い温度ストレスに対する信頼性を
得る事が確認されているが、チップ表面にＡ１が露出す
る為、耐湿性が劣る欠点がある。この理由は、パッケー
ジ内部には塩素系物質が存在しており、パッケージ内に
進入してきた水分を吸収し、それが溶液となってＡ１を
腐食し、絶縁膜３にＡ１が流れ出る。Ａ１の腐食が発生
した場合、絶縁膜にＡ１が流れ出してしまい、絶縁膜上
を電流が流れやすくなり信頼性に問題がある。
代替となり、極めて高い温度ストレスに対する信頼性を
得る事が確認されているが、チップ表面にＡ１が露出す
る為、耐湿性が劣る欠点がある。この理由は、パッケー
ジ内部には塩素系物質が存在しており、パッケージ内に
進入してきた水分を吸収し、それが溶液となってＡ１を
腐食し、絶縁膜３にＡ１が流れ出る。Ａ１の腐食が発生
した場合、絶縁膜にＡ１が流れ出してしまい、絶縁膜上
を電流が流れやすくなり信頼性に問題がある。
【０００５】
【考案の目的】本考案は、チップの両端を半田付するダ
イオードに於いて、温度ストレス耐量及び耐湿性の耐量
を向上せしめる構造を供することを目的とする。
イオードに於いて、温度ストレス耐量及び耐湿性の耐量
を向上せしめる構造を供することを目的とする。
【０００６】
【実施例】図３は本考案の一実施例構造を示す断面図で
ＰＮ接合型半導体装置の例を示す。本考案は温度ストレ
スを吸収するＡ１等の金属層８の端部周囲を絶縁層９で
覆うことにより該金属層の表面露出部を防ぐようにした
ものである。このように構成すれば、絶縁層９でＡ１を
コートカバーする事で塩素系物質の付着が防げられＡ１
の腐食が防止される。因みにこの構造の製法について説
明すると、先ずシリコン基板１の全面に絶縁膜３（Ｓｉ
Ｏ２膜、ＰＳＧ膜）を形成しエッチングを行なう。次い
で、全面に蒸着で膜厚３μｍのＡ１膜８を形成し、エッ
チング後基板を４５０〜５００℃、Ｎ２雰囲気中で１５
分程度アニールする。さらに、全面に絶縁膜９（ＰＳＧ
膜）を形成、エツチングしＡ１をコートカバーする。最
後に、半田との接触を容易にするため蒸着で膜厚４５０
０〜５０００ÅのＣｒ−Ｎｉ膜４を形成し、その後半田
付を行う。
ＰＮ接合型半導体装置の例を示す。本考案は温度ストレ
スを吸収するＡ１等の金属層８の端部周囲を絶縁層９で
覆うことにより該金属層の表面露出部を防ぐようにした
ものである。このように構成すれば、絶縁層９でＡ１を
コートカバーする事で塩素系物質の付着が防げられＡ１
の腐食が防止される。因みにこの構造の製法について説
明すると、先ずシリコン基板１の全面に絶縁膜３（Ｓｉ
Ｏ２膜、ＰＳＧ膜）を形成しエッチングを行なう。次い
で、全面に蒸着で膜厚３μｍのＡ１膜８を形成し、エッ
チング後基板を４５０〜５００℃、Ｎ２雰囲気中で１５
分程度アニールする。さらに、全面に絶縁膜９（ＰＳＧ
膜）を形成、エツチングしＡ１をコートカバーする。最
後に、半田との接触を容易にするため蒸着で膜厚４５０
０〜５０００ÅのＣｒ−Ｎｉ膜４を形成し、その後半田
付を行う。
【０００７】図４は本考案の他の実施例構造でショット
キバリア型半導体装置に適用した例を示す。
キバリア型半導体装置に適用した例を示す。
【０００８】
【考案の効果】本考案の半導体装置によればＡ１を形成
したのち、絶縁膜でＡ１をコートカバーする事でアフタ
ーコロージョンが防止され、したがって信頼性の向上に
効果がある。
したのち、絶縁膜でＡ１をコートカバーする事でアフタ
ーコロージョンが防止され、したがって信頼性の向上に
効果がある。
【図１】従来装置の構造図
【図２】従来装置の構造図
【図３】本考案の一実施例構造を示す断面図
【図４】本考案装置の他の実施例構造図
１ 半導体基板 ２ Ｐ型領域 ３ 酸化膜 ４ 半田付用金属（オーミックメタル） ５ 半田 ６ リード線 ７ ショットキメタル（Ｍｏ） ８ 金属層（Ａ１） ９ 絶縁層
Claims (1)
- 【請求項１】 ショットキ接合又はＰＮ接合を備えた半
導体基体の電極部とリード線もしくは接続子を半田を介
して接続するようにした半導体装置において、前記電極
部とリード線もしくは接続子の間に前記リード線もしく
は接続子の材質より軟らかく且つ前記半田より高融点を
もつ金属層を設けると共に前記金属層の端部に跨って絶
縁層を設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3833091U JP2527630Y2 (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3833091U JP2527630Y2 (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137042U JPH04137042U (ja) | 1992-12-21 |
| JP2527630Y2 true JP2527630Y2 (ja) | 1997-03-05 |
Family
ID=31919884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3833091U Expired - Fee Related JP2527630Y2 (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527630Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286197A (ja) * | 2004-03-30 | 2005-10-13 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
| US9202935B2 (en) * | 2013-10-01 | 2015-12-01 | Vishay General Semiconductor Llc | Zener diode haviing a polysilicon layer for improved reverse surge capability and decreased leakage current |
-
1991
- 1991-03-05 JP JP3833091U patent/JP2527630Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04137042U (ja) | 1992-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8916871B2 (en) | Bondable top metal contacts for gallium nitride power devices | |
| KR930006850B1 (ko) | 반도체장치의 제조방법 | |
| JPH10242383A (ja) | 半導体装置 | |
| JPH0439956A (ja) | 半導体装置およびその製造方法 | |
| JP2527630Y2 (ja) | 半導体装置 | |
| JPS6156608B2 (ja) | ||
| JP2005019798A (ja) | モールド型半導体装置及びその製造方法 | |
| JP2000323647A (ja) | モジュール型半導体装置及びその製造方法 | |
| JPH0470793B2 (ja) | ||
| JP2007514312A (ja) | 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品 | |
| EP0405501B1 (en) | Semiconductor device | |
| JPH03177069A (ja) | ショットキー・バリア・ダイオード | |
| JPH05218454A (ja) | 半導体装置 | |
| RU180907U1 (ru) | Биполярный транзистор | |
| JPH0546978B2 (ja) | ||
| US4271584A (en) | Method of attaching LED chip to a header | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPS60103651A (ja) | 半導体装置 | |
| JPS63240054A (ja) | 半導体装置 | |
| JPS607386B2 (ja) | 半導体装置 | |
| JPS6367751A (ja) | 半導体装置 | |
| JP2000138333A (ja) | モジュール型半導体装置 | |
| JPS6325739Y2 (ja) | ||
| JPH0864799A (ja) | 半導体チップおよびそれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |