JP2517402B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2517402B2 JP2517402B2 JP1188438A JP18843889A JP2517402B2 JP 2517402 B2 JP2517402 B2 JP 2517402B2 JP 1188438 A JP1188438 A JP 1188438A JP 18843889 A JP18843889 A JP 18843889A JP 2517402 B2 JP2517402 B2 JP 2517402B2
- Authority
- JP
- Japan
- Prior art keywords
- base film
- semiconductor device
- semiconductor element
- conductor circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置に関し、特に実装した半導体素子
をバンプを介して外部と接続するようにした半導体装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which mounted semiconductor elements are connected to the outside via bumps.
（従来の技術） 所謂チップと呼ばれる半導体素子は、その近年におけ
る高集積比には目覚しいものがあるが、これを実際の電
子機器の部品とするためには接続端子を有するパッケー
ジ等の装置として構成する必要がある。また、これらの
半導体素子の中には、その作動中に多大な発熱をするも
のがあり、この熱による物理的影響は上記の装置を構成
する上で大きな制限の原因となっているものである。(Prior Art) A semiconductor element called a chip has a remarkable high integration ratio in recent years, but in order to use it as a component of an actual electronic device, it is configured as a device such as a package having a connection terminal. There is a need to. Further, some of these semiconductor elements generate a great amount of heat during their operation, and the physical influence of this heat causes a great limitation in constructing the above device. .
このような半導体素子を有する従来の装置としては、
例えば第４図に示したようなセラミックパッケージが知
られている。このセラミックパッケージは、半導体素子
の発熱による物理的影響、特に熱膨張率の差による悪影
響を避けるために、半導体素子の全体を熱膨張率の小さ
いセラミックケースによって包み込んだものであり、熱
による悪影響は非常に小さくなっているものである。と
ころが、セラミックにより半導体素子を包み込むケース
を形成することはそれ程容易なことではなく、またでき
上ったセラミックケースは非常に高価なものであって、
これを使用して製品化するには問題がある。しかも、装
置全体としてみた場合には、どうしても大型化せざるを
得ず、小形化の要求には答えられないものである。As a conventional device having such a semiconductor element,
For example, a ceramic package as shown in FIG. 4 is known. This ceramic package encloses the entire semiconductor element in a ceramic case with a small coefficient of thermal expansion in order to avoid the physical effect of heat generation of the semiconductor element, especially the adverse effect of the difference in coefficient of thermal expansion. It is very small. However, it is not so easy to form a case that wraps a semiconductor element with ceramics, and the completed ceramic case is very expensive.
There is a problem in commercializing using this. Moreover, in the case of the entire apparatus, it is inevitable that the size of the apparatus is increased, and it is impossible to meet the demand for downsizing.
また、熱膨張率の小さいセラミックを使用する技術と
しては、第５図に示したようなものがある。すなわち、
この技術は、半導体素子を包み込んだケース（全体でフ
リップチップと呼ばれている）の外側に、半導体素子と
電気的に接続されているバンプを形成し、このバンプを
他のプリント配線板上の導体回路と接続するようにした
ものである。このような半導体装置は、他のプリント配
線板に対し小型化して表面実装できるという利点にある
が、前述した熱膨張のことを考慮すると、他のプリント
配線板は高価なセラミック基板としなければならないも
のである。Further, as a technique using ceramics having a small coefficient of thermal expansion, there is a technique as shown in FIG. That is,
In this technology, bumps that are electrically connected to the semiconductor element are formed on the outside of a case that encloses the semiconductor element (generally called a flip chip), and this bump is placed on another printed wiring board. It is designed to be connected to a conductor circuit. Such a semiconductor device has an advantage that it can be downsized and surface-mounted with respect to other printed wiring boards, but in consideration of the above-mentioned thermal expansion, other printed wiring boards must be expensive ceramic substrates. It is a thing.
さらに、第６図に示したように、タブと呼ばれる半導
体装置も提案されている。この半導体装置は、フレキシ
ブルなテープキャリアに導体回路を形成して、テープキ
ャリアに形成した開口に突出するフィンガーリードに対
して半導体素子を接続するようにしたものであり、接続
後は全体に樹脂等によるトランスファーモールドをしな
ければならないものである。この半導体装置は、熱によ
る悪影響が解避できしかもセラミックを使用しないので
それ自体は安価に製造できるものの、フィンガーリード
と半導体素子を接続する専用機が必要であり、またトラ
ンスファーモールド装置も必要となって、結果的には少
量多品種の半導体装置を製造する場合には高コストとな
らざるを得ないものである。Further, as shown in FIG. 6, a semiconductor device called a tab has been proposed. In this semiconductor device, a conductor circuit is formed on a flexible tape carrier, and a semiconductor element is connected to a finger lead protruding into an opening formed on the tape carrier. It is the one that must be transfer molded by. Although this semiconductor device can avoid the adverse effects of heat and does not use ceramics, it can be manufactured at low cost, but it requires a dedicated machine for connecting finger leads and semiconductor elements, and also requires a transfer molding device. As a result, high cost is inevitable when manufacturing a large number of semiconductor devices in small quantities.
いずれにしても、前述のような現在採用されている型
式の半導体装置等は、ある限られた目的を達成するには
十分であるものの、この種の半導体装置が少量多品種化
の傾向にある近年では一長一短のあるものとなっている
のである。In any case, although the semiconductor device of the type that is currently adopted as described above is sufficient to achieve a certain limited purpose, this type of semiconductor device tends to be in a small quantity and in a large variety. In recent years, it has advantages and disadvantages.
そこで、本発明者等は、この種の半導体装置に要求さ
れる各条件、すなわち、 半導体素子とこれを実装するプリント配線板との熱
膨張率の差から生じる応力を避けることができること 小型化できること 信頼性が高いこと 安価に提供できること の全てを満足するにはどうしたらよいかについて鋭意研
究をしてきた結果、本発明を完成したのである。Therefore, the inventors of the present invention can avoid the stresses caused by the respective conditions required for this type of semiconductor device, that is, the stress caused by the difference in the coefficient of thermal expansion between the semiconductor element and the printed wiring board on which the semiconductor element is mounted. The present invention has been completed as a result of earnest research on how to satisfy all requirements of high reliability and low cost.
（発明が解決しようとする課題） 本発明は以上のような経緯に基づいてなされたもの
で、その解決しようとする課題は、従来の半導体装置に
おけるコスト高である。(Problems to be Solved by the Invention) The present invention has been made based on the above-described background, and the problem to be solved is the high cost of the conventional semiconductor device.
そして本発明の目的とするとことは、十分な信頼性を
保持しながら、各部材の熱膨張率の差から生ずる応力を
避けることができて、小型化が可能で面実装可能な半導
体装置を簡単な構成によって安価に提供することにあ
る。The object of the present invention is to maintain a sufficient reliability while avoiding the stress caused by the difference in the coefficient of thermal expansion of each member, and to simplify the semiconductor device that can be miniaturized and surface-mounted. It is to provide it at a low price with a simple configuration.
（課題を解決するための手段） 以上の課題を解決するために本発明の採った手段は、
実施例において使用する符号を付して説明すると、 「所定の開口（12）（13）を有するフレキシブルなベー
スフィルム（11）と、このベースフィルム（11）の開口
（12）（13）を塞ぐように形成した導体回路（14）と、
この導体回路（14）の裏面であってベースフィルム（1
1）の開口（12）内に実装される半導体素子（20）と、
この半導体素子（20）をベースフィルム（11）の他の開
口（13）を通して導体回路（14）と接続するボンディン
グワイヤ（15）と、導体回路（14）上に形成したバンプ
（16）と、ベースフィルム（11）側に一体化されて少な
くとも半導体素子（20）及びボンディングワイヤ（15）
を覆うキャップ（18）とにより構成したことを特徴とす
る半導体装置（10）」 である。(Means for Solving the Problems) Means adopted by the present invention for solving the above problems are as follows.
The description will be given with the reference numerals used in the examples. “A flexible base film (11) having predetermined openings (12) and (13) and the openings (12) and (13) of the base film (11) are closed. A conductor circuit (14) formed as
This is the back side of the conductor circuit (14) and the base film (1
A semiconductor element (20) mounted in the opening (12) of 1),
A bonding wire (15) for connecting the semiconductor element (20) to the conductor circuit (14) through the other opening (13) of the base film (11); and a bump (16) formed on the conductor circuit (14), At least a semiconductor element (20) and a bonding wire (15) integrated with the base film (11) side
And a cap (18) for covering the semiconductor device (10) ".
すなわち、本発明に係る半導体装置（10）は、半導体
素子（20）が直接実装されるものとして、導体回路（1
4）を形成したフレキシブルなベースフィルム（11）を
採用したことにあり、このベースフィルム（11）上の導
体回路（14）と半導体素子（20）とをボンディングワイ
ヤ（15）によって接続したことにある。そして、この半
導体装置（10）は、そのベースフィルム（11）の外周に
一定の剛性を有するキャップ（18）を一体化することに
より、半導体装置（10）として必要な剛性を確保してお
り、ベースフィルム（11）の外側に位置する導体回路
（14）と一体的に形成した各バルブ（16）によって面実
装可能としたものである。That is, in the semiconductor device (10) according to the present invention, the semiconductor element (20) is directly mounted on the conductor circuit (1
4) The flexible base film (11) formed on the base film was adopted, and the conductor circuit (14) on the base film (11) and the semiconductor element (20) were connected by the bonding wire (15). is there. The semiconductor device (10) secures the rigidity required for the semiconductor device (10) by integrating a cap (18) having a certain rigidity on the outer periphery of the base film (11). The valve (16) integrally formed with the conductor circuit (14) located outside the base film (11) enables surface mounting.
（発明の作用） 以上のように構成した本発明に係る半導体装置（10）
は、次のような作用を有している。(Operation of the Invention) The semiconductor device (10) according to the present invention configured as described above.
Has the following actions.
まず、この半導体装置（10）においては、半導体装置
（20）がフレキシブルなベースフィルム（11）によって
支持されているため、半導体素子（20）が発熱したとし
ても、これによってベースフィルム（11）側に発生する
応力は、薄くてフレキシブルなベースフィルム（11）自
体により完全に吸収されて残留しない。従って、一般的
には、半導体素子（20）とこれを支持する基板との間の
熱膨張差を考慮して、その基板を半導体素子（20）の熱
膨張率と同じ程度のもの、例えばセラミック等の高価な
もので構成する必要があったのであるが、本発明におい
ては安価でかつ非常に薄く構成できるフレキシブルなベ
ースフィルム（11）を採用可能となっているのである。First, in this semiconductor device (10), since the semiconductor device (20) is supported by the flexible base film (11), even if the semiconductor element (20) generates heat, the base film (11) side The stress generated in the is completely absorbed by the thin and flexible base film (11) itself and does not remain. Therefore, in general, in consideration of the difference in thermal expansion between the semiconductor element (20) and a substrate supporting the semiconductor element (20), the substrate is made of one having a coefficient of thermal expansion similar to that of the semiconductor element (20), for example, a ceramic. Although it is necessary to use a flexible base film (11) which is inexpensive and can be made very thin, it is possible to adopt a flexible base film (11) in the present invention.
また、この半導体装置（10）においては、ベースフィ
ルム（11）上の導体回路（14）と半導体素子（20）とを
ボンディングワイヤ（15）によって接続しており、かつ
これらのボンディングワイヤ（15）及び半導体素子（2
0）をキャップ（18）によって形成される空間内に収納
したままの状態としてあるから、これによってもベース
フィルム（11）が熱膨張したとしても、各ボンディング
ワイヤ（15）自体がキャップ（18）内の空間内で自由に
伸展し得るものとなっている。従って、半導体素子（2
0）とベースフィルム（11）との熱膨張差による影響が
直接ボンディングワイヤ（15）に与えられることはな
く、その接続信頼性は常に保証されている。In this semiconductor device (10), the conductor circuit (14) on the base film (11) and the semiconductor element (20) are connected by a bonding wire (15), and these bonding wires (15) are connected. And semiconductor elements (2
0) is still stored in the space formed by the cap (18), even if the base film (11) thermally expands due to this as well, each bonding wire (15) itself has a cap (18). It can be freely extended in the inner space. Therefore, the semiconductor element (2
The bonding wire (15) is not directly influenced by the difference in thermal expansion between the base film (11) and the base film (11), and its connection reliability is always guaranteed.
さらに、この半導体装置（10）は、半導体素子（20）
を支持するための基板としてフレキシブルで薄いベース
フィルム（11）を採用しており、かつこのベースフィル
ム（11）の実装開口（12）内に半導体素子（20）を実装
するようにしているから、その全体構成が非常に薄いも
のとなっている。従って、この半導体素子（10）は、こ
の種の半導体装置として要求されている薄型化及び小型
化に十分対応できるものとなっている。Furthermore, this semiconductor device (10) includes a semiconductor element (20).
Since a flexible and thin base film (11) is adopted as a substrate for supporting the semiconductor substrate, and the semiconductor element (20) is mounted in the mounting opening (12) of the base film (11), The overall structure is very thin. Therefore, the semiconductor element (10) can sufficiently meet the demand for thinning and miniaturization required for this type of semiconductor device.
最後に、この半導体装置（10）は、その重要部分をキ
ャップ（18）によって覆蓋したものとしているので、従
来必要であったトランスファーモールドする必要が全く
なく、安価に製造可能となっているものである。そし
て、以下の実施例において説明するように、ベースフィ
ルム（11）に形成した各実装開口（12）及び接続開口
（13）の外側を導体回路（14）によって完全に覆うもの
としているので、キャップ（18）との作用とも合わせ
て、半導体装置（10）全体として十分な防湿性を有した
ものとなっているのである。Finally, since this semiconductor device (10) has its important part covered with the cap (18), it does not need to be transfer-molded, which was necessary in the past, and can be manufactured at low cost. is there. Then, as described in the following examples, the outside of each mounting opening (12) and connection opening (13) formed in the base film (11) is completely covered with the conductor circuit (14), so that the cap is formed. Together with the action with (18), the semiconductor device (10) as a whole has sufficient moisture resistance.
（実施例） 次に、本発明を、図面に示した実施例に係る半導体装
置（10）を参照して詳細に説明する。(Example) Next, the present invention will be described in detail with reference to a semiconductor device (10) according to an example shown in the drawings.
実施例１ 第１図には、本発明に係る半導体装置（10）の第一実
施例が示してあり、この半導体装置（10）はフレキシブ
ルなベースフィルム（11）に対して一個の半導体素子
（20）を実装した後、この半導体素子（20）をキャップ
（18）により封止したものである。Embodiment 1 FIG. 1 shows a first embodiment of a semiconductor device (10) according to the present invention. This semiconductor device (10) has one semiconductor element () on a flexible base film (11). After mounting 20), the semiconductor element (20) is sealed with a cap (18).
ベースフィルム（11）は、テープキャリア等と言われ
ているポリイミド樹脂等からなる十分薄いもの（本実施
例では50μｍ程度）であり、その所定位置には実装開口
（12）及び接続開口（13）がパンチング加工等によって
形成してある。実装開口（12）は半導体素子（20）が収
納される程度の大きさであり、また接続開口（13）は、
その開口部を塞いでいるところの導体回路（14）に対し
てボンディングワイヤ（15）による接続が可能な程度の
大きさのものである。The base film (11) is a sufficiently thin film (about 50 μm in this embodiment) made of polyimide resin or the like, which is said to be a tape carrier, and has a mounting opening (12) and a connection opening (13) at predetermined positions. Are formed by punching or the like. The mounting opening (12) is large enough to accommodate the semiconductor element (20), and the connection opening (13) is
The size is such that it can be connected by a bonding wire (15) to a conductor circuit (14) that closes the opening.
本実施例の半導体装置（10）におけるベースフィルム
（11）の外側には、第１図に示したように、35μｍ程度
の厚さの導体回路（14）がメッキ等によって一体的に形
成してある。この導体回路（14）は、少なくとも上述し
た実装開口（12）及び接続開口（13）を外側から覆うと
ともに、所定の配線パターンを形成するものであり、実
装開口（12）に対応する導体回路（14）の裏面には厚さ
400μｍ程度の半導体素子（20）が取付けられる。ま
た、この導体回路（14）の内の各接続開口（13）に対応
する内面側には、半導体素子（20）の接続端子に接続し
たボンディングワイヤ（15）の他端に接続してあり、こ
の導体回路（14）の外側にはバンプ（16）が形成してあ
る。本実施例におけるバンプ（16）は、ハンダによって
50μｍ程度の高さに形成したものであり、このバンプ
（16）を利用して当該半導体装置（10）を他のプリント
配線板等に接続するものである。As shown in FIG. 1, a conductor circuit (14) having a thickness of about 35 μm is integrally formed on the outside of the base film (11) in the semiconductor device (10) of this embodiment by plating or the like. is there. The conductor circuit (14) covers at least the mounting opening (12) and the connection opening (13) described above from the outside and forms a predetermined wiring pattern, and a conductor circuit (corresponding to the mounting opening (12) ( 14) thickness on the back
A semiconductor element (20) of about 400 μm is attached. Further, the inner surface side of the conductor circuit (14) corresponding to each connection opening (13) is connected to the other end of the bonding wire (15) connected to the connection terminal of the semiconductor element (20), Bumps (16) are formed on the outside of the conductor circuit (14). The bumps (16) in this embodiment are made by soldering.
The bumps (16) are used to connect the semiconductor device (10) to another printed wiring board or the like.
そして、以上のように半導体素子（20）を実装したベ
ースフィルム（11）に対しては、少なくとも半導体素子
（20）及びこれを導体回路（14）に接続するボンディン
グワイヤ（15）を包み込む状態で厚さ100μｍ程度のキ
ャップ（18）が接着等の手段によって一体化してある。
なお、本実施例においては、ベースフィルム（11）上に
キャップ（18）の内形成と一致する支持枠体（17）が固
定してあり、この支持枠体（17）に対してキャップ（1
8）が嵌合固定してある。勿論、キャップ（18）等にベ
ースフィルム（11）の端部を固定できるものを構成すれ
ば、この支持枠体（17）は不要のものである。このキャ
ップ（18）は、半導体装置（10）の概略形状を形成する
ものであり、その内面が半導体素子（20）及びボンディ
ングワイヤ（15）の上端から所定の寸法（本実施例にお
いては約200μｍ程度）離れる程度の大きさのものとし
て形成してある。Then, with respect to the base film (11) on which the semiconductor element (20) is mounted as described above, at least the semiconductor element (20) and the bonding wire (15) connecting the same to the conductor circuit (14) are wrapped. A cap (18) having a thickness of about 100 μm is integrated by means such as adhesion.
In this example, a support frame (17) corresponding to the inner formation of the cap (18) is fixed on the base film (11), and the cap (1) is fixed to the support frame (17).
8) is fitted and fixed. Of course, if the cap (18) or the like is configured so that the end of the base film (11) can be fixed, the support frame (17) is unnecessary. The cap (18) forms a schematic shape of the semiconductor device (10), and its inner surface has a predetermined size (about 200 μm in this embodiment) from the upper ends of the semiconductor element (20) and the bonding wire (15). It is formed as a size that is separated from each other.
実施例２ 第２図及び第３図には本発明の第二実施例に係る半導
体装置（10）の断面図が示してあり、この半導体装置
（10）においては二個の半導体素子（20）が実装してあ
る。これに従って、この第二実施例に係る半導体装置
（10）は、次の点で第一実施例のそれと異なっており、
その他の構成は第一実施例に係る半導体装置（10）と実
質的に同一である。Embodiment 2 FIGS. 2 and 3 show sectional views of a semiconductor device (10) according to a second embodiment of the present invention. In this semiconductor device (10), two semiconductor elements (20) are provided. Has been implemented. Accordingly, the semiconductor device (10) according to the second embodiment differs from that of the first embodiment in the following points,
The other structure is substantially the same as that of the semiconductor device (10) according to the first embodiment.
すなわち、この第二実施例における半導体装置（10）
の、第一実施例のそれと異なる点は、まずベースフィル
ム（11）の内外両面に導体回路（14）が形成してあるこ
とである。そして、ベースフィルム（11）の両側に位置
する各導体回路（14）は、接続開口（13）内に形成した
接続導体層（19）によって電気的に接続してある。これ
により、各ボンディングワイヤ（15）を接続開口（13）
を通して接続する必要がなくなっており、各ボンディン
グワイヤ（15）の先端は、接続開口（13）を通らずに直
接導体回路（14）に接続してある。That is, the semiconductor device (10) according to the second embodiment.
What is different from that of the first embodiment is that the conductor circuits (14) are first formed on both inner and outer surfaces of the base film (11). The conductor circuits (14) located on both sides of the base film (11) are electrically connected by the connection conductor layers (19) formed in the connection openings (13). As a result, each bonding wire (15) is connected to the connection opening (13).
It is no longer necessary to connect through through, and the tip of each bonding wire (15) is directly connected to the conductor circuit (14) without passing through the connection opening (13).
また、この実施例における各バンプ（16）はニッケル
メッキにより形成したものであり、これにより、第３図
に示したように、当該半導体装置（10）を他のプリント
配線板等に対してハンダ接続した場合、その各バンプ
（16）の高さの変化がないものとなっている。すなわ
ち、各バンプ（16）はニッケルによって形成してあるか
ら、ハンダの溶融温度程度ではこれら各バンプ（16）は
溶融しないものであり、当該半導体装置（10）と他のプ
リント配線板とをハンダにより接続した場合、各バンプ
（16）が溶融しないでその初期の高さを維持するのであ
る。Further, each bump (16) in this embodiment is formed by nickel plating, so that the semiconductor device (10) is soldered to another printed wiring board or the like as shown in FIG. When connected, there is no change in the height of each bump (16). That is, since the bumps (16) are made of nickel, the bumps (16) do not melt at about the melting temperature of the solder, and the semiconductor device (10) and another printed wiring board are soldered together. When they are connected by, each bump (16) maintains its initial height without melting.
（発明の効果） 以上詳述した通り、本発明においては、上記各実施例
にて例示した如く、 「所定の開口（12）（13）を有するフレキシブルなベー
スフィルム（11）と、このベースフィルム（11）の開口
（12）（13）を塞ぐように形成した導体回路（14）と、
この導体回路（14）の裏面であってベースフィルム（1
1）の開口（12）内に実装される半導体装置（20）と、
この半導体装置（20）をベースフィルム（11）の他の開
口（13）を通して導体回路（14）と接続するボンディン
グワイヤ（15）と、導体回路（14）上に形成したバンプ
（16）と、ベースフィルム（11）側に一体化されて少な
くとも半導体素子（20）及びボンディングワイヤ（15）
を覆うキャップ（18）とにより構成したこと」 にその構成上の特徴があり、これにより、十分な信頼性
を保持しながら、各部材の熱膨張率の差から生ずる応力
を避けることができて、小型化が可能で画実装可能な半
導体装置（10）を簡単な構成によって安価な提供をする
ことができるのである。(Effects of the Invention) As described in detail above, in the present invention, as illustrated in each of the above embodiments, "a flexible base film (11) having predetermined openings (12) (13), and this base film" A conductor circuit (14) formed so as to close the openings (12) and (13) of (11),
This is the back side of the conductor circuit (14) and the base film (1
A semiconductor device (20) mounted in the opening (12) of 1);
A bonding wire (15) for connecting the semiconductor device (20) to the conductor circuit (14) through the other opening (13) of the base film (11); and a bump (16) formed on the conductor circuit (14), At least a semiconductor element (20) and a bonding wire (15) integrated with the base film (11) side
It is composed of a cap (18) for covering the above ". This has the characteristic of being able to avoid the stress caused by the difference in the coefficient of thermal expansion of each member while maintaining sufficient reliability. The semiconductor device (10) that can be miniaturized and can be image-mounted can be provided at low cost with a simple configuration.
すなわち、本発明に係る半導体装置（10）によれば、
半導体素子（20）を実装するための基板としてフレキシ
ブルなベースフィルム（11）を採用するとともに、この
ベースフィルム（11）の導体回路（14）と半導体素子
（20）とをボンディングワイヤ（15）によって接続した
ままの状態にしてあるから、半導体素子（20）とベース
フィルム（11）との熱膨張差によって生ずる応力をベー
スフィルム（11）自体が確実に吸収するため、ベースフ
ィルム（11）内に応力が残留することはなく、半導体装
置（10）全体として亀裂が生じたり部分的に剥離したり
することは全くないのである。（条件の満足）また、
この半導体装置（10）においては、ベースフィルム（1
1）の実装開口（12）及び接続開口（13）を導体回路（1
4）によって完全に密閉するとともに、重要な部分であ
る半導体素子（20）及びボンディングワイヤ（15）をキ
ャップ（18）によって完全に覆蓋するようにしたから、
半導体装置（10）全体としてみた場合、防湿等の信頼性
が確保されている。（条件の満足） また、本発明に係る半導体装置（10）によれば、半導
体素子（20）を実装すべき基板としてベースフィルム
（11）を採用しているから、半導体装置（10）全体を小
型化できることは勿論のこと（条件の満足）、各部材
の熱膨張率の差を考慮する必要のない構造であるから、
ベースフィルム（11）及びキャップ（18）を安価な材料
によって構成することができ、これにより半導体装置
（10）全体として安価に仕上げることができるのである
（条件の満足）That is, according to the semiconductor device (10) of the present invention,
A flexible base film (11) is adopted as a substrate for mounting the semiconductor element (20), and the conductor circuit (14) of the base film (11) and the semiconductor element (20) are bonded by a bonding wire (15). Since the connection is maintained, the base film (11) itself surely absorbs the stress caused by the difference in thermal expansion between the semiconductor element (20) and the base film (11). No stress remains, and the semiconductor device (10) as a whole has no cracks or partial peeling. (Satisfaction of the condition)
In this semiconductor device (10), the base film (1
1) The mounting opening (12) and the connection opening (13) for the conductor circuit (1
Since it is completely sealed by 4), and the semiconductor element (20) and the bonding wire (15) which are important parts are completely covered by the cap (18),
When viewed as a semiconductor device (10) as a whole, reliability such as moisture resistance is secured. (Satisfaction of Conditions) Further, according to the semiconductor device (10) of the present invention, since the base film (11) is adopted as the substrate on which the semiconductor element (20) is mounted, the entire semiconductor device (10) is Not only can it be made smaller (satisfaction of the conditions), but it is a structure that does not need to consider the difference in the coefficient of thermal expansion of each member,
The base film (11) and the cap (18) can be made of an inexpensive material, so that the semiconductor device (10) as a whole can be finished at a low cost (satisfaction of the conditions).
第１図は本発明に係る半導体装置を示す拡大断面図、第
２図は他の半導体装置を示す拡大断面図、第３図は第２
図に示した半導体装置を他のプリント配線板上にハンダ
接続したときの状態を示す部分断面図、第４図は従来の
セラミックパッケージの断面図、第５図は従来のフリッ
プチップをプリント配線板に接続する状態を示した部分
断面図、第６図は従来の所謂タブ型式の実装形態を示す
部分拡大断面図である。 符号の説明 10…半導体装置、11…ベースフィルム、12…実装開口、
13…接続開口、14…導体回路、15…ボンディングワイ
ヤ、16…バンプ、17…支持枠体、18…キャップ、19…接
続導体層、20…半導体素子。FIG. 1 is an enlarged sectional view showing a semiconductor device according to the present invention, FIG. 2 is an enlarged sectional view showing another semiconductor device, and FIG.
FIG. 4 is a partial cross-sectional view showing a state in which the semiconductor device shown in the figure is soldered to another printed wiring board, FIG. 4 is a sectional view of a conventional ceramic package, and FIG. 5 is a conventional flip-chip printed wiring board. FIG. 6 is a partially enlarged cross-sectional view showing a conventional so-called tab type mounting mode, showing a state of connection to the. Explanation of reference numerals 10 ... Semiconductor device, 11 ... Base film, 12 ... Mounting opening,
13 ... Connection opening, 14 ... Conductor circuit, 15 ... Bonding wire, 16 ... Bump, 17 ... Support frame, 18 ... Cap, 19 ... Connection conductor layer, 20 ... Semiconductor element.
フロントページの続き (72)発明者 鈴木 芳英 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (56)参考文献 特開 昭63−221093（ＪＰ，Ａ) 特開 昭59−84453（ＪＰ，Ａ) 特開 平３−295263（ＪＰ，Ａ) 特開 昭63−280477（ＪＰ，Ａ)Front Page Continuation (72) Inventor Yoshihide Suzuki 300 Aoyagi-cho, Ogaki-shi, Gifu Ibiden Co., Ltd. Aoyagi Plant (56) References JP 63-221093 (JP, A) JP 59-84453 (JP, A) JP-A-3-295263 (JP, A) JP-A-63-280477 (JP, A)
Claims (1)
フィルムと、このベースフィルムの開口を塞ぐように形
成した導体回路と、この導体回路の裏面であって前記ベ
ースフィルムの開口内に実装される半導体素子と、この
半導体素子を前記ベースフィルムの他の開口を通して前
記導体回路と接続するボンディングワイヤと、前記導体
回路上に形成したバンプと、前記ベースフィルム側に一
体化されて少なくとも前記半導体素子及びボンディング
ワイヤを覆うキャップとにより構成したことを特徴とす
る半導体装置。1. A flexible base film having a predetermined opening, a conductor circuit formed so as to close the opening of the base film, and a semiconductor mounted on the back surface of the conductor circuit in the opening of the base film. An element, a bonding wire for connecting the semiconductor element to the conductor circuit through another opening in the base film, a bump formed on the conductor circuit, and at least the semiconductor element and the bonding integrated on the base film side. A semiconductor device comprising a wire covering cap.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188438A JP2517402B2 (en) | 1989-07-20 | 1989-07-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188438A JP2517402B2 (en) | 1989-07-20 | 1989-07-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0352258A JPH0352258A (en) | 1991-03-06 |
| JP2517402B2 true JP2517402B2 (en) | 1996-07-24 |
Family
ID=16223682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1188438A Expired - Lifetime JP2517402B2 (en) | 1989-07-20 | 1989-07-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517402B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288424A (en) * | 1995-04-18 | 1996-11-01 | Nec Corp | Semiconductor device |
-
1989
- 1989-07-20 JP JP1188438A patent/JP2517402B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0352258A (en) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6818976B2 (en) | Bumped chip carrier package using lead frame | |
| JP3546131B2 (en) | Semiconductor chip package | |
| US6083776A (en) | Molded lead frame ball grid array | |
| JPH1140694A (en) | Semiconductor package, and semiconductor device and their manufacture | |
| US20050142691A1 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| US6261869B1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| JP3061059B2 (en) | IC package | |
| JP2517402B2 (en) | Semiconductor device | |
| JP3569585B2 (en) | Semiconductor device | |
| JPH06295935A (en) | Semiconductor package | |
| JPH0864635A (en) | Semiconductor device | |
| US5982026A (en) | Inexpensive resin molded semiconductor device | |
| JP3332555B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3686047B2 (en) | Manufacturing method of semiconductor device | |
| JPH10116936A (en) | Semiconductor package | |
| JP2696122B2 (en) | Semiconductor device | |
| JP3545171B2 (en) | Semiconductor device | |
| JPH11260850A (en) | Semiconductor device and its manufacture | |
| JP2712967B2 (en) | Semiconductor device | |
| JP4260766B2 (en) | Semiconductor device | |
| KR100195507B1 (en) | Slim type semiconductor chip package device | |
| JPH11135669A (en) | Csp-type semiconductor device | |
| JP2568057B2 (en) | Integrated circuit device | |
| JPH0442942Y2 (en) | ||
| JP2542227B2 (en) | Hybrid IC board device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 14 |