JPH06295935A - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JPH06295935A
JPH06295935A JP8079393A JP8079393A JPH06295935A JP H06295935 A JPH06295935 A JP H06295935A JP 8079393 A JP8079393 A JP 8079393A JP 8079393 A JP8079393 A JP 8079393A JP H06295935 A JPH06295935 A JP H06295935A
Authority
JP
Japan
Prior art keywords
film
film circuit
semiconductor chip
circuit
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8079393A
Other languages
Japanese (ja)
Inventor
Hideo Arima
英夫 有馬
Kenji Takeda
健二 武田
Ryohei Sato
了平 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8079393A priority Critical patent/JPH06295935A/en
Publication of JPH06295935A publication Critical patent/JPH06295935A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

PURPOSE:To realize a semiconductor package capable of simultaneously attaining high reliability, high density and low cost using film circuits. CONSTITUTION:The periphery of a film circuit is turned up along a side 4 into a dual film circuit structure so that a connecting terminal may be formed assuming one film circuit surface as the mounting surface of a semiconductor chip 1 (normally the Au bump 2 is plated on the surface) while an area arrayal connecting terminal distributed over the whole connecting surface assuming the other film circuit surface as the mounting surface of the other circuit substrate (normally the surface is provided with a solder bumps 6) may be formed. At this time, the connection of the semiconductor chip 1 with an inner lead is by a TAB, soldering, wire-bonding steps, especially in the wire-bonding step, a plurality of aperture parts are formed on a film package substrate so that the semiconductor chip 1 in facedown state may be wire-connected through the intermediary of the aperture parts. In such a constitution, the semiconductor package surface is coated with a resin 7 so as to seal the semiconductor chip 1 and the connecting terminal part.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体パッケージに係
り、特にフィルム状の回路を用いた半導体パッケージに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly to a semiconductor package using a film circuit.

【０００２】[0002]

【従来の技術】現在、半導体パッケージとしてはＰＧＡ
等のセラミツクパッケージ、ＱＦＰ等のモールドパッケ
ージ、さらにはＴＣＰ等の樹脂封止パッケージがある。
この中で、ＴＣＰは、フィルム状の回路を用いたＴＡＢ
技術によりパッケージを形成するものであり、パッケー
ジ形状に自由度があり、また低コストの点でメリットが
ある。このため、近年広く使われ出してきている。2. Description of the Related Art Currently, PGA is used as a semiconductor package.
And the like, molded packages such as QFP, and resin-sealed packages such as TCP.
Among them, TCP is a TAB that uses a film-like circuit.
Since the package is formed by technology, there are advantages in that there is flexibility in the package shape and that the cost is low. Therefore, it has been widely used in recent years.

【０００３】このＴＣＰの問題点は、（１）フィルム回
路は、殆どが１〜３層の回路になっており、複雑な回路
形成が難しい、（２）アウターリードの接続精度がイン
ナーリードの接続精度と比較して劣るため、アウターリ
ードピッチを広くする必要があるためパッケージが小形
にし難い、の２点である。The problems with this TCP are (1) film circuits are mostly composed of one to three layers, making it difficult to form complicated circuits. (2) Outer lead connection accuracy is inner lead connection It is inferior to the precision, and it is difficult to make the package small because the outer lead pitch needs to be widened.

【０００４】インナーリードは、金等のバンプを加熱・
圧着することにより、高密度接続が可能である。このよ
うに従来一般的に適用されている半導体パッケージにお
いては、低コストを維持しつつ、小形・高密度を満足す
ることが非常に困難な状況にある。The inner leads heat bumps such as gold.
By crimping, high-density connection is possible. As described above, it is very difficult to satisfy the small size and the high density while maintaining the low cost in the semiconductor package generally applied conventionally.

【０００５】なお、これらの技術に関連するものとして
例えば、マイクロエレクトロニクス・パッケージング・
ハンドブック、第409頁〜第424頁（ノーストランド・ラ
インホールド社、1989年出版）〔Ｒao Ｒ．Ｔummala，
Ｅugene Ｊ．Ｒymaszewski：Ｍicroelectronics Ｐacka
ging Ｈandbook：Ｖan Ｎostrand Ｒeinhold（1989）、
pp409〜424〕が挙げられる。Incidentally, as those related to these technologies, for example, microelectronic packaging,
Handbook, pages 409-424 (Nostrand Reinhold, 1989) [Rao R. et al. Tummala,
Eugene J. Rymaszewski: Microelectronics Packa
ging Handbook: Van Nostrand Reinhold (1989),
pp409-424].

【０００６】[0006]

【発明が解決しようとする課題】この様な状況下にあっ
て、半導体パッケージにおいて小形、高密度化、及び低
コスト化を同時に達成することが不可欠である。したが
って、本発明の目的はかかる従来の問題点を解消し、改
良された半導体パッケージを提供することにあり、さら
には、それを搭載したモジュール及び電子機器を提供す
ることにある。Under such circumstances, it is indispensable to simultaneously achieve miniaturization, high density and low cost in a semiconductor package. Therefore, an object of the present invention is to solve the conventional problems and provide an improved semiconductor package, and further to provide a module and an electronic device in which the semiconductor package is mounted.

【０００７】[0007]

【課題を解決するための手段】上記目的を達成するため
に、ＴＣＰの様なフィルム回路を用いる半導体パッケー
ジにおいて、フィルム状回路の異なる表面に、半導体チ
ップとの接続端子及びこのパッケージを他の回路基板に
搭載する際の接続端子とをそれぞれ形成し、そのフィル
ム状回路の周辺部を折り曲げ辺に沿って折り曲げ、その
折り曲げた周辺部を同一平面上に集合して２重フィルム
回路構造とし、その一方のフィルム回路の表面を半導体
チップ搭載面とすると共に、他方のフィルム回路の表面
を外部の配線基板への搭載面とする。In order to achieve the above object, in a semiconductor package using a film circuit such as TCP, a connection terminal with a semiconductor chip and this package are connected to other circuits on different surfaces of the film circuit. Connection terminals for mounting on a substrate are respectively formed, the peripheral portion of the film-like circuit is bent along the bending side, and the bent peripheral portions are gathered on the same plane to form a double film circuit structure. The surface of one film circuit is used as a semiconductor chip mounting surface, and the surface of the other film circuit is used as a mounting surface on an external wiring board.

【０００８】半導体チップは、この２重フィルム回路構
造の何れか一方の面に搭載する。すなわち、周辺部を折
り曲げて同一平面上に集合して構成したフィルム回路上
でも、逆に折り曲げていないフィルム回路の主面上に搭
載することもできる。The semiconductor chip is mounted on either side of this double film circuit structure. That is, it can be mounted on a film circuit formed by bending the peripheral portion and gathering on the same plane, or on the main surface of the film circuit which is not bent in the opposite direction.

【０００９】また、フィルム回路上の半導体チップ搭載
部、外部の配線基板への搭載面のいずれに設ける接続端
子も、エリアアレイ状に分布した接続端子の構造とする
ことができる。エリアアレイ状接続端子構造とすること
により、半導体チップをパッケージへ搭載接続する時及
びパッケージを外部配線基板へ搭載接続する時のいずれ
の場合もフェースダウン状態で容易に接続でき、パッケ
ージの小形化を促進する上で有効となる。Further, the connection terminals provided either on the semiconductor chip mounting portion on the film circuit or on the mounting surface on the external wiring board can have a structure of connection terminals distributed in an area array. The area array connection terminal structure facilitates face-down connection in both cases of mounting and connecting the semiconductor chip to the package and connecting and mounting the package to the external wiring board, thus reducing the size of the package. It is effective in promoting.

【００１０】また、インナリードの接続方法として、Ｔ
ＡＢ以外にワイヤーボンディングを用いることも可能で
ある。この場合には、半導体チップ周縁の接続パッド
を、その搭載面下周縁に配設した複数の開口部を介して
背面のフィルム回路上の端子にワイヤボンディングによ
り電気的に接続すると共に、半導体チップ主面の接続パ
ッドをはんだバンプを介してフィルム回路上の端子にフ
ェースダウン状態で接続して半導体チップを固定、保持
する構成とした。As a method of connecting the inner leads, T
It is also possible to use wire bonding other than AB. In this case, the connection pads on the periphery of the semiconductor chip are electrically connected to the terminals on the film circuit on the rear surface by wire bonding through a plurality of openings provided on the lower edge of the mounting surface, and the semiconductor chip main The connection pads on the surface are connected face-down to the terminals on the film circuit via solder bumps to fix and hold the semiconductor chip.

【００１１】なお、本発明の代表的な目的達成手段につ
いて具体的に例示すると以下の通りである。すなわち、
上記目的は、配線部を内蔵する絶縁フィルム回路の一部
を、折り曲げ辺に沿って折り曲げて２重フィルム回路構
成とし、一方のフィルム回路表面を半導体チップの搭載
面として接続端子を、他方のフィルム回路表面を他の回
路基板への搭載面としてその主面にエリアアレイ状に分
布した接続端子を、それぞれ前記絶縁フィルム回路の配
線部に接続して形成したフィルムパッケージ基板と、前
記フィルムパッケージ基板の一方のフィルム回路表面に
搭載接続された半導体チップと、少なくとも前記半導体
チップの周辺、接続端子部及びフィルムパッケージ基板
の表面を被覆、封止した絶縁樹脂層とで構成して成る半
導体パッケージにより、達成される。The typical means for achieving the object of the present invention will be specifically exemplified as follows. That is,
The above-mentioned object is to fold a part of an insulating film circuit having a built-in wiring part along a fold side to form a double film circuit structure, wherein one film circuit surface is used as a mounting surface of a semiconductor chip and a connection terminal is used as the other film. A film package board formed by connecting connection terminals distributed in an area array on the main surface of the circuit surface as a mounting surface on another circuit board, and connecting the wiring terminals of the insulating film circuit, respectively, and the film package board. Achieved by a semiconductor package composed of a semiconductor chip mounted and connected on the surface of one film circuit, and an insulating resin layer that covers and seals at least the periphery of the semiconductor chip, the connection terminal portion and the surface of the film package substrate. To be done.

【００１２】そして好ましくは、上記配線部を内蔵する
絶縁フィルム回路周辺部の複数辺を、折り曲げ辺に沿っ
て折り曲げて同一平面内に集合させ一つのフィルム回路
面を形成することにより２重フィルム回路構成としたフ
ィルムパッケージ基板とすることである。Preferably, a plurality of sides of the insulating film circuit peripheral portion containing the wiring portion are bent along the bending sides and gathered in the same plane to form one film circuit surface, thereby forming a double film circuit. The film package substrate is configured.

【００１３】また、上記フィルムパッケージ基板の少な
くとも折り曲げられた２重フィルム回路の折り合わせ界
面に、補強板を介挿して強度を向上させることである。It is also desirable to insert a reinforcing plate at at least the folding interface of the folded double film circuit of the film package substrate to improve the strength.

【００１４】また、上記配線部を内蔵する絶縁フィルム
回路の四角を、折り曲げ辺に沿って折り曲げて同一平面
内に集合させ一つのフィルム回路面を形成することによ
り２重フィルム回路構成としたフィルムパッケージ基板
とすることである。Also, a film package having a double film circuit structure is formed by bending the squares of the insulating film circuit containing the above-mentioned wiring portion along the bending sides and gathering them in the same plane to form one film circuit surface. It is to be a substrate.

【００１５】さらにまた、上記配線部を内蔵する絶縁フ
ィルム回路を複数枚組み合わせて折り曲げ辺に沿って折
り曲げると共に、前記折り曲げ辺同志を近接させて同一
平面内に集合させ一つのフィルム回路面を形成すること
により２重フィルム回路構成としたフィルムパッケージ
基板とすることである。Furthermore, a plurality of insulating film circuits incorporating the above wiring portion are combined and bent along the bending side, and the bending sides are brought close to each other and gathered in the same plane to form one film circuit surface. In this way, a film package substrate having a double film circuit configuration is provided.

【００１６】[0016]

【作用】半導体パッケージのフィルム回路の周辺を折り
曲げて２重のフィルム回路構造とすることにより、パツ
ケージを小形化することができる。また、フィルム回路
も従来技術のままで、倍の高密度化を達成することがで
きる。The package can be miniaturized by bending the periphery of the film circuit of the semiconductor package to form a double film circuit structure. Further, the film circuit can be doubled in density with the conventional technology.

【００１７】このパッケージは、一方で半導体チップを
搭載接続し、他方で半導体チップを搭載したパッケージ
を他の配線基板へ搭載接続する必要がある。それを具体
化する上で、本発明の半導体パッケージを構成するフィ
ルムパッケージ基板は、その折り曲げて同一平面上に集
合させて一つのフィルム回路面を形成した一方の搭載面
と、折り曲げていないフィルム回路の主面で構成される
他方の搭載面との両面を有する。これら何れか一方の面
に半導体チップが搭載接続され、他方の面が完成した半
導体パッケージを他の配線基板へ搭載接続する際の接続
面となる。In this package, it is necessary to mount and connect a semiconductor chip on the one hand and mount and connect the package on which the semiconductor chip is mounted to another wiring board on the other hand. In embodying it, the film package substrate that constitutes the semiconductor package of the present invention includes a mounting surface on which one film circuit surface is formed by bending and gathering on the same plane, and a film circuit which is not bent. Of the main surface of the other side and the other mounting surface. A semiconductor chip is mounted and connected on one of these surfaces, and the other surface is a connection surface for mounting and connecting the completed semiconductor package to another wiring board.

【００１８】このフィルム回路と半導体チップの接続に
は、周知のＴＡＢのインナリード接続方式を適用するこ
とができる。アウターリードに相当する搭載基板との接
続は、パッケージを小形化しているため、従来と比較し
て難しくなる。しかし、従来の搭載基板との接続端子の
配置は一列であるが、これを接続全面に分散したエリア
アレイ状とすることにより、接続端子間隔を広げること
ができ、この結果従来と同等の接続技術で接続可能とな
る。インナリードの接続方法として、はんだバンプ接続
技術を適用することも可能である。A well-known TAB inner lead connection method can be applied to the connection between the film circuit and the semiconductor chip. Connection to the mounting substrate corresponding to the outer lead is more difficult than the conventional one because the package is downsized. However, although the connection terminals are arranged in a line in the conventional mounting board, the connection terminals can be widened by forming an area array pattern in which the connection terminals are distributed over the entire connection surface. You can connect with. As a method of connecting the inner leads, it is also possible to apply a solder bump connection technique.

【００１９】また、インナリードの接続方法として、フ
ィルム状回路に複数の開口部を形成し、そこを通してワ
イヤーボンディングで接続することができる。この方法
は、従来からあるワイヤボンディングの技術をそのまま
適用することができる。As a method of connecting the inner leads, it is possible to form a plurality of openings in the film-shaped circuit and connect them by wire bonding. In this method, the conventional wire bonding technique can be applied as it is.

【００２０】上記の方法はいずれも小形、高密度の半導
体パッケージを実現できる特徴を持つ他に次のような利
点がある。Each of the above methods has the following advantages in addition to the feature that a small-sized and high-density semiconductor package can be realized.

【００２１】（１）接続階層を一段階低減できる。つま
り、従来では半導体パッケージ上に半導体チップを搭載
する場合は、半導体チップ端子とフィルム回路との接続
及びフィルム回路とパッケージ基板の接続端子との接続
の２階層が必要であった。この方法では、半導体チップ
端子とフィルム回路との接続の１階層で済む。従って、
接続信頼性が向上する上、接続工程が低減されるため、
低コスト化、高信頼度化を達成できる。(1) The connection hierarchy can be reduced by one step. That is, conventionally, when mounting a semiconductor chip on a semiconductor package, two layers of connection between the semiconductor chip terminal and the film circuit and connection between the film circuit and the connection terminal of the package substrate are required. This method requires only one layer of connection between the semiconductor chip terminal and the film circuit. Therefore,
Since the connection reliability is improved and the connection process is reduced,
Low cost and high reliability can be achieved.

【００２２】（２）半導体チップをフェースダウン状態
でパッケージに搭載接続できるため、半導体チップの背
面に放熱フィンを取り付けることが容易になり、高発熱
の半導体チップの搭載が可能である。(2) Since the semiconductor chip can be mounted and connected to the package in a face-down state, it is easy to attach a heat radiation fin to the back surface of the semiconductor chip, and a semiconductor chip with high heat generation can be mounted.

【００２３】（３）フィルム回路の半導体チップ搭載部
にも他の回路や接続端子の形成が可能であり、そのため
回路の小型化ができる。(3) Other circuits and connection terminals can be formed in the semiconductor chip mounting portion of the film circuit, and therefore the circuit can be downsized.

【００２４】（４）搭載する半導体チップとして、その
接続端子の配置は、従来の様に周辺の場合も、エリアア
レイ状の場合も、さらにはランダムな配置の場合にも対
応できる。(4) As for the semiconductor chip to be mounted, the connection terminals can be arranged in the peripheral, area array, or even random arrangement as in the conventional case.

【００２５】また、上記の関係は、半導体チップ、また
は半導体パッケージを他の回路基板に搭載する場合に拡
張して応用することもできる。特に上記したワイヤボン
ディング方法、形態は、適用する回路の端子数、その密
度によっては、搭載基板との接続形態がエリアアレイで
なくても応用することは十分可能である。The above relationship can be extended and applied when a semiconductor chip or a semiconductor package is mounted on another circuit board. In particular, the wire bonding method and form described above can be sufficiently applied even if the connection form with the mounting substrate is not an area array, depending on the number of terminals of the circuit to be applied and the density thereof.

【００２６】[0026]

【実施例】以下、本発明の一実施例を図面にしたがって
具体的に説明する。 〈実施例１〉図１〜図４を用いて本発明半導体パッケー
ジの代表的な一例を説明する。図１は、半導体パッケー
ジ１００の断面図を、図２は、図１の底面Ｐ方向から見
た平面図を、それぞれ示す。半導体パッケージ１００に
組み込まれた半導体チップ１は、７．５ｍｍ角のＭＰＵ
（マイクロ・プロセッサ・ユニット）であり、２８８本
の端子をチップ周辺に配置してある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be specifically described below with reference to the drawings. <Embodiment 1> A typical example of the semiconductor package of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view of the semiconductor package 100, and FIG. 2 is a plan view of the semiconductor package 100 seen from the bottom surface P direction in FIG. The semiconductor chip 1 incorporated in the semiconductor package 100 is a 7.5 mm square MPU.
(Microprocessor unit), and 288 terminals are arranged around the chip.

【００２７】フィルムパッケージ基板１１０は、２４ｍ
ｍ角で構成され、図示のように２面のフィルム回路３、
５を有している。すなわち、後ほど図３、図４で詳述す
るように、フィルム回路１２０の周辺部四角が、折り曲
げ辺４に沿って折り曲げられてフィルム回路３を構成
し、折り曲げられない底面部がフィルム回路５を構成し
ている。The film package substrate 110 has a length of 24 m.
As shown in the drawing, the film circuit 3 has two sides, which is composed of m squares.
Have five. That is, as will be described later in detail with reference to FIGS. 3 and 4, the peripheral squares of the film circuit 120 are bent along the bending sides 4 to form the film circuit 3, and the bottom part that cannot be bent forms the film circuit 5. I am configuring.

【００２８】折り曲げられたフィルム回路３側には、そ
の端部に半導体接続端子８（後ほど図３、図４で詳述す
る）が、さらにその上に金バンプ２が設けられ、この金
バンプ２を介して半導体チップ１が搭載接続されてい
る。On the side of the bent film circuit 3, a semiconductor connection terminal 8 (which will be described later in detail with reference to FIGS. 3 and 4) is further provided at an end thereof, and a gold bump 2 is further provided thereon. The semiconductor chip 1 is mounted and connected via.

【００２９】一方、フィルム回路５側には、接続パッド
９（後ほど図３、図４で詳述する）を介して１．２７ｍ
ｍピッチ格子ではんだバンプ６が形成されている。この
はんだバンプ６は、半導体パッケージ１００を他の回路
基板に搭載接続するときに使用される。On the other hand, on the film circuit 5 side, 1.27 m via a connection pad 9 (which will be described later in detail with reference to FIGS. 3 and 4).
Solder bumps 6 are formed with an m pitch grid. The solder bumps 6 are used when the semiconductor package 100 is mounted and connected to another circuit board.

【００３０】また、半導体チップ１をフィルムパッケー
ジ基板１１０に搭載接続した後で、半導体チップ１とフ
ィルム回路３、５との接着、固定及び半導体チップ１の
封止を兼ねて樹脂７で接着、被覆している。After the semiconductor chip 1 is mounted and connected to the film package substrate 110, the semiconductor chip 1 is adhered and fixed to the film circuits 3 and 5 and also adhered and covered with the resin 7 for sealing the semiconductor chip 1. is doing.

【００３１】次に図３及び図４によりフィルムパッケー
ジ基板１１０を構成するフィルム回路１２０について詳
細に説明する。図３はフィルム回路１２０の四角を折り
曲げてフィルムパッケージ基板１１０とする前段のフィ
ルム回路の要部展開平面図を示したものである。なお、
フィルム回路３の端部に設けられた半導体接続用端子
（接続パッド）８上には金バンプ２が、またフィルム回
路５の主面に設けられた接続パッド９上には、はんだバ
ンブ６がそれぞれ形成されているが、この図ではいずれ
も省略されている。図４は、図３の縦断面を示した断面
図である。Next, the film circuit 120 constituting the film package substrate 110 will be described in detail with reference to FIGS. 3 and 4. FIG. 3 is a developed plan view of an essential part of a film circuit in the preceding stage where the square of the film circuit 120 is bent to form the film package substrate 110. In addition,
Gold bumps 2 are provided on the semiconductor connection terminals (connection pads) 8 provided at the ends of the film circuit 3, and solder bumps 6 are provided on the connection pads 9 provided on the main surface of the film circuit 5. Although formed, they are all omitted in this figure. FIG. 4 is a sectional view showing a vertical section of FIG.

【００３２】図示のように、フィルム回路１２０は、Ｔ
ＡＢテープと類似の構造を有しており、ポリイミド膜か
らなる絶縁フィルム１２１を２層（１２１ａ、１２１
ｂ）貼り合わせ、層間に銅フィルムから成る配線部１１
を配設している。配線部１１の一端は、半導体接続用端
子（接続パッド）８に、他端は接続パッド９にそれぞれ
接続され、しかもこれら配線部１１の間隔は、半導体接
続用端子８の間隔を接続パッド９で拡大し、パッケージ
を他の回路基板に搭載するときに実装し易いように構成
されている。そしてフィルム回路５上に設けられた接続
パッド９は、他の回路基板に接続するためにエリアアレ
イ状に形成されている。配線部１１と接続パッド９と
は、バイア配線１０により電気的に接続されている。As shown, the film circuit 120 has a T
It has a structure similar to the AB tape, and has two layers (121a, 121a) of an insulating film 121 made of a polyimide film.
b) Wiring part 11 made of a copper film between the laminated layers
Are installed. One end of the wiring portion 11 is connected to the semiconductor connection terminal (connection pad) 8 and the other end thereof is connected to the connection pad 9. Further, the distance between the wiring portions 11 is equal to the distance between the semiconductor connection terminals 8 by the connection pad 9. It is configured to be enlarged and easy to mount when mounting the package on another circuit board. The connection pads 9 provided on the film circuit 5 are formed in an area array for connecting to another circuit board. The wiring portion 11 and the connection pad 9 are electrically connected by the via wiring 10.

【００３３】このフィルム回路１２０を用いてフィルム
パッケージ基板１１０を形成し、さらに半導体チップ１
を搭載して半導体パッケージ１００を製造する手順につ
いて以下に説明する。A film package substrate 110 is formed by using the film circuit 120, and the semiconductor chip 1 is further formed.
The procedure for manufacturing the semiconductor package 100 by mounting the above will be described below.

【００３４】フィルム回路１２０の４片から成る周辺部
フィルム回路３は、半導体チップ搭載用の接続端子８を
外側にして、折り曲げ辺４に沿って折り曲げ、２重配線
構造のフィルム回路１２０を形成する。この折り曲げに
際しては、隣接する周辺部フィルム回路３同志を限りな
く接近させ、しかも互いに折り重ならないように折り曲
げる。The peripheral film circuit 3 consisting of four pieces of the film circuit 120 is bent along the bending side 4 with the connecting terminal 8 for mounting the semiconductor chip being on the outside to form the film circuit 120 having a double wiring structure. . At the time of this bending, the adjacent peripheral film circuits 3 are brought close to each other as much as possible, and are bent so as not to overlap each other.

【００３５】フィルム回路３上に設けられた半導体チッ
プ搭載用の接続端子８の表面には、金のバンプ２をめっ
きで形成する。この金バンプ２と半導体チップ１をＴＡ
Ｂ技術、つまり加熱と加圧によりフェースダウン状態で
接続する。次に、はんだバンプ形成用の接続パッド９上
にＳｎ／Ｐｂ系のはんだから成るはんだボールを接続し
て、はんだバンプ６を形成する。最後に、フィルム回路
５の平面を確保しながらフィルム回路３、５と半導体チ
ップ１を樹脂７で接着、被覆する。Gold bumps 2 are formed by plating on the surfaces of the connection terminals 8 for mounting semiconductor chips provided on the film circuit 3. TA to the gold bump 2 and the semiconductor chip 1
B technology, that is, connecting in a face-down state by heating and pressurizing. Next, solder balls made of Sn / Pb-based solder are connected to the connection pads 9 for forming solder bumps to form the solder bumps 6. Finally, the film circuits 3 and 5 and the semiconductor chip 1 are adhered and covered with the resin 7 while securing the plane of the film circuit 5.

【００３６】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１６ｍｍ、最長配線長は
２９ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。The average wiring length in the semiconductor package 100 manufactured as described above was about 16 mm, and the maximum wiring length was 29 mm. In addition, it was confirmed that the LSI mounted normally operates at a clock frequency of 200 MHz.

【００３７】〈実施例２〉この例は、実施例１と類似構
造であるが、フィルムパッケージ基板１１０を構成する
フイルム回路３の折り曲げ方向を逆方向としたもので、
折り曲げたフィルム回路３側にパッド９を、折り曲げな
いフイルム回路５側に半導体チップ１を搭載接続する接
続端子８を配設したものであり、以下、図５〜図７にし
たがって説明する。<Embodiment 2> This embodiment has a structure similar to that of Embodiment 1, except that the film circuit 3 constituting the film package substrate 110 is folded in the opposite direction.
Pads 9 are provided on the side of the bent film circuit 3 and connection terminals 8 for mounting and connecting the semiconductor chip 1 are provided on the side of the film circuit 5 which is not bent, which will be described below with reference to FIGS.

【００３８】図５は半導体パッケージ１００の断面図
を、図６にはそれを底面から見た平面図を示す。半導体
チップ１は、実施例１と同様に７．５ｍｍ角のＭＰＵで
あり、２８８本の端子をチップ周辺に配置してある。フ
ィルムパッケージ基板１１０は２４．５ｍｍ角であり、
２層のフィルム回路３、５でできている。フィルム回路
１２０の周辺部を、折り曲げ辺４に沿って折り曲げ、フ
ィルム回路３を形成している。FIG. 5 is a sectional view of the semiconductor package 100, and FIG. 6 is a plan view of the semiconductor package 100 seen from the bottom. The semiconductor chip 1 is a 7.5 mm square MPU as in the first embodiment, and 288 terminals are arranged around the chip. The film package substrate 110 is 24.5 mm square,
It is made up of two layers of film circuits 3, 5. The peripheral portion of the film circuit 120 is bent along the bending side 4 to form the film circuit 3.

【００３９】実施例１と構造的に大きく異なる点は、折
り曲げたフィルム回路３上に、他の回路基板に搭載接続
するためのはんだバンプ６が形成されている点であり、
実施例１とは逆の折り曲げ方をしている。これを説明す
る為に、適用したフィルム回路１２０の平面展開図を図
７に示す。なお、配線部１１は、基本的には実施例１の
図３と同様であるため、この図には記載していない。A structural difference from Example 1 is that solder bumps 6 for mounting and connecting to another circuit board are formed on the bent film circuit 3.
The bending method is the reverse of that of the first embodiment. In order to explain this, a plan development view of the applied film circuit 120 is shown in FIG. Since the wiring portion 11 is basically the same as that of FIG. 3 of the first embodiment, it is not shown in this figure.

【００４０】図７において、フィルム回路１２０の中央
には、開口部１３がある。その周辺には、半導体チップ
１と接続するための接続端子８が０．１ｍｍピッチで形
成してある。フィルム回路１２０の四角の周辺部フィル
ム回路３には、エリアアレイ状に他の回路基板に搭載接
続するためのパッド９を形成してある。このピッチは、
１．２７ｍｍ格子ピッチであり、配線部１１（図面省
略、図３参照）に接続された接続端子８の間隔を拡大し
ている。この周辺部フィルム回路３は、折り曲げ辺４に
沿って折り曲げて、接続端子９が外側になるようにして
フィルム回路５に重ねる。このとき、フィルム回路３、
５間には、補強板１２を挿入する。In FIG. 7, there is an opening 13 in the center of the film circuit 120. On the periphery thereof, connection terminals 8 for connecting to the semiconductor chip 1 are formed with a pitch of 0.1 mm. Pads 9 for mounting and connecting to another circuit board are formed in an area array on the film circuit 3 in the rectangular peripheral portion of the film circuit 120. This pitch is
The grid pitch is 1.27 mm, and the interval between the connection terminals 8 connected to the wiring portion 11 (not shown, see FIG. 3) is enlarged. The peripheral film circuit 3 is folded along the folding side 4 and is superposed on the film circuit 5 so that the connection terminals 9 are on the outside. At this time, the film circuit 3,
A reinforcing plate 12 is inserted between the five.

【００４１】半導体パッケージ１００の製造方法は、実
施例１とほぼ同様の手順で行われる。すなわち、フィル
ム回路１２０を図７に示したように開いた状態で、接続
端子８上に形成した金バンプ２に対して、半導体チップ
１をＴＡＢ技術で接続する。The method of manufacturing the semiconductor package 100 is carried out in substantially the same procedure as in the first embodiment. That is, with the film circuit 120 opened as shown in FIG. 7, the semiconductor chip 1 is connected to the gold bumps 2 formed on the connection terminals 8 by the TAB technique.

【００４２】次に、フィルム回路３の１．２７ｍｍピッ
チ格子で設けられた接続パッド９上に、はんだバンプ６
を形成し、フィルム回路内に樹脂とガラス繊維から成る
補強板１２を包む様にしてフィルム回路を接着固定し、
フィルムパッケージ１１０を形成する。Next, the solder bumps 6 are formed on the connection pads 9 provided on the 1.27 mm pitch grid of the film circuit 3.
Is formed, and the film circuit is adhered and fixed so that the reinforcing plate 12 made of resin and glass fiber is wrapped in the film circuit.
The film package 110 is formed.

【００４３】更に、半導体チップ１とフィルム回路３、
５との接着、固定及び半導体チップ１の封止を兼ねて樹
脂７で接着、被覆する。Further, the semiconductor chip 1 and the film circuit 3,
The resin 7 is adhered and covered for the purpose of adhering and fixing to the semiconductor chip 5 and sealing the semiconductor chip 1.

【００４４】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、実施例１と同じく約１６ｍ
ｍ、最長配線長は２９ｍｍであった。また、ＬＳＩを搭
載した状態でクロック周波数２００ＭＨｚで正常に動作
することを確認した。The average wiring length in the semiconductor package 100 manufactured as described above is about 16 m as in the first embodiment.
m, and the maximum wiring length was 29 mm. In addition, it was confirmed that the LSI mounted normally operates at a clock frequency of 200 MHz.

【００４５】〈実施例３〉この例は、図１に示した実施
例１のフィルムパッケージ基板１１０の構造を一部変形
したものであり、図５に示した実施例２と同様にフィル
ム回路３、５間に補強板１２を設けたことに特徴があ
る。以下、図８、図９にしたがって具体的に説明する。<Third Embodiment> In this embodiment, the structure of the film package substrate 110 of the first embodiment shown in FIG. 1 is partially modified, and the film circuit 3 is similar to the second embodiment shown in FIG. The feature is that the reinforcing plate 12 is provided between the five. Hereinafter, a specific description will be given with reference to FIGS. 8 and 9.

【００４６】図８は、半導体パッケージ１００の断面図
を示す。半導体チップ１は、実施例１と同様に７．５ｍ
ｍ角のＭＰＵであり、２８８本の端子をチップ周辺に配
置してある。フィルムパッケージ基板１１０は２４．５
ｍｍ角であり、図９にフィルム回路３を折り曲げる前段
階の断面展開図を示したように、２層の絶縁フィルム１
２１ａ、ｂと補強層１４との３層のフィルム回路ででき
ている。FIG. 8 is a sectional view of the semiconductor package 100. The semiconductor chip 1 has a length of 7.5 m as in the first embodiment.
It is an m-square MPU and has 288 terminals arranged around the chip. The film package substrate 110 is 24.5
As shown in FIG. 9, which is a cross-sectional development view before the film circuit 3 is bent, the insulating film 1 has two sides.
It is made of a three-layer film circuit including 21a and 21b and the reinforcing layer 14.

【００４７】絶縁フィルム１２１には、図３、図４に示
した構成と同様に、絶縁フィルム層間に銅フィルムから
成る配線部１１が設けられ、その両端部に接続端子８と
接続パッド９とが接続されている。補強層１４は、図９
に示したようにフィルム回路１２０の折り曲げ辺４を除
いた絶縁フィルム１２１上に形成されており、フィルム
回路３を折り曲げることにより、折り曲げ部が２層の補
強層１４で補強されて補強板１２となる。Similar to the structure shown in FIGS. 3 and 4, the insulating film 121 is provided with wiring portions 11 made of a copper film between the insulating film layers, and the connection terminals 8 and the connection pads 9 are provided at both ends thereof. It is connected. The reinforcing layer 14 is shown in FIG.
As shown in FIG. 3, the film circuit 120 is formed on the insulating film 121 excluding the bending side 4, and by bending the film circuit 3, the bent portion is reinforced by the two reinforcing layers 14 and the reinforcing plate 12 is formed. Become.

【００４８】半導体パッケージ１００の製造方法は、実
施例１とほぼ同様である。先ず、フィルムパッケージ基
板１１０の形成法であるが、半導体チップ搭載用の接続
端子８を外側にして、フィルム回路１２０の四角の周辺
部フィルム回路３を、折り曲げ辺４に沿って曲げ、フィ
ルムを２重構造に形成する。The method of manufacturing the semiconductor package 100 is almost the same as that of the first embodiment. First, regarding the method of forming the film package substrate 110, the square peripheral film circuit 3 of the film circuit 120 is bent along the fold side 4 with the connection terminals 8 for mounting the semiconductor chip being outside, and the film 2 Form in a heavy structure.

【００４９】半導体チップ搭載用の接続端子８の表面に
は金のバンプ２をめっきで形成する。このバンプ２に半
導体チップ１をＴＡＢ技術で接続する。Gold bumps 2 are formed by plating on the surfaces of the connection terminals 8 for mounting semiconductor chips. The semiconductor chip 1 is connected to the bumps 2 by the TAB technique.

【００５０】次に、フィルム回路５側の接続パッド９上
にはＳｎ／Ｐｂ系のはんだから成るはんだボールを接続
して、はんだバンプ６を形成する。最後に、フィルム回
路５の平面を確保しながらフィルム回路３、５と半導体
チップ１を樹脂７で接着、被覆する。Next, solder balls made of Sn / Pb type solder are connected to the connection pads 9 on the film circuit 5 side to form the solder bumps 6. Finally, the film circuits 3 and 5 and the semiconductor chip 1 are adhered and covered with the resin 7 while securing the plane of the film circuit 5.

【００５１】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１７ｍｍ、最長配線長は
３０ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。The average wiring length in the semiconductor package 100 manufactured as described above was about 17 mm, and the maximum wiring length was 30 mm. In addition, it was confirmed that the LSI mounted normally operates at a clock frequency of 200 MHz.

【００５２】〈実施例４〉この例は、実施例２の変形例
を示すもので、フィルム回路３を折り曲げて他の回路基
板への搭載面とし、一方の折り曲げないフィルム回路５
を半導体チップ１の搭載面とするものにおいて、フィル
ム回路５の中央部にはんだバンプ１５を介して半導体チ
ップ１を搭載接続すると共に、半導体チップ１の背面に
放熱フィン１６を設けた半導体パッケージ１００構造を
示すものである。以下、図１０、図１１にしたがって具
体的に説明する。<Embodiment 4> This embodiment shows a modification of Embodiment 2, in which the film circuit 3 is bent to form a mounting surface on another circuit board, and one of the film circuits 5 is not bent.
Where the semiconductor chip 1 is mounted on the semiconductor chip 1, the semiconductor chip 1 is mounted and connected to the center of the film circuit 5 via the solder bumps 15, and the heat radiation fins 16 are provided on the back surface of the semiconductor chip 100. Is shown. Hereinafter, a specific description will be given with reference to FIGS.

【００５３】図１０は、半導体パッケージ１００の断面
図を示すもので、半導体チップ１は、実施例１と同様に
７．５ｍｍ角のＭＰＵであるが、２８８本の端子をエリ
アアレイ状のはんだバンプ１５としてチップ全面に配置
してある。FIG. 10 is a cross-sectional view of the semiconductor package 100. The semiconductor chip 1 is an MPU of 7.5 mm square as in the first embodiment, but 288 terminals are used as an area array solder bump. 15 is arranged on the entire surface of the chip.

【００５４】フィルムパッケージ基板１１０は、実施例
２と同様に、２４．５ｍｍ角であり、フィルム回路１２
０の四角の周辺フィルム回路３を折り曲げて形成した２
層のフィルム回路と補強板１２とからできている。The film package substrate 110 is 24.5 mm square, as in the second embodiment.
2 formed by bending the peripheral film circuit 3 of the square of 0
It is made up of a layer of film circuits and a stiffener 12.

【００５５】このフィルム回路１２０を広げた平面展開
図を図１１に示す。実施例２の図７に示したフィルム回
路１２０と異なるのは、回路中央部に開口部１３はな
く、そこに搭載する半導体チップ１の接続端子の配列に
合わせて、エリアアレイ状の接続端子８を形成している
点にある。この接続端子の格子ピッチは０．４ｍｍであ
る。なお、フィルム回路の配線部１１は図には記載して
いないが、実施例１の図３と同様に形成されている。FIG. 11 is a plan development view of the film circuit 120 which is expanded. The film circuit 120 shown in FIG. 7 of the second embodiment is different from the film circuit 120 shown in FIG. Is in the point of forming. The grid pitch of this connection terminal is 0.4 mm. Although the wiring portion 11 of the film circuit is not shown in the figure, it is formed similarly to FIG. 3 of the first embodiment.

【００５６】この半導体パッケージ１００の組み立て手
順について説明すると、Ａｇ／Ｓｎ系はんだから成るは
んだバンプ１５を付けた半導体チップ１を、フィルム回
路５の中央の搭載位置に位置決めし、バンプ１５と接続
端子８を重ねてから温度２５０℃に加熱して接続する。Explaining the procedure for assembling this semiconductor package 100, the semiconductor chip 1 having the solder bumps 15 made of Ag / Sn solder is positioned at the mounting position at the center of the film circuit 5, and the bumps 15 and the connection terminals 8 are placed. And then heat up to 250 ° C. to connect.

【００５７】次に、実施例２と同様に、フィルム回路１
２０の四角の周辺部フィルム回路３を、接続端子９が外
側になるようにして折り曲げ辺４に沿って折り曲げて、
樹脂とガラス繊維から成る補強板１２を包むようにして
フィルム回路を接着固定する。更に、半導体チップ１と
フィルム回路３、５との接着、固定及び半導体チップ１
の封止、及び半導体チップ１の背面への放熱フィン１６
の接着、固定を兼ねて樹脂７で接着、被覆する。Next, as in the second embodiment, the film circuit 1
Bend the square film circuit 3 of the square portion 20 along the folding side 4 with the connection terminals 9 on the outside,
The film circuit is bonded and fixed so as to surround the reinforcing plate 12 made of resin and glass fiber. Further, the semiconductor chip 1 and the film circuits 3 and 5 are bonded and fixed, and the semiconductor chip 1
And the heat radiation fin 16 to the back surface of the semiconductor chip 1
The resin 7 is used for both adhesion and fixing.

【００５８】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１９ｍｍ、最長配線長は
３４ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。The average wiring length in the semiconductor package 100 manufactured as described above was about 19 mm, and the maximum wiring length was 34 mm. In addition, it was confirmed that the LSI mounted normally operates at a clock frequency of 200 MHz.

【００５９】〈実施例５〉図１２は、更に異なる実施例
となる半導体パッケージ１００の断面図を示す。適用し
た半導体チップ１は、実施例１と同一の７．５ｍｍ角の
ＭＰＵである。フィルムパッケージ基板１１０は２４ｍ
ｍ角であり、周辺の四角を折り曲げた２層のフィルム回
路３、５でできている。フィルム回路１２０も実施例１
と殆ど同じであるが、半導体チップ搭載用の接続端子８
の形成をフィルム回路３の裏側とし、また、折り曲げ辺
４の幅を半導体チップ１の厚さを考慮して約０．５ｍｍ
広くした。パッケージ内には半導体チップ１をフェース
アップの状態で接続した。製造方法は実施例１と同様で
ある。<Fifth Embodiment> FIG. 12 is a sectional view of a semiconductor package 100 according to a fifth embodiment. The applied semiconductor chip 1 is the same 7.5 mm square MPU as in the first embodiment. The film package substrate 110 is 24m
It is an m-square, and is made up of two layers of film circuits 3 and 5 in which the surrounding squares are bent. The film circuit 120 is also the first embodiment.
Almost the same as, but the connection terminal 8 for mounting the semiconductor chip
Is formed on the back side of the film circuit 3, and the width of the bent side 4 is about 0.5 mm in consideration of the thickness of the semiconductor chip 1.
Made wider The semiconductor chip 1 was connected face-up in the package. The manufacturing method is the same as in the first embodiment.

【００６０】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１７ｍｍ、最長配線長は
３０ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。The average wiring length in the semiconductor package 100 manufactured as described above was about 17 mm, and the maximum wiring length was 30 mm. In addition, it was confirmed that the LSI mounted normally operates at a clock frequency of 200 MHz.

【００６１】〈実施例６〉図１３は、実施例１の半導体
パッケージ１００を強度補強のためにセラミック基板１
７に接続支持した構成の断面図を示したものである。適
用した半導体チップ１及びフィルム回路は実施例１と同
一のものである。このフィルム回路５上のはんだバンプ
形成用の接続パッド９にＡｇ／Ｓｎ系のはんだボールを
用いてはんだバンプ６を形成する。<Embodiment 6> FIG. 13 shows a semiconductor package 100 of Embodiment 1 with a ceramic substrate 1 for reinforcing the strength.
7 is a cross-sectional view of the structure connected and supported by FIG. The applied semiconductor chip 1 and film circuit are the same as those in the first embodiment. The solder bumps 6 are formed on the connection pads 9 for forming solder bumps on the film circuit 5 by using Ag / Sn based solder balls.

【００６２】また、別途アルミナ系のセラミック基板１
７に１．２７ｍｍピッチ格子でスルホール導体１８を形
成し、かつ導体表面をＮｉ及びＡｕでめっきしたものを
製造し、前記はんだバンプ６を介してセラミック基板１
７と半導体パッケージ１００のフィルム回路５を接続す
る。最後にセラミック基板１７の裏面に基板搭載用のＳ
ｎ／Ｐｂ系のはんだボール１９を接続してセラミック基
板で強度補強された半導体パッケージを製造した。Separately, an alumina-based ceramic substrate 1
7, the through-hole conductor 18 was formed with a 1.27 mm pitch grid, and the conductor surface was plated with Ni and Au, and the ceramic substrate 1 via the solder bumps 6 was manufactured.
7 and the film circuit 5 of the semiconductor package 100 are connected. Finally, on the back surface of the ceramic substrate 17, S for mounting the substrate
An n / Pb-based solder ball 19 was connected to manufacture a semiconductor package which was reinforced with a ceramic substrate.

【００６３】以上のようにして製造した半導体パッケー
ジ１００は、セラミック基板で補強されているため形状
変形が少なく強度に優れている。また、パッケージ内の
平均配線長は約１８ｍｍ、最長配線長は３１ｍｍであっ
た。ＬＳＩを搭載した状態でクロック周波数２００ＭＨ
ｚで正常に動作することを確認した。Since the semiconductor package 100 manufactured as described above is reinforced by the ceramic substrate, it has little shape deformation and is excellent in strength. The average wiring length in the package was about 18 mm and the maximum wiring length was 31 mm. Clock frequency 200MH with LSI installed
It has been confirmed that z works normally.

【００６４】〈実施例７〉この例は、フィルムパッケー
ジ基板１１０を２枚のフィルム回路１２０を組み合わせ
て構成したもので、フィルム回路３は２枚のフィルム回
路１２０の半導体チップ搭載用接続端子８が形成された
面を折り曲げ辺４に沿ってそれぞれ外側に折り曲げて、
また接続パッド９が形成されたフィルム回路５は、折り
曲げない面同志の組合せで形成されている。以下、図１
４〜図１８にしたがって具体的に説明する。<Embodiment 7> In this example, the film package substrate 110 is constructed by combining two film circuits 120. The film circuit 3 has the semiconductor chip mounting connection terminals 8 of the two film circuits 120. Bend each of the formed faces outward along the folding side 4,
Further, the film circuit 5 on which the connection pads 9 are formed is formed by a combination of surfaces that are not bent. Below, Figure 1
A specific description will be given with reference to FIGS.

【００６５】図１４は半導体パッケージ１００の断面図
を、また図１５は裏面から見た平面図を示す。適用した
半導体チップ１は実施例と同一である。フィルムパッケ
ージ基板１１０の構造は、実施例１と似ているが、この
実施例ではフィルム回路３、５が２枚のフィルム回路１
２０ａ、１２０ｂの組合せで構成されている。FIG. 14 is a sectional view of the semiconductor package 100, and FIG. 15 is a plan view seen from the back surface. The applied semiconductor chip 1 is the same as that of the embodiment. The structure of the film package substrate 110 is similar to that of the first embodiment, but in this embodiment, the film circuits 3 and 5 are two film circuits 1.
It is composed of a combination of 20a and 120b.

【００６６】図１６は、一方のフィルム回路１２０ａの
平面図を示したもので、フィルム回路１２０ａの半分の
面には、折り曲げ辺４を境界として半導体チップ搭載用
の接続端子８を設けたフィルム回路３ａを、残り半分の
面には、はんだバンプ形成用の接続パッド９を設けたフ
ィルム回路５ａを形成する。図中の２０は、切り込みで
あって、２枚のフィルム回路を組み込む際に互いに相手
側のフィルム片を差し入れるために設けられている。な
お、フィルム回路１２０には実施例１と同様に配線部１
１が形成されているが、図面が複雑になるので省略し、
表面に形成されている接続端子８及び接続パッド９のみ
を表示した。FIG. 16 shows a plan view of one film circuit 120a. A film circuit in which a connecting terminal 8 for mounting a semiconductor chip is provided on the half surface of the film circuit 120a with the bent side 4 as a boundary. 3a and a film circuit 5a provided with connection pads 9 for forming solder bumps is formed on the other half surface. Reference numeral 20 in the drawing denotes a notch, which is provided for inserting film pieces on the opposite sides of each other when the two film circuits are assembled. The film circuit 120 includes the wiring portion 1 as in the first embodiment.
1 is formed, but it is omitted because it complicates the drawing.
Only the connection terminals 8 and the connection pads 9 formed on the surface are shown.

【００６７】また、他方のフィルム回路１２０ｂも、フ
ィルム回路１２０ａと同様の構造であるが、切り込み２
０だけが逆方向に設けられている。これら２枚のフィル
ム回路１２０ａ、１２０ｂを用いてフィルムパッケージ
基板１１０を組立る様子を図１７、図１８により説明す
る。The other film circuit 120b also has the same structure as the film circuit 120a, but the cut 2
Only 0 is provided in the opposite direction. The manner of assembling the film package substrate 110 using these two film circuits 120a and 120b will be described with reference to FIGS.

【００６８】図１７に示すようにこのフィルム回路３
ａ、３ｂの接続端子８が外側になるように、折り曲げ辺
４に沿って折り折り曲げ、さらに図１８に示すようにこ
れら２枚のフィルム回路のフィルム片を相互に切り込み
２０を利用して差し込み、折り曲げ辺４を合わせるよう
にして重ね、フィルム回路３ａ、３ｂ同志及びフィルム
回路５ａ、５ｂ同志が同一平面となるように位置決めし
てこれらを接着、固定する。As shown in FIG. 17, this film circuit 3
Bend along the fold side 4 so that the connection terminals 8 of a and 3b are on the outside, and further insert the film pieces of these two film circuits using the notches 20 as shown in FIG. The folding sides 4 are overlapped with each other so that the film circuits 3a and 3b and the film circuits 5a and 5b are positioned so as to be on the same plane, and they are bonded and fixed.

【００６９】その後の半導体チップ１をＴＡＢ方式で接
続後（接続端子８上には酸化防止用の金バンプ２が形成
されている）、接続パッド９上にはんだバンブ６を接続
し、樹脂で封止するが、その方法は実施例１と同様であ
る。このようにして図１に示した半導体パッケージ１０
０が製造される。After connecting the semiconductor chips 1 by the TAB method (the gold bumps 2 for oxidation prevention are formed on the connection terminals 8), the solder bumps 6 are connected on the connection pads 9 and sealed with resin. However, the method is the same as in the first embodiment. Thus, the semiconductor package 10 shown in FIG.
0 is produced.

【００７０】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１３ｍｍ、最長配線長は
２６ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。The average wiring length in the semiconductor package 100 manufactured as described above was about 13 mm and the maximum wiring length was 26 mm. In addition, it was confirmed that the LSI mounted normally operates at a clock frequency of 200 MHz.

【００７１】〈実施例８〉図１９は、実施例１の半導体
パッケージ１００のフィルム回路１２０の一部を変更し
て、フィルム回路３上（半導体チップ１搭載領域の外
周）の電源用配線間にチップコンデンサー２１を搭載接
続したパッケージの断面図である。平面図を省略してい
るがフィルム回路３には、半導体チップ１搭載用の端子
と同様にチップコンデンサー２１接続用の端子が設けら
れている。<Embodiment 8> In FIG. 19, a part of the film circuit 120 of the semiconductor package 100 of Embodiment 1 is modified so that the power supply wiring on the film circuit 3 (outer periphery of the mounting area of the semiconductor chip 1) is changed. FIG. 3 is a cross-sectional view of a package on which a chip capacitor 21 is mounted and connected. Although not shown in the plan view, the film circuit 3 is provided with terminals for connecting the chip capacitor 21 similarly to the terminals for mounting the semiconductor chip 1.

【００７２】製造方法は実施例１と同様である。はんだ
バンプ６を接続後、１２個あるチップコンデンサー２１
を電極２１ａを介してフィルム回路３上に金ペーストで
接続、搭載する。その後パッケージ表面を樹脂７で被
覆、封止する。The manufacturing method is the same as in the first embodiment. After connecting the solder bumps 6, there are 12 chip capacitors 21.
Are connected and mounted with gold paste on the film circuit 3 via the electrodes 21a. After that, the surface of the package is covered with resin 7 and sealed.

【００７３】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１８ｍｍ、最長配線長は
３１ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。The average wiring length in the semiconductor package 100 manufactured as described above was about 18 mm, and the maximum wiring length was 31 mm. In addition, it was confirmed that the LSI mounted normally operates at a clock frequency of 200 MHz.

【００７４】〈実施例９〉図２０は、実施例１の半導体
チップ１と同じものを用い、ただし、接続パッドはエリ
アアレイ状に形成されており、その周縁部に設けられた
接続パッド２４のインナリードの接続を、フィルム回路
５に形成した４個の開口部２３を介してボンディングワ
イヤ２２で裏面の端子８に接続し、半導体チップ１主面
の接続パッドははんだバンプ１５を介しフェースダウン
状態でフィルム回路５の中央部主面の端子８に搭載接続
した半導体パッケージ１００の例を示した断面図であ
る。そして半導体チップ１の背面には放熱フィン１６を
配し、実施例４の図１０、図１１に示した構造に類似し
ている。<Embodiment 9> FIG. 20 uses the same semiconductor chip 1 as that of Embodiment 1, except that the connection pads are formed in the shape of an area array and the connection pads 24 provided on the periphery thereof. The inner leads are connected to the terminals 8 on the back surface by the bonding wires 22 through the four openings 23 formed in the film circuit 5, and the connection pads on the main surface of the semiconductor chip 1 are faced down via the solder bumps 15. 3 is a cross-sectional view showing an example of a semiconductor package 100 mounted and connected to a terminal 8 on the main surface of the central portion of the film circuit 5. FIG. A heat radiation fin 16 is arranged on the back surface of the semiconductor chip 1, and the structure is similar to that of the fourth embodiment shown in FIGS.

【００７５】図２１にはこれに使用したフィルム回路１
２０の平面展開図を示す。実施例４の図１１に示したフ
ィルム回路５では、半導体チップ１の全ての接続端子を
フィルム回路５上の端子８に設けた金バンプ２により搭
載接続したが、この例では周縁部の接続パッド２４につ
いては開口部２３を介してボンディングワイヤ２２でフ
ィルム回路５の背面に設けた端子８に接続し、主面の接
続パッドははんだバンプ１５を介しフェースダウン状態
でフィルム回路５の中央部主面の端子８に接続する。FIG. 21 shows the film circuit 1 used for this.
20 is a developed plan view of 20. FIG. In the film circuit 5 shown in FIG. 11 of the fourth embodiment, all the connection terminals of the semiconductor chip 1 are mounted and connected by the gold bumps 2 provided on the terminals 8 on the film circuit 5, but in this example, the connection pads on the peripheral portion are connected. Regarding 24, it is connected to the terminal 8 provided on the back surface of the film circuit 5 by the bonding wire 22 through the opening 23, and the connection pad on the main surface is faced down via the solder bump 15 and the central main surface of the film circuit 5 is connected. Connected to terminal 8.

【００７６】図２２は、半導体パッケージ１００のフィ
ルム回路５上に半導体チップ１を搭載し、フィルム開口
部２３で半導体チップ周縁部の接続パッド２４とフィル
ム回路５の背面の接続端子８（配線部１１に接続）とを
ボンディングワイヤ２２で接続した状態を示した、フィ
ルム開口部２３付近の要部拡大図である。In FIG. 22, the semiconductor chip 1 is mounted on the film circuit 5 of the semiconductor package 100, and the film opening portion 23 connects the connection pad 24 at the peripheral portion of the semiconductor chip and the connection terminal 8 (wiring portion 11 on the back surface of the film circuit 5). FIG. 3 is an enlarged view of a main part in the vicinity of the film opening 23, showing a state in which the bonding wire 22 is connected to the film opening 23.

【００７７】この半導体パッケージ１００の製造手順を
概略説明すると、フィルム回路５の中央部の半導体チッ
プ１搭載位置にチップを搭載、フェースダウン状態では
んだバンプ１５により接続固定し、背面のフィルム開口
部２３で半導体チップ１周縁部の接続パッド２４とフィ
ルム回路５の配線部１１に接続された接続端子８とをボ
ンディングワイヤ２２で接続する。フイルム回路３の接
続パッド９の形成された面を外側にして、折り曲げ辺４
に沿って四角を折り曲げ２重フィルム構造とし、４枚の
折り曲げられたフイルム回路３を互いに折り重ならない
ように同一平面上に集合させる。ボンディングワイヤ２
２による接続部及び２重フィルム層間を樹脂７で被覆、
封止すると共に、半導体チップ１の背面に、放熱フィン
１６を搭載し、樹脂７で固定する。The manufacturing procedure of the semiconductor package 100 will be briefly described. A chip is mounted at the position where the semiconductor chip 1 is mounted at the center of the film circuit 5, and is connected and fixed by the solder bumps 15 in a face-down state. Then, the connection pads 24 on the peripheral portion of the semiconductor chip 1 and the connection terminals 8 connected to the wiring portions 11 of the film circuit 5 are connected by the bonding wires 22. With the surface of the film circuit 3 on which the connection pads 9 are formed facing outward, the bending side 4
A square film is folded along the line to form a double film structure, and the four folded film circuits 3 are assembled on the same plane so as not to be folded over each other. Bonding wire 2
The connection part by 2 and the double film layer are covered with resin 7,
At the same time as sealing, a heat radiation fin 16 is mounted on the back surface of the semiconductor chip 1 and fixed with a resin 7.

【００７８】以上のようにして製造した半導体パッケー
ジ１００内の平均配線長は、約１７ｍｍ、最長配線長は
３０ｍｍであった。また、ＬＳＩを搭載した状態でクロ
ック周波数２００ＭＨｚで正常に動作することを確認し
た。The average wiring length in the semiconductor package 100 manufactured as described above was about 17 mm and the maximum wiring length was 30 mm. In addition, it was confirmed that the LSI mounted normally operates at a clock frequency of 200 MHz.

【００７９】なお、この例では、フィルム開口部２３を
半導体チップ１の搭載下周縁部に４個形成したが、これ
ら開口部２３の設定位置及び設定個数は半導体チップ１
の接続パッド２４及びはんだバンプ１５の設計方式にし
たがい任意に変更可能である。例えば半導体チップ１の
中央部に接続パッド２４が、その周縁にはんだバンプ１
５が設けられている場合には、それに対応させて開口部
２３は中央部に設けることになる。In this example, four film openings 23 are formed on the lower peripheral edge of the semiconductor chip 1 on which the semiconductor chip 1 is mounted.
It can be arbitrarily changed according to the design method of the connection pad 24 and the solder bump 15. For example, the connection pad 24 is provided at the center of the semiconductor chip 1 and the solder bump 1 is provided at the periphery thereof.
When the number 5 is provided, the opening 23 is provided in the central portion correspondingly.

【００８０】〈実施例１０〉図２３に製造したモジュー
ルの外観図を示す。実施例２で製造した半導体パッケー
ジ１００に放熱フィン１６をセットしたＭＰＵ２５を４
個及び樹脂モールドしたＤＲＡＭメモリ２７を８個を、
プリント基板２６上に搭載したモジュール２８を製造し
た。各部品の搭載は全てＳｎ／Ｐｂ系はんだを用いて２
２０℃で実施した。この製造したモジュール２８は、メ
モリ機能を持つＣＰＵボードである。<Embodiment 10> FIG. 23 is an external view of the manufactured module. The MPU 25 in which the heat radiation fins 16 are set in the semiconductor package 100 manufactured in the second embodiment
Eight pieces and eight resin-molded DRAM memories 27,
A module 28 mounted on the printed board 26 was manufactured. All parts are mounted using Sn / Pb solder 2
It was carried out at 20 ° C. The manufactured module 28 is a CPU board having a memory function.

【００８１】〈実施例１１〉図２３に示すＣＰＵモジュ
ール２８の他に、画像処理、通信、外部メモリ制御等の
機能を持つモジュールを組み合わせて小形計算機を構成
した。<Embodiment 11> In addition to the CPU module 28 shown in FIG. 23, a small computer is constructed by combining modules having functions such as image processing, communication, and external memory control.

【００８２】[0082]

【発明の効果】以上説明したように、本発明により所期
の目的を達成することができた。すなわち、具体的に以
下に記載したような効果を奏する。As described above, according to the present invention, the intended purpose can be achieved. That is, the following effects are specifically obtained.

【００８３】（１）小形・高密度化 ２枚の絶縁フィルム間に配線部を形成したフィルム回路
の一部を折り曲げて、２重フィルム回路とし、その一方
のフィルム回路を半導体チップの搭載面とし、他方のフ
ィルム回路を外部回路基板への搭載接続面とする。これ
により、半導体パッケージを大幅に小形化できる。ま
た、パッケージの接続端子をエリアアレイ状とした場
合、狭い面積で多数の端子接続が可能になり、パッケー
ジの寸法を一層小形化できる。配線密度から言えば配線
密度は高くなる。このことは、フィルムパッケージ基板
の場合にも言え、基板が小形化、配線の高密度化にな
る。(1) Compactness and high density A part of a film circuit having a wiring portion formed between two insulating films is bent to form a double film circuit, and one of the film circuits is used as a mounting surface of a semiconductor chip. , The other film circuit is used as the mounting connection surface to the external circuit board. As a result, the size of the semiconductor package can be greatly reduced. Further, when the connection terminals of the package are formed in an area array, a large number of terminals can be connected in a small area, and the package size can be further reduced. In terms of wiring density, the wiring density is high. This also applies to a film package substrate, which leads to downsizing of the substrate and higher wiring density.

【００８４】（２）高信頼度化 接続階層の低減により、接続信頼性が高くなる。(2) High reliability The connection reliability is improved by reducing the connection hierarchy.

【００８５】（３）低コスト化 接続階層の低減により、接続信頼性が高くなると共に工
程低減により、低コスト化になる。フィルム回路を折り
曲げることにより２重化しているため、複雑な回路形成
が不要となり、パッケージ製造の点で低コスト化にな
る。(3) Cost reduction Due to the reduction of the connection hierarchy, the connection reliability is improved and the number of steps is reduced, so that the cost is reduced. Since the film circuit is doubled by bending, it is not necessary to form a complicated circuit, and the cost can be reduced in terms of package manufacturing.

【００８６】（４）熱応力の緩和 フィルム回路を用いる点で、接続部の応力緩和効果が生
じる。また、ワイヤボンディング部は、ワイヤの変形に
よる応力緩和の効果がある。(4) Relaxation of thermal stress The use of the film circuit produces a stress relaxation effect at the connection portion. Further, the wire bonding portion has an effect of relaxing stress due to deformation of the wire.

【００８７】（５）高速化 パッケージ内または半導体周辺回路の配線が短くて済む
ことから、配線による信号遅延が減少して、高速信号処
理が可能になる。(5) High-speed operation Since the wiring in the package or in the semiconductor peripheral circuit can be short, the signal delay due to the wiring is reduced and high-speed signal processing becomes possible.

【００８８】（６）高冷却性 半導体パッケージ内またはフィルムパッケージ基板上に
半導体をフェースダウンで搭載してあり、半導体背面か
らの放熱が容易である。(6) High Coolability A semiconductor is mounted facedown in a semiconductor package or on a film package substrate, and heat dissipation from the semiconductor back surface is easy.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例（実施例１）となるＴＡＢ用
の接続端子部を折曲げて２重フィルム回路構成としたフ
ィルムパッケージ基板に、半導体チップを搭載接続した
半導体パッケージの断面図。FIG. 1 is a cross-sectional view of a semiconductor package in which a semiconductor chip is mounted and connected to a film package substrate having a double film circuit structure by bending a connection terminal portion for a TAB according to an embodiment (Example 1) of the present invention. .

【図２】同じく図１の底面をＰ方向から見た半導体パッ
ケージの平面図。FIG. 2 is a plan view of the semiconductor package when the bottom surface of FIG. 1 is viewed from the P direction.

【図３】同じくフィルム回路を平面展開した拡大図。FIG. 3 is an enlarged view of a film circuit similarly developed in a plane.

【図４】同じく図３に示したフィルム回路の縦断面図。4 is a vertical sectional view of the film circuit shown in FIG.

【図５】本発明の他の実施例（実施例２）となる半導体
パッケージの断面図。FIG. 5 is a sectional view of a semiconductor package according to another embodiment (Embodiment 2) of the present invention.

【図６】同じく図５の半導体パッケージを底面から見た
平面図。FIG. 6 is a plan view of the semiconductor package of FIG. 5 seen from the bottom surface.

【図７】同じくフィルム回路を平面展開した拡大図。FIG. 7 is an enlarged view in which the film circuit is also developed in a plane.

【図８】本発明の他の実施例（実施例３）となる半導体
パッケージの断面図。FIG. 8 is a sectional view of a semiconductor package according to another embodiment (Embodiment 3) of the present invention.

【図９】同じく図８のフィルム回路を展開した要部断面
図。FIG. 9 is a sectional view of the principal part of the developed film circuit of FIG.

【図１０】本発明の他の実施例（実施例４）となる半導
体パッケージの断面図。FIG. 10 is a sectional view of a semiconductor package according to another embodiment (Embodiment 4) of the present invention.

【図１１】同じく図１０のパッケージに用いたフィルム
回路を平面展開した拡大図。11 is an enlarged view of the film circuit used for the package of FIG.

【図１２】本発明の他の実施例（実施例５）となる半導
体パッケージの断面図。FIG. 12 is a sectional view of a semiconductor package according to another embodiment (embodiment 5) of the present invention.

【図１３】本発明の他の実施例（実施例６）となる半導
体パッケージの断面図。FIG. 13 is a sectional view of a semiconductor package according to another embodiment (sixth embodiment) of the present invention.

【図１４】本発明の他の実施例（実施例７）となる半導
体パッケージの断面図。FIG. 14 is a sectional view of a semiconductor package according to another embodiment (Embodiment 7) of the present invention.

【図１５】同じく図１４の半導体パッケージの底面から
見た平面図。FIG. 15 is a plan view of the semiconductor package of FIG. 14 seen from the bottom surface.

【図１６】同じく図１４の半導体パッケージを構成する
１フィルム回路の平面展開図。FIG. 16 is a plan development view of a 1-film circuit which also constitutes the semiconductor package of FIG.

【図１７】同じく図１６のフィルム回路の半導体接続部
分を折り曲げた状態の平面図。FIG. 17 is a plan view of the film circuit of FIG. 16 with the semiconductor connection portion bent.

【図１８】同じく図１７のフィルム回路を２枚組み込ん
でフィルムパッケージ基板を形成する組立関係説明用平
面図。FIG. 18 is a plan view for explaining an assembly relationship in which two film circuits of FIG. 17 are incorporated to form a film package substrate.

【図１９】本発明の他の実施例（実施例８）となる半導
体パッケージの断面図。FIG. 19 is a sectional view of a semiconductor package according to another embodiment (Embodiment 8) of the present invention.

【図２０】本発明の他の実施例（実施例９）となる半導
体パッケージの断面図。FIG. 20 is a sectional view of a semiconductor package according to another embodiment (Embodiment 9) of the present invention.

【図２１】同じく図２０の半導体パッケージに用いたフ
ィルム回路の平面展開図。21 is a plan development view of a film circuit used for the semiconductor package of FIG.

【図２２】同じく図２１のフィルム回路における開口部
付近の要部拡大平面図。22 is an enlarged plan view of an essential part near the opening in the film circuit of FIG.

【図２３】本発明実施例の半導体パッケージとメモリー
とをプリント基板上に搭載したモジュールの外観図。FIG. 23 is an external view of a module in which a semiconductor package and a memory according to an embodiment of the present invention are mounted on a printed board.

【符号の説明】[Explanation of symbols]

１…半導体チップ、 ２…金バン
プ、３…折り曲げ対象のフィルム回路、 ４…折り
曲げ辺、５…折り曲げ対象外のフィルム回路、 ６…
はんだバンプ、７…樹脂、
８…半導体チップ接続用の端子、９…はんだバンプ形
成用の接続パッド、１０…バイア配線、１１…銅配線
部、 １２…補強板、１３…フィル
ム回路の開口部、 １４…補強層、１５…半導体
チップのはんだバンプ、 １６…放熱フィン、１７…セ
ラミック基板、 １８…スルホール導体、
１９…基板搭載用はんだバンプ、 ２０…フィルム
回路の切り込み、２１…チップコンデンサー、
２２…ボンディングワイヤ、２３…ワイヤボンディン
グ用開口部、 ２４…半導体上の接続パッド、２５…Ｍ
ＰＵ、 ２６…プリント基板、２
７…メモリ（ＤＲＡＭ）、 １００…半導体パッ
ケージ、１１０…フィルムパッケージ基板、 １２０…
フィルム回路、１２１…絶縁フィルム（ポリイミド
膜）。DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 2 ... Gold bump, 3 ... Folding target film circuit, 4 ... Folding side, 5 ... Non-folding target film circuit, 6 ...
Solder bump, 7 ... Resin,
8 ... Terminals for connecting semiconductor chip, 9 ... Connection pads for forming solder bumps, 10 ... Via wiring, 11 ... Copper wiring portion, 12 ... Reinforcing plate, 13 ... Opening portion of film circuit, 14 ... Reinforcing layer, 15 ... Semiconductor chip solder bumps, 16 ... Radiating fins, 17 ... Ceramic substrate, 18 ... Through-hole conductor,
19 ... Board mounting solder bumps, 20 ... Film circuit notches, 21 ... Chip capacitors,
22 ... Bonding wire, 23 ... Wire bonding opening, 24 ... Connection pad on semiconductor, 25 ... M
PU, 26 ... Printed circuit board, 2
7 ... Memory (DRAM), 100 ... Semiconductor package, 110 ... Film package substrate, 120 ...
Film circuit, 121 ... Insulating film (polyimide film).

Claims (12)

【特許請求の範囲】[Claims] 【請求項１】配線部を内蔵する絶縁フィルム回路の一部
を、折り曲げ辺に沿って折り曲げて２重フィルム回路構
成とし、一方のフィルム回路表面を半導体チップの搭載
面として接続端子を、他方のフィルム回路表面を他の回
路基板への搭載面としてその主面にエリアアレイ状に分
布した接続端子を、それぞれ前記絶縁フィルム回路の配
線部に接続して形成したフィルムパッケージ基板と、前
記フィルムパッケージ基板の一方のフィルム回路表面に
搭載接続された半導体チップと、少なくとも前記半導体
チップの周辺、接続端子部及びフィルムパッケージ基板
の表面を被覆、封止した絶縁樹脂層とで構成して成る半
導体パッケージ。1. A double film circuit structure is formed by bending a part of an insulating film circuit containing a wiring portion along a bending side, and one film circuit surface is used as a mounting surface of a semiconductor chip, and a connection terminal is used. A film package board formed by connecting connection terminals distributed in an area array form on the main surface of the film circuit surface as a mounting surface on another circuit board, respectively, and connecting the wiring terminals of the insulating film circuit. A semiconductor package comprising a semiconductor chip mounted and connected to the surface of one of the film circuits, and an insulating resin layer that covers and seals at least the periphery of the semiconductor chip, the connection terminal portion, and the surface of the film package substrate. 【請求項２】上記配線部を内蔵する絶縁フィルム回路周
辺部の複数辺を、折り曲げ辺に沿って折り曲げて同一平
面内に集合させ一つのフィルム回路面を形成することに
より２重フィルム回路構成としたフィルムパッケージ基
板を具備して成る請求項１記載の半導体パッケージ。2. A double film circuit structure is formed by bending a plurality of sides of an insulating film circuit peripheral portion containing the wiring portion along the bending side and gathering them in the same plane to form one film circuit surface. The semiconductor package according to claim 1, comprising the film package substrate described above. 【請求項３】上記フィルムパッケージ基板の少なくとも
折り曲げられた２重フィルム回路の折り合わせ界面に、
補強板を介挿して成る請求項１もしくは２記載の半導体
パッケージ。3. The folding interface of at least the folded double film circuit of the film package substrate,
The semiconductor package according to claim 1 or 2, wherein a reinforcing plate is inserted. 【請求項４】上記配線部を内蔵する絶縁フィルム回路の
四角を、折り曲げ辺に沿って折り曲げて同一平面内に集
合させ一つのフィルム回路面を形成することにより２重
フィルム回路構成としたフィルムパッケージ基板を具備
して成る請求項２もしくは３記載の半導体パッケージ。4. A film package having a double film circuit structure by bending the squares of an insulating film circuit containing the wiring portion along the bending sides and gathering them in the same plane to form one film circuit surface. The semiconductor package according to claim 2 or 3, comprising a substrate. 【請求項５】上記配線部を内蔵する絶縁フィルム回路を
複数枚組み合わせて折り曲げ辺に沿って折り曲げると共
に、前記折り曲げ辺同志を近接させて同一平面内に集合
させ一つのフィルム回路面を形成することにより２重フ
ィルム回路構成としたフィルムパッケージ基板を具備し
て成る請求項１記載の半導体パッケージ。5. A plurality of insulating film circuits incorporating the wiring portion are combined and folded along a folding side, and the folding sides are brought close to each other and gathered in the same plane to form one film circuit surface. The semiconductor package according to claim 1, further comprising a film package substrate having a double film circuit configuration according to the above. 【請求項６】上記フィルムパッケージ基板を構成するフ
ィルム回路の中央部に開口部を設け、前記開口部周辺に
半導体チップと接続するための接続端子を設けて半導体
チップの搭載面とすると共に、折り曲げ辺に沿って折り
曲げた周辺部同志を同一平面内に近接、集合させて他の
回路基板への搭載面として接続端子を設けて成る請求項
１記載の半導体パッケージ。6. An opening is provided at a central portion of a film circuit which constitutes the film package substrate, and a connection terminal for connecting to a semiconductor chip is provided around the opening to serve as a mounting surface of the semiconductor chip and is bent. 2. The semiconductor package according to claim 1, wherein the peripheral portions bent along the sides are brought close to each other and gathered in the same plane to provide connection terminals as mounting surfaces on another circuit board. 【請求項７】半導体チップの接続パッドの一部を、その
搭載面下に配設した複数の開口部を介して背面のフィル
ム回路上の端子にワイヤボンディングにより電気的に接
続すると共に、半導体チップの残りの接続パッドをはん
だバンプを介してフィルム回路上の端子にフェースダウ
ン状態で接続して半導体チップを固定、保持して成る請
求項１記載の半導体パッケージ。7. A semiconductor chip as well as a part of a connection pad of a semiconductor chip is electrically connected by wire bonding to a terminal on a film circuit on a rear surface through a plurality of openings provided under a mounting surface of the semiconductor chip. 2. The semiconductor package according to claim 1, wherein the remaining connection pads are connected face-down to the terminals on the film circuit via solder bumps to fix and hold the semiconductor chip. 【請求項８】請求項７記載の半導体パッケージにおい
て、フィルム回路の周辺部を折り曲げ辺に沿って折り曲
げた周辺部同志を、同一平面内に近接、集合させて他の
回路基板への搭載面として接続端子を設けて成る半導体
パッケージ。8. The semiconductor package according to claim 7, wherein the peripheral parts of the film circuit, which are bent along the bending sides, are brought together in the same plane so as to be mounted on another circuit board. A semiconductor package with connection terminals. 【請求項９】請求項１乃至８何れか記載の半導体パッケ
ージの他の回路基板への搭載面に、はんだバンプを介し
て補強回路板の一方の面を接続し、他方の面を他の回路
基板への搭載面として成る半導体パッケージ。9. The mounting surface of the semiconductor package according to claim 1 on another circuit board is connected to one surface of a reinforcing circuit board via solder bumps, and the other surface is connected to another circuit board. A semiconductor package that is used as a mounting surface on a board. 【請求項１０】請求項１乃至８何れか記載の半導体パッ
ケージにおけるフィルム回路上の半導体チップ搭載外周
領域に、他の電子部品を搭載して成る半導体パッケー
ジ。10. A semiconductor package in which another electronic component is mounted in a semiconductor chip mounting outer peripheral region on a film circuit in the semiconductor package according to claim 1. 【請求項１１】請求項１乃至１０記載の半導体パッケー
ジを、他の電子部品と共に同一回路基板上に混載、接続
して成る電子回路モジュール。11. An electronic circuit module in which the semiconductor package according to any one of claims 1 to 10 is mixed and connected together with other electronic components on the same circuit board. 【請求項１２】請求項１１記載の電子回路モジュールを
組み込んで構成して成る電子機器。12. An electronic device configured by incorporating the electronic circuit module according to claim 11.
JP8079393A 1993-04-07 1993-04-07 Semiconductor package Pending JPH06295935A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8079393A JPH06295935A (en) 1993-04-07 1993-04-07 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8079393A JPH06295935A (en) 1993-04-07 1993-04-07 Semiconductor package

Publications (1)

Publication Number Publication Date
JPH06295935A true JPH06295935A (en) 1994-10-21

Family

ID=13728341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8079393A Pending JPH06295935A (en) 1993-04-07 1993-04-07 Semiconductor package

Country Status (1)

Country Link
JP (1) JPH06295935A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878472A (en) * 1994-09-05 1996-03-22 Hitachi Cable Ltd Semiconductor device and base body therefor
JPH0997857A (en) * 1995-09-28 1997-04-08 Nec Kyushu Ltd Semiconductor device and its manufacture
JPH09298251A (en) * 1996-04-30 1997-11-18 Yamaichi Electron Co Ltd Ic package
EP0856889A2 (en) * 1997-02-03 1998-08-05 Nec Corporation Semiconductor device mount structure and semiconductor device mounting method
KR100272154B1 (en) * 1995-09-28 2000-12-01 니시무로 타이죠 Semiconductor device and method of manufacturing the same
US6589817B1 (en) 1996-12-03 2003-07-08 Oki Electric Industry Co., Ltd. Semiconductor device, method for manufacturing the same, and method for mounting the same
US6734535B1 (en) 1999-05-14 2004-05-11 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP2004287215A (en) * 2003-03-24 2004-10-14 Fuji Photo Film Co Ltd Transmission type optical modulation apparatus and method for packaging the same
KR100780828B1 (en) * 1998-03-18 2008-05-09 히다찌 케이블 리미티드 Semiconductor devices, lead patterned substrates, and electronic devices and manufacturing methods thereof
JP2008277872A (en) * 1994-12-20 2008-11-13 Renesas Technology Corp Semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878472A (en) * 1994-09-05 1996-03-22 Hitachi Cable Ltd Semiconductor device and base body therefor
JP2008277872A (en) * 1994-12-20 2008-11-13 Renesas Technology Corp Semiconductor device
KR100272154B1 (en) * 1995-09-28 2000-12-01 니시무로 타이죠 Semiconductor device and method of manufacturing the same
JPH0997857A (en) * 1995-09-28 1997-04-08 Nec Kyushu Ltd Semiconductor device and its manufacture
JPH09298251A (en) * 1996-04-30 1997-11-18 Yamaichi Electron Co Ltd Ic package
US6710437B2 (en) 1996-12-03 2004-03-23 Oki Electric Industry Co., Ltd. Semiconductor device having a chip-size package
US6589817B1 (en) 1996-12-03 2003-07-08 Oki Electric Industry Co., Ltd. Semiconductor device, method for manufacturing the same, and method for mounting the same
US6087716A (en) * 1997-02-03 2000-07-11 Nec Corporation Semiconductor device package having a connection substrate with turned back leads and method thereof
KR100281667B1 (en) * 1997-02-03 2001-02-15 가네꼬 히사시 Semiconductor device mounting structure and semiconductor device mounting method
EP0856889A3 (en) * 1997-02-03 2000-06-28 Nec Corporation Semiconductor device mount structure and semiconductor device mounting method
EP0856889A2 (en) * 1997-02-03 1998-08-05 Nec Corporation Semiconductor device mount structure and semiconductor device mounting method
KR100780828B1 (en) * 1998-03-18 2008-05-09 히다찌 케이블 리미티드 Semiconductor devices, lead patterned substrates, and electronic devices and manufacturing methods thereof
US6734535B1 (en) 1999-05-14 2004-05-11 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP2004287215A (en) * 2003-03-24 2004-10-14 Fuji Photo Film Co Ltd Transmission type optical modulation apparatus and method for packaging the same

Similar Documents

Publication Publication Date Title
US7312108B2 (en) Method for assembling a ball grid array package with two substrates
JP3461204B2 (en) Multi-chip module
US6222265B1 (en) Method of constructing stacked packages
US6080264A (en) Combination of semiconductor interconnect
US6531338B2 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US6228683B1 (en) High density leaded ball-grid array package
JP2819285B2 (en) Stacked bottom lead semiconductor package
JP2541487B2 (en) Semiconductor device package
KR100326822B1 (en) Semiconductor device with reduced thickness and manufacturing method thereof
JP2002231885A (en) Semiconductor device
JP2000223651A (en) Package for facing multichip
JPH0685161A (en) High density package type semiconductor device
JPH06295935A (en) Semiconductor package
JP2001102515A (en) Semiconductor device
JP2004179442A (en) Multichip module
JP3569585B2 (en) Semiconductor device
JPH0637233A (en) Semiconductor integrated circuit device and its manufacturing method
KR100443516B1 (en) Stack package and manufacturing method thereof
JP3230384B2 (en) Semiconductor device
JP3408375B2 (en) Semiconductor device
JPH08153826A (en) Semiconductor integrated circuit device
JPH0982877A (en) Resin encapsulated semiconductor device and lead frame member used therefore
JPH03236245A (en) Semiconductor device
JPH1022329A (en) Semiconductor device
JPH09107047A (en) Semiconductor device, manufacturing method thereof and electronic device