JP2515273B2 - 短絡移行ア−ク溶接方法及びその装置 - Google Patents
短絡移行ア−ク溶接方法及びその装置Info
- Publication number
- JP2515273B2 JP2515273B2 JP19918384A JP19918384A JP2515273B2 JP 2515273 B2 JP2515273 B2 JP 2515273B2 JP 19918384 A JP19918384 A JP 19918384A JP 19918384 A JP19918384 A JP 19918384A JP 2515273 B2 JP2515273 B2 JP 2515273B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- arc
- output
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K9/00—Arc welding or cutting
- B23K9/06—Arrangements or circuits for starting the arc, e.g. by generating ignition voltage, or for stabilising the arc
- B23K9/067—Starting the arc
- B23K9/0671—Starting the arc by means of brief contacts between the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Arc Welding In General (AREA)
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、短絡移行アーク溶接の改良に係り、特に短
絡区間時に出力電流を所定の波形に制御することにより
溶滴移行を短時間で確実に行ってアークを一層安定的に
発生させて効率の良い短絡移行アークを連続して行える
ようにした方法及びその装置に関する。
絡区間時に出力電流を所定の波形に制御することにより
溶滴移行を短時間で確実に行ってアークを一層安定的に
発生させて効率の良い短絡移行アークを連続して行える
ようにした方法及びその装置に関する。
従来の技術 短絡移行アーク溶接方法は、消耗電極を定速度で送給
しながら、消耗電極の母材への短絡と、引き離しを交互
に行ってアークを発生させて溶接を行うものである。
しながら、消耗電極の母材への短絡と、引き離しを交互
に行ってアークを発生させて溶接を行うものである。
これを行うにあたっての問題点は、スパッタの発生を
抑止すること(短絡の発生時とアークの発生時において
特に難しい)、及び溶接中アークを常に安定して発生さ
せることが強く望まれる。
抑止すること(短絡の発生時とアークの発生時において
特に難しい)、及び溶接中アークを常に安定して発生さ
せることが強く望まれる。
そこで、従来はこのような要請に応えるために直流リ
アクトルの遅延特性を利用して短絡電流を制御している
が、このような方法では、溶接条件が変わる度に必要な
時定数を有するリアクトルを選定することが難点である
うえに、電流の変化時に要求される時定数も非常に大き
いものになるという欠点があり、このため必要なインダ
クタンスは数100μHにも達して、設計、製作が困難と
なって製造コストも高価になるという問題があった。ま
た、短絡時の電流は数100Aと大きな値となるために大き
いインダクタンスを要し、非常に大形のリアクトルが必
要となる。このため、従来では鉄心を用いて大きいイン
ダクタンスを得ているが、このような場合には鉄心の飽
和の問題も無視できず、種々の問題があった。
アクトルの遅延特性を利用して短絡電流を制御している
が、このような方法では、溶接条件が変わる度に必要な
時定数を有するリアクトルを選定することが難点である
うえに、電流の変化時に要求される時定数も非常に大き
いものになるという欠点があり、このため必要なインダ
クタンスは数100μHにも達して、設計、製作が困難と
なって製造コストも高価になるという問題があった。ま
た、短絡時の電流は数100Aと大きな値となるために大き
いインダクタンスを要し、非常に大形のリアクトルが必
要となる。このため、従来では鉄心を用いて大きいイン
ダクタンスを得ているが、このような場合には鉄心の飽
和の問題も無視できず、種々の問題があった。
そこで、近年に至っては直流リアクトルの有する叙上
の問題点を解決すべく、出力フィードバック回路中に位
相遅れ要素を挿入して、負荷の変化に対して出力変化に
位相遅れをもたせて実質上、直流リアクトルの効果を発
生させるようにしたものが種々提案されている。
の問題点を解決すべく、出力フィードバック回路中に位
相遅れ要素を挿入して、負荷の変化に対して出力変化に
位相遅れをもたせて実質上、直流リアクトルの効果を発
生させるようにしたものが種々提案されている。
例えば、特開昭58-112659号に提案されたものは、そ
の改良された代表例である。
の改良された代表例である。
すなわち、このものは、直流電源の出力制御にスイッ
チング素子によるスイッチング制御方式を使用し、かつ
出力制御回路を負荷の変動に対して位相遅れをもたせる
回路を備え、この位相遅れ量を出力の増加時と減少時と
でそれぞれ独立して調整可能な回路構成としたことを特
徴とするもので、従来のように大形の直流リアクトルを
用いることなく、常に溶接に最適な出力上昇速度と下降
速度とを容易に得ることができる利点があり、溶接の安
定性が飛躍的に向上し、かつビード形状の制御が可能に
行えるというものである。
チング素子によるスイッチング制御方式を使用し、かつ
出力制御回路を負荷の変動に対して位相遅れをもたせる
回路を備え、この位相遅れ量を出力の増加時と減少時と
でそれぞれ独立して調整可能な回路構成としたことを特
徴とするもので、従来のように大形の直流リアクトルを
用いることなく、常に溶接に最適な出力上昇速度と下降
速度とを容易に得ることができる利点があり、溶接の安
定性が飛躍的に向上し、かつビード形状の制御が可能に
行えるというものである。
発明が解決しょうとする問題点 本発明は、位相遅れ要素を用いたアーク溶接方法を更
に改良したもので、従来の方法よりも効率が良く、しか
もアークの安定性が良好で、かつ信頼性の高い短絡移行
アーク溶接方法を提供することを解決すべき問題点とし
たものであり、特に従来の方法においては認識されるこ
とのなかった短絡時の出力電流を特定の波形に制御する
ことによって上記した問題点を解決するものである。
に改良したもので、従来の方法よりも効率が良く、しか
もアークの安定性が良好で、かつ信頼性の高い短絡移行
アーク溶接方法を提供することを解決すべき問題点とし
たものであり、特に従来の方法においては認識されるこ
とのなかった短絡時の出力電流を特定の波形に制御する
ことによって上記した問題点を解決するものである。
問題点を解決するための手段 上記の問題点を解決するために、本発明者らは短絡移
行アーク溶接法を実施するにあたって種々の検討を重ね
た結果、短絡時の出力電流の波形を特許請求の範囲に記
載したように設定することにより、溶滴移行を極めて短
時間に確実に行うと同時に、アーク発生時の電流値を抑
制して溶滴移行のための発熱を助長してアークを安定的
に連続して発生させて効率の良いアーク溶接が行えるこ
とを知得し、本発明に到達したものである。
行アーク溶接法を実施するにあたって種々の検討を重ね
た結果、短絡時の出力電流の波形を特許請求の範囲に記
載したように設定することにより、溶滴移行を極めて短
時間に確実に行うと同時に、アーク発生時の電流値を抑
制して溶滴移行のための発熱を助長してアークを安定的
に連続して発生させて効率の良いアーク溶接が行えるこ
とを知得し、本発明に到達したものである。
すなわち、本発明方法によって提供される方法は、消
耗電極を定速度で送給しながら、短絡とアークの発生を
交互に行う短絡移行アーク溶接方法において、アーク発
生時には閉ループによる定電圧制御を行い、かつ短絡時
には閉ループによる電流制御に切り換えて、その短絡区
間時において負荷に供給される出力電流I2の波形を、正
常時にはI2=Ia+Is+It〔ここに、Iaは短絡直前におけ
るアーク電流、Isは予め設定された立上がり分、Itは時
間経過に連れて略直線状に増大する変化分である〕に制
御するとともに、上記短絡区間時においては、アークが
発生するまでは、上記Itが予め設定した基準値Ioに達す
るまでの間は、出力電流をI2に制御する一方、上記Itが
基準値Ioに達した時点でもアークが生じていないときに
は、そのときの出電流I2よりも大きく、かつアークを発
生させるのに十分なレベルの出力電流Ibに切換え制御す
る。
耗電極を定速度で送給しながら、短絡とアークの発生を
交互に行う短絡移行アーク溶接方法において、アーク発
生時には閉ループによる定電圧制御を行い、かつ短絡時
には閉ループによる電流制御に切り換えて、その短絡区
間時において負荷に供給される出力電流I2の波形を、正
常時にはI2=Ia+Is+It〔ここに、Iaは短絡直前におけ
るアーク電流、Isは予め設定された立上がり分、Itは時
間経過に連れて略直線状に増大する変化分である〕に制
御するとともに、上記短絡区間時においては、アークが
発生するまでは、上記Itが予め設定した基準値Ioに達す
るまでの間は、出力電流をI2に制御する一方、上記Itが
基準値Ioに達した時点でもアークが生じていないときに
は、そのときの出電流I2よりも大きく、かつアークを発
生させるのに十分なレベルの出力電流Ibに切換え制御す
る。
また、本発明方法を実施するために提供される装置
は、スイッチング制御回路を駆動して負荷に供給される
出力電圧、電流を閉ループ制御するようにした定電圧制
御回路と電流制御回路とを組合わせ、これらの回路をア
ークの発生、短絡に応じて交互に切換えて作動させるよ
うにしたアーク溶接装置であって、特に上記定電圧制御
回路は、アーク発生時の負荷電圧を検出する電圧検出器
からのアーク検出信号を受けて駆動され、該電圧検出器
からの出力信号を受けて上記スイッチング制御回路に予
め設定された制御値に応じた制御信号を出力する電圧制
御回路を備えてなり、上記電流制御回路は、溶接時の出
力電流I2を、I2=Ia+Is+It(Iaは短絡直前におけるア
ーク電流、Isは予め設定された立上がり分、Itは時間経
過に連れてほぼ直線状に増大する変化分である)で規定
される波形電流に制御するための波形電流制御回路と、
上記I2よりも大きく、アークを発生させるのに十分なレ
ベルの出力電流Ibに制御するための電流設定器と、上記
Itと、予め設定した基準値Ioとを比較する比較回路を有
し、上記Itが基準値Ioまで増大するまでは、出力電流を
I2にするために上記波形電流制御回路で生成された信号
を上記スイッチング制御回路にドライブ信号として出力
させる一方、上記Itが基準値Ioに達した時点で、アーク
が生じていないときには、上記出力電流をIbに切換える
ために、上記電流設定器で生成された信号を上記スイッ
チング制御回路にドライブ信号として出力させる電流切
換回路とを備えたことを要旨としており、更に特許請求
の範囲第3項では、電流制御回路は、短絡時に負荷に供
給される出力電流I2の上限値を予め設定された値Imaxに
制限する短絡電流上限設定器を備えた構成としている。
は、スイッチング制御回路を駆動して負荷に供給される
出力電圧、電流を閉ループ制御するようにした定電圧制
御回路と電流制御回路とを組合わせ、これらの回路をア
ークの発生、短絡に応じて交互に切換えて作動させるよ
うにしたアーク溶接装置であって、特に上記定電圧制御
回路は、アーク発生時の負荷電圧を検出する電圧検出器
からのアーク検出信号を受けて駆動され、該電圧検出器
からの出力信号を受けて上記スイッチング制御回路に予
め設定された制御値に応じた制御信号を出力する電圧制
御回路を備えてなり、上記電流制御回路は、溶接時の出
力電流I2を、I2=Ia+Is+It(Iaは短絡直前におけるア
ーク電流、Isは予め設定された立上がり分、Itは時間経
過に連れてほぼ直線状に増大する変化分である)で規定
される波形電流に制御するための波形電流制御回路と、
上記I2よりも大きく、アークを発生させるのに十分なレ
ベルの出力電流Ibに制御するための電流設定器と、上記
Itと、予め設定した基準値Ioとを比較する比較回路を有
し、上記Itが基準値Ioまで増大するまでは、出力電流を
I2にするために上記波形電流制御回路で生成された信号
を上記スイッチング制御回路にドライブ信号として出力
させる一方、上記Itが基準値Ioに達した時点で、アーク
が生じていないときには、上記出力電流をIbに切換える
ために、上記電流設定器で生成された信号を上記スイッ
チング制御回路にドライブ信号として出力させる電流切
換回路とを備えたことを要旨としており、更に特許請求
の範囲第3項では、電流制御回路は、短絡時に負荷に供
給される出力電流I2の上限値を予め設定された値Imaxに
制限する短絡電流上限設定器を備えた構成としている。
発明の作用及び効果 本発明方法によれば、アーク発生時には定電圧制御を
実施し、短絡発生時には電流制御に自動的に切り換えら
れて、短絡移行によるアーク溶接が連続して行われる。
そして、短絡区間時には負荷に供給される出力電流I2が
正常時には、I2=Ia+Is+It〔ここに、Iaは短絡直前に
おけるアーク電流、Isは予め設定された立上がり分、It
は時間経過に連れて略直線状に増大する変化分である〕
で設定される特定の波形に制御され、このため電圧検出
器により短絡が検出された時には、短絡直前のアーク電
流Iaを基準とした値に予めプリセットされた所定の立上
り分Isを加算した電流が負荷に供給されることになり、
さらに短絡が進行するに連れてこの電流には時間経過に
連れて略直線状に増大する変化分1tが補足される。この
結果、負荷は接触抵抗の大きい時期に大きな短絡電流で
急速に加熱されて素早く溶滴となり、しかもこの溶滴の
加熱温度の上昇とともに負荷の接触抵抗が増大すると、
この短絡電流にはIt分、つまり時間経過に連れて増大す
る変化分が加わって補足されることになるので、消耗電
極は極めて短い時間に小さい溶滴となって確実に分断さ
れると同時にアーク発生時の電流値を抑制し、溶滴移行
のための発熱を助長するので、きわめて細かいビードが
得られ、効率の良い連続した溶接作業が可能となる。
実施し、短絡発生時には電流制御に自動的に切り換えら
れて、短絡移行によるアーク溶接が連続して行われる。
そして、短絡区間時には負荷に供給される出力電流I2が
正常時には、I2=Ia+Is+It〔ここに、Iaは短絡直前に
おけるアーク電流、Isは予め設定された立上がり分、It
は時間経過に連れて略直線状に増大する変化分である〕
で設定される特定の波形に制御され、このため電圧検出
器により短絡が検出された時には、短絡直前のアーク電
流Iaを基準とした値に予めプリセットされた所定の立上
り分Isを加算した電流が負荷に供給されることになり、
さらに短絡が進行するに連れてこの電流には時間経過に
連れて略直線状に増大する変化分1tが補足される。この
結果、負荷は接触抵抗の大きい時期に大きな短絡電流で
急速に加熱されて素早く溶滴となり、しかもこの溶滴の
加熱温度の上昇とともに負荷の接触抵抗が増大すると、
この短絡電流にはIt分、つまり時間経過に連れて増大す
る変化分が加わって補足されることになるので、消耗電
極は極めて短い時間に小さい溶滴となって確実に分断さ
れると同時にアーク発生時の電流値を抑制し、溶滴移行
のための発熱を助長するので、きわめて細かいビードが
得られ、効率の良い連続した溶接作業が可能となる。
また、短絡区間時における負荷に供給される出力電流
がアークスタート時のように、負荷に所定時間、例え
ば、通常の条件下では、数百μ秒〜数m秒程度通電され
ても、次のアークが発生しない時には、予め電流設定器
によって定められたその時点の電流I2レベルより大きい
アークを発生させるのに充分なレベルの電流Ibが負荷に
供給されることになるので、アークを強制的に発生させ
て溶接作業を連続して実施できる。
がアークスタート時のように、負荷に所定時間、例え
ば、通常の条件下では、数百μ秒〜数m秒程度通電され
ても、次のアークが発生しない時には、予め電流設定器
によって定められたその時点の電流I2レベルより大きい
アークを発生させるのに充分なレベルの電流Ibが負荷に
供給されることになるので、アークを強制的に発生させ
て溶接作業を連続して実施できる。
これらの結果、アーク発生時の正常時には出力電流I2
が、I2=Ia+Is+It〔ここに、Iaは短絡直前におけるア
ーク電流、Isは予め設定された立上がり分、Itは時間経
過に連れて略直線状に増大する変化分である〕で規定さ
れる波形に制御され、また上記制御時に負荷に所定時間
出力電流が通電供給されても、次に発生すべきアークが
発生しないような異常時には、負荷への出力電流を、そ
の時のレベルI2よりも大きいレベルIbに切換えてアーク
の発生を強制的に行うことによって、常に信頼性の高い
短絡移行アーク溶接が連続して可能となる。
が、I2=Ia+Is+It〔ここに、Iaは短絡直前におけるア
ーク電流、Isは予め設定された立上がり分、Itは時間経
過に連れて略直線状に増大する変化分である〕で規定さ
れる波形に制御され、また上記制御時に負荷に所定時間
出力電流が通電供給されても、次に発生すべきアークが
発生しないような異常時には、負荷への出力電流を、そ
の時のレベルI2よりも大きいレベルIbに切換えてアーク
の発生を強制的に行うことによって、常に信頼性の高い
短絡移行アーク溶接が連続して可能となる。
更に電流制御回路に短絡電流上限設定回路を設けた場
合には、負荷に供給される出力電流が常に監視されてい
るので、短絡時に無限に増大することが未然に防止で
き、スパッタの発生の抑制されたアーク溶接が連続して
実施できる利点もある。
合には、負荷に供給される出力電流が常に監視されてい
るので、短絡時に無限に増大することが未然に防止で
き、スパッタの発生の抑制されたアーク溶接が連続して
実施できる利点もある。
発明の実施例 以下に、添付図を参照しつつ本発明方法をその装置の
構成とともに詳細に説明する。
構成とともに詳細に説明する。
第1図に、本発明装置の構成をブロック線図をもって
示す。
示す。
本発明装置は、図に見るように、スイッチング制御回
路10を駆動して負荷に供給される出力電圧、電流を閉ル
ープ制御するようにした定電圧制御回路と、電流制御回
路とを組合わせて構成されており、アーク発生時には定
電圧制御が行われ、かつ短絡時には電流制御が行われる
ようになっている。
路10を駆動して負荷に供給される出力電圧、電流を閉ル
ープ制御するようにした定電圧制御回路と、電流制御回
路とを組合わせて構成されており、アーク発生時には定
電圧制御が行われ、かつ短絡時には電流制御が行われる
ようになっている。
図において、1は不図示の制御系によって所定速度で
送給される消耗電極(溶接ワイヤ)、2は被溶接部材で
ある母材、3はアーク発生時に生じる溶接アークを示
し、4は電流検出器、5は電圧検出器、6は定電圧制御
モード時に駆動される電圧制御回路、7は電流制御モー
ド時に駆動される電流制御回路、8は平滑回路、9は整
流回路、10は負荷に対して必要な電圧,電流を供給する
ために設けたスイッチング制御回路、11は電圧検出器5
からのアーク検出信号,短絡検出信号により定電圧制御
と電流制御を交互に切り換えるスイッチング手段であ
る。
送給される消耗電極(溶接ワイヤ)、2は被溶接部材で
ある母材、3はアーク発生時に生じる溶接アークを示
し、4は電流検出器、5は電圧検出器、6は定電圧制御
モード時に駆動される電圧制御回路、7は電流制御モー
ド時に駆動される電流制御回路、8は平滑回路、9は整
流回路、10は負荷に対して必要な電圧,電流を供給する
ために設けたスイッチング制御回路、11は電圧検出器5
からのアーク検出信号,短絡検出信号により定電圧制御
と電流制御を交互に切り換えるスイッチング手段であ
る。
ここに、電圧制御回路6は電圧検出器5がアークの発
生を検知した時に駆動され、発生したアーク3を安定的
に維持して消耗電極1を加熱溶融させるためにスイッチ
ング制御回路10を閉ループ制御して、アーク発生区間時
(T2〜T1)には第3図(a)で示されるような一定の出
力電圧Vを負荷に安定的に供給する。
生を検知した時に駆動され、発生したアーク3を安定的
に維持して消耗電極1を加熱溶融させるためにスイッチ
ング制御回路10を閉ループ制御して、アーク発生区間時
(T2〜T1)には第3図(a)で示されるような一定の出
力電圧Vを負荷に安定的に供給する。
また、電流制御回路7は、電圧検出器5が短絡を検知
した時に駆動され、正常時には負荷に対して、第3図
(b)に示したような出力電流I2を供給するが、出力電
流が負荷に所定時間t0継続して供給されても(実施例で
は、時間の経過に連れて増大する積分回路の出力Itが所
定の基準値Ioに達するまでの時間をtoとしている)、次
に発生すべきアークが生じない時には、第3図(c)に
おいてIbで示したように負荷に供給する電流を、その時
のレベルI2よりも大きいレベルIbに切り換えてアークを
強制的に発生するように構成されている。
した時に駆動され、正常時には負荷に対して、第3図
(b)に示したような出力電流I2を供給するが、出力電
流が負荷に所定時間t0継続して供給されても(実施例で
は、時間の経過に連れて増大する積分回路の出力Itが所
定の基準値Ioに達するまでの時間をtoとしている)、次
に発生すべきアークが生じない時には、第3図(c)に
おいてIbで示したように負荷に供給する電流を、その時
のレベルI2よりも大きいレベルIbに切り換えてアークを
強制的に発生するように構成されている。
つまり、短絡区間時(T1〜T2)に負荷に供給される電
流は正常時には、I2、つまり第3図(b)に示したよう
にIa+Is+Itとして表わされ、発生すべきアークの発生
しない異常時にはI′2、つまり第3図(c)に示した
ような波形を呈する。
流は正常時には、I2、つまり第3図(b)に示したよう
にIa+Is+Itとして表わされ、発生すべきアークの発生
しない異常時にはI′2、つまり第3図(c)に示した
ような波形を呈する。
第2図は、第1図のブロック線図を更に詳細にした構
成図であり、スイッチング制御回路10はパワートランジ
スタなどによって具体化された出力調整素子101をドラ
イバ102で駆動する構成となし、このドライバ102はパル
ス幅制御回路103によりドライブパルスのパルス幅が調
節可能になっている。
成図であり、スイッチング制御回路10はパワートランジ
スタなどによって具体化された出力調整素子101をドラ
イバ102で駆動する構成となし、このドライバ102はパル
ス幅制御回路103によりドライブパルスのパルス幅が調
節可能になっている。
また、スイッチング手段11としては、パルス幅制御回
路103の後段に設けたスイッチング回路11が採用されて
おり、このスイッチング回路11は、上記した電圧検出器
5からアーク検出信号を受けると制御モードを定電圧制
御に選択し、更に短絡検出信号を受けると制御モードを
定電圧制御から電流制御に切り換える。
路103の後段に設けたスイッチング回路11が採用されて
おり、このスイッチング回路11は、上記した電圧検出器
5からアーク検出信号を受けると制御モードを定電圧制
御に選択し、更に短絡検出信号を受けると制御モードを
定電圧制御から電流制御に切り換える。
このスイッチング回路11の後段には、電圧制御回路6
と、電流制御回路7とが接続されており、電圧制御回路
6は、実施例では誤差増幅器61、電圧制御器62を含んで
構成されており、誤差増幅器61では、電圧検出器5から
の出力信号と電圧設定器62からの出力信号が比較され
て、両者の誤差出力がスイッチング回路11を介してパル
ス幅制御回路103に送られている。
と、電流制御回路7とが接続されており、電圧制御回路
6は、実施例では誤差増幅器61、電圧制御器62を含んで
構成されており、誤差増幅器61では、電圧検出器5から
の出力信号と電圧設定器62からの出力信号が比較され
て、両者の誤差出力がスイッチング回路11を介してパル
ス幅制御回路103に送られている。
ここに、電圧設定器62は定電圧制御モード時における
制御値を規定するもので、定電圧制御モードの実行時に
は、出力調整素子101に制御値に応じた信号が送られて
負荷に一定電圧を供給するフィードバック制御がなされ
る。
制御値を規定するもので、定電圧制御モードの実行時に
は、出力調整素子101に制御値に応じた信号が送られて
負荷に一定電圧を供給するフィードバック制御がなされ
る。
一方、電流制御回路7は、短絡を検知して積分を開始
する積分回路77、サンプルホールド回路78、立上り量設
定器79、加算回路74より構成され、出力電流をI2に制御
するための信号を生成する波形制御回路と、出力電流を
Ibにするための信号を生成するための電流設定器と72、
スイチング回路70で構成された電流切換回路とを組み合
わせて構成されており、実施例では、スイッチング回路
70と誤差増幅器71,電流設定器72及びコンパレータ73,更
に加算回路74,I/Vコンバータ75、時間設定器76、積分回
路77,サンプルホールド回路78,立上り量設定器79とを組
合わせて構成されており、スイッチング回路70は、コン
パレータ73の反転出力信号により、加算回路74と電流設
定器72との選択切り換えを可能にしており、コンパレー
タ73から反転出力信号が出力されると、加算回路74から
電流設定器72に切り換え接続される。
する積分回路77、サンプルホールド回路78、立上り量設
定器79、加算回路74より構成され、出力電流をI2に制御
するための信号を生成する波形制御回路と、出力電流を
Ibにするための信号を生成するための電流設定器と72、
スイチング回路70で構成された電流切換回路とを組み合
わせて構成されており、実施例では、スイッチング回路
70と誤差増幅器71,電流設定器72及びコンパレータ73,更
に加算回路74,I/Vコンバータ75、時間設定器76、積分回
路77,サンプルホールド回路78,立上り量設定器79とを組
合わせて構成されており、スイッチング回路70は、コン
パレータ73の反転出力信号により、加算回路74と電流設
定器72との選択切り換えを可能にしており、コンパレー
タ73から反転出力信号が出力されると、加算回路74から
電流設定器72に切り換え接続される。
ここに、誤差増幅器71はスイッチング回路70を介して
出力される加算回路74からの出力を基準として、I/Vコ
ンバータ75からの出力との比較をなし、両者の出力誤差
を増幅しており、その誤差出力がスイッチング回路11を
介してパルス幅制御回路103に送られて、第3図(b)
に示した短絡区間(T1〜T2)時の電流制御がなされる。
つまり、短絡区間時の正常時には、加算回路74からの加
算出力により規定され、第3図(b)に示した特異な波
形を有した出力電流I2が負荷に供給される。
出力される加算回路74からの出力を基準として、I/Vコ
ンバータ75からの出力との比較をなし、両者の出力誤差
を増幅しており、その誤差出力がスイッチング回路11を
介してパルス幅制御回路103に送られて、第3図(b)
に示した短絡区間(T1〜T2)時の電流制御がなされる。
つまり、短絡区間時の正常時には、加算回路74からの加
算出力により規定され、第3図(b)に示した特異な波
形を有した出力電流I2が負荷に供給される。
ところが、一方コンパレータ73が積分回路77の出力と
時間設定器76の出力を比較し、短絡時間が一定時間to継
続して、積分回路77の出力Itが時間設定器76の基準値Io
を越えた時には反転出力信号を出してスイッチング回路
70を作動し、加算回路74からの出力を遮断し、電流設定
器72からの出力を誤差増幅器71に出力する。つまり、こ
のコンパレータ73では、積分回路77の出力を時間設定器
76の出力を基準にして比較動作をすることにより短絡時
に負荷に供給される出力電流の通電時間t0を判断してお
り、積分回路77の出力が時間設定器76の出力を越えると
所定の通電時間t0が経過したものと判断されてスイッチ
ング回路70に反転出力信号を送って電流設定器72によっ
て規定される大レベルの電流Ibを負荷に供給することに
なる。
時間設定器76の出力を比較し、短絡時間が一定時間to継
続して、積分回路77の出力Itが時間設定器76の基準値Io
を越えた時には反転出力信号を出してスイッチング回路
70を作動し、加算回路74からの出力を遮断し、電流設定
器72からの出力を誤差増幅器71に出力する。つまり、こ
のコンパレータ73では、積分回路77の出力を時間設定器
76の出力を基準にして比較動作をすることにより短絡時
に負荷に供給される出力電流の通電時間t0を判断してお
り、積分回路77の出力が時間設定器76の出力を越えると
所定の通電時間t0が経過したものと判断されてスイッチ
ング回路70に反転出力信号を送って電流設定器72によっ
て規定される大レベルの電流Ibを負荷に供給することに
なる。
第3図(c)は、この場合に負荷に供給される電流
I′2の波形を示しており、始めはI′sで立上り、t0時
間はこのようなレベルの電流が負荷に継続して供給され
た後は、その電流レベルがIbで示したように急速に増大
していることが分かる。
I′2の波形を示しており、始めはI′sで立上り、t0時
間はこのようなレベルの電流が負荷に継続して供給され
た後は、その電流レベルがIbで示したように急速に増大
していることが分かる。
一方、サンプルホールド回路78は、I/Vコンバータ75
を介して送られて来る出力電流Iaに対応した電圧信号を
サンプリングし、上記した電圧検出器5から短絡検出信
号を受けるたびに、そのサンプリングした信号をホール
ドして出力するものであり、また立上り量設定器79は、
出力電流の立上り分Isを任意に規定するために溶接条件
に応じて定めたレベルの電圧信号を出力し、積分回路77
は出力電流がIs分だけ立上がった後に、補足される変化
分Itの勾配値tanδを規定する。
を介して送られて来る出力電流Iaに対応した電圧信号を
サンプリングし、上記した電圧検出器5から短絡検出信
号を受けるたびに、そのサンプリングした信号をホール
ドして出力するものであり、また立上り量設定器79は、
出力電流の立上り分Isを任意に規定するために溶接条件
に応じて定めたレベルの電圧信号を出力し、積分回路77
は出力電流がIs分だけ立上がった後に、補足される変化
分Itの勾配値tanδを規定する。
したがって、この実施例では、電流制御モードの正常
時には誤差増幅器71には、I/Vコンバータ75の出力信号
と、加算回路74の出力、つまりサンプルホールド回路7
8、立上り量設定器79、積分回路77の加算された信号とI
/Vコンバータ75からの出力信号が入力され、これらの誤
差信号がスイッチング回路11に供給されて、短絡区間時
の出力電流は第3図(b)に示したような波形に制御さ
れている。
時には誤差増幅器71には、I/Vコンバータ75の出力信号
と、加算回路74の出力、つまりサンプルホールド回路7
8、立上り量設定器79、積分回路77の加算された信号とI
/Vコンバータ75からの出力信号が入力され、これらの誤
差信号がスイッチング回路11に供給されて、短絡区間時
の出力電流は第3図(b)に示したような波形に制御さ
れている。
ところが、このような電流制御モード時においては、
コンパレータ73は、積分回路77の出力信号と時間設定器
76の出力信号を比較動作しており、制御の異常を検出し
ている。
コンパレータ73は、積分回路77の出力信号と時間設定器
76の出力信号を比較動作しており、制御の異常を検出し
ている。
つまり、負荷に出力電流I2が所定時間toの間供給され
ても、電圧検出器5からアーク検出信号が出力されず、
アークが生じないときにはコンパレータ73からスイッチ
ング回路70には反転出力信号が送られて加算回路74の出
力を遮断し、電流設定器72の出力を誤差増幅器71がスイ
ッチング回路11を介してパルス幅制御回路103に送られ
るので、負荷への出力電流は、そのときのレベルI2より
も大きくアークを発生させるのに充分なレベルIbに切換
わり、第3図(c)で示したような出力電流が供給され
ることになり、この結果、アークが強制的に生じること
になる。
ても、電圧検出器5からアーク検出信号が出力されず、
アークが生じないときにはコンパレータ73からスイッチ
ング回路70には反転出力信号が送られて加算回路74の出
力を遮断し、電流設定器72の出力を誤差増幅器71がスイ
ッチング回路11を介してパルス幅制御回路103に送られ
るので、負荷への出力電流は、そのときのレベルI2より
も大きくアークを発生させるのに充分なレベルIbに切換
わり、第3図(c)で示したような出力電流が供給され
ることになり、この結果、アークが強制的に生じること
になる。
なお、図示はされていないが、電流制御モード時にお
ける正常時に短絡電流が無限に上昇しないように上限電
流Imaxを規定する回路を、短絡電流上限設定器として、
加算回路74の出力側に組み込むことは望ましく、このよ
うにすれば短絡時の出力電流I2が無限に増大するのが未
然に防止されることになり、短絡制御時のスパッタの発
生が有効に抑制されることになる。
ける正常時に短絡電流が無限に上昇しないように上限電
流Imaxを規定する回路を、短絡電流上限設定器として、
加算回路74の出力側に組み込むことは望ましく、このよ
うにすれば短絡時の出力電流I2が無限に増大するのが未
然に防止されることになり、短絡制御時のスパッタの発
生が有効に抑制されることになる。
次に、第2図に示したブロック線図と,第3図の波形
図を参照して回路の動作と本発明方法を説明する。
図を参照して回路の動作と本発明方法を説明する。
アーク溶接のスタート時には、アークの発生を容易に
するために適当な前置制御がなされ、消耗電極1が定速
度で送給されてアーク3が強制的に発生される。
するために適当な前置制御がなされ、消耗電極1が定速
度で送給されてアーク3が強制的に発生される。
アーク3が発生すると、電圧検出器5からスイッチン
グ回路11にアーク検出信号が送られて電圧制御回路7が
パルス幅制御回路103に接続される。したがって、制御
は通常の定電圧制御モードが選択され、電圧設定器62に
よって予め設定された出力電圧が負荷に供給されること
になる。この時の出力電圧Vの波形は第3図(a)に示
されている。
グ回路11にアーク検出信号が送られて電圧制御回路7が
パルス幅制御回路103に接続される。したがって、制御
は通常の定電圧制御モードが選択され、電圧設定器62に
よって予め設定された出力電圧が負荷に供給されること
になる。この時の出力電圧Vの波形は第3図(a)に示
されている。
しかるに、消耗電極1の送給が更に続けて行われて、
消耗電極1と母材2との間隙距離が次第に減少して、ア
ークから短絡に至る。
消耗電極1と母材2との間隙距離が次第に減少して、ア
ークから短絡に至る。
すると、電圧検出器5は、直ちにその状態を検出し、
短絡検出信号を出力する。
短絡検出信号を出力する。
すなわち、この状態では、出力電圧が数十ボルトから
零ボルト付近に急変するので、この状態を電圧検出器5
により検出するには、電圧検出器5を例えば、比較器で
基準電圧と比較できるように構成すればよい。
零ボルト付近に急変するので、この状態を電圧検出器5
により検出するには、電圧検出器5を例えば、比較器で
基準電圧と比較できるように構成すればよい。
第2図に示した実施例では、この時の検出信号でスイ
ッチング回路11を駆動して、電圧制御回路6を直ちに遮
断して電流制御回路7をパルス幅設定回路103に接続す
る構成にしてあり、同時に積分回路77及びサンプルホー
ルド回路78にも駆動信号を送って閉ループによる電流制
御が可能になるようになっている。
ッチング回路11を駆動して、電圧制御回路6を直ちに遮
断して電流制御回路7をパルス幅設定回路103に接続す
る構成にしてあり、同時に積分回路77及びサンプルホー
ルド回路78にも駆動信号を送って閉ループによる電流制
御が可能になるようになっている。
しかして、電圧検出器5が、短絡検出信号を出力する
と、スイッチング回路11は電流制御モードに切り換わ
り、積分回路77が駆動され、かつサンプルホールド回路
78がサンプリングした信号をホールドする。この結果、
電流制御モードの正常時には誤差増幅器71には、積分回
路77、サンプルホールド回路78、立上り量設定器79の各
々から出力された加算信号が制御値の基準信号として誤
差増幅器71に入力され、I/Vコンバータ75を介して電流
検出器4より送られて来る出力電流Iaと比較されて、加
算信号によって規定された上述したような特異な波形を
した出力電流I2(第3図(b)参照)が出力されること
になる。そして、このような電流制御モード時に異常が
生じたりして、負荷に供給される出力電流が所定時間t0
通電されても、次に生じるべきアークが発生されないよ
うな場合には、第3図(c)にIbで示したようにその出
力電流は、アークを発生させるために予め設定された充
分に大きいレベルに切り換わってアークを強制的に発生
させることになる。
と、スイッチング回路11は電流制御モードに切り換わ
り、積分回路77が駆動され、かつサンプルホールド回路
78がサンプリングした信号をホールドする。この結果、
電流制御モードの正常時には誤差増幅器71には、積分回
路77、サンプルホールド回路78、立上り量設定器79の各
々から出力された加算信号が制御値の基準信号として誤
差増幅器71に入力され、I/Vコンバータ75を介して電流
検出器4より送られて来る出力電流Iaと比較されて、加
算信号によって規定された上述したような特異な波形を
した出力電流I2(第3図(b)参照)が出力されること
になる。そして、このような電流制御モード時に異常が
生じたりして、負荷に供給される出力電流が所定時間t0
通電されても、次に生じるべきアークが発生されないよ
うな場合には、第3図(c)にIbで示したようにその出
力電流は、アークを発生させるために予め設定された充
分に大きいレベルに切り換わってアークを強制的に発生
させることになる。
これらの制御の結果、アーク発生時には、装置は定電
圧制御モードとなり、かつ短絡発生時には電流制御モー
ドとなって、その正常時には第3図(b)で示した特異
な波形の出力電流I2が負荷に供給され、またアークの発
生が不完全となるような異常時には第3図(c)に示し
たような波形の出力電流I2′が負荷に供給されることに
なり短い時間に小さい溶滴となって確実に分断されて、
効率の良いアーク溶接が行われる訳である。
圧制御モードとなり、かつ短絡発生時には電流制御モー
ドとなって、その正常時には第3図(b)で示した特異
な波形の出力電流I2が負荷に供給され、またアークの発
生が不完全となるような異常時には第3図(c)に示し
たような波形の出力電流I2′が負荷に供給されることに
なり短い時間に小さい溶滴となって確実に分断されて、
効率の良いアーク溶接が行われる訳である。
第1図は、本発明装置の概略構成を示すブロック線図、
第2図は第1図に示した装置を更に詳細に示すブロック
線図、第3図は本発明方法によって制御される出力電
圧、出力電流の波形図である。 (符号の説明) 図において、1は消耗電極、2は母材、3は溶接時に発
生するアーク、4は電流検出器、5は電圧検出器、10は
スイッチング制御回路である。
第2図は第1図に示した装置を更に詳細に示すブロック
線図、第3図は本発明方法によって制御される出力電
圧、出力電流の波形図である。 (符号の説明) 図において、1は消耗電極、2は母材、3は溶接時に発
生するアーク、4は電流検出器、5は電圧検出器、10は
スイッチング制御回路である。
Claims (3)
- 【請求項1】消耗電極を定速度で送給しながら、短絡と
アークの発生を交互に行う短絡移行アーク溶接方法であ
って、 アーク発生時には閉ループによる定電圧制御を行う一
方、短絡時には閉ループによる電流制御に切り換えて、
その短絡区間時において負荷に供給される出力電流I
2を、 I2=Ia+Is+It(Iaは短絡直前におけるアーク電流、Is
は予め設定された立上がり分、Itは時間経過に連れてほ
ぼ直線状に増大する変化分である)で規定された電流波
形に制御するものにおいて、 上記短絡区間時においては、 アークが発生するまでは上記Itが予め設定した基準値Io
に達するまでの時間の間、出力電流をI2に制御する一
方、 上記Itが基準値Ioに達した時点においてもアークを生じ
ていないときには、そのときの出力電流I2よりも大き
く、アークを発生させるのに十分なレベルの出力電流Ib
に切換え制御することを特徴とする短絡移行アーク溶接
方法。 - 【請求項2】スイッチング制御回路を駆動して負荷に供
給される出力電圧、電流を閉ループ制御するようにした
定電圧制御回路と電流制御回路とを組合わせ、これらの
回路をアークの発生、短絡に応じて交互に切換えて作動
させるようにしたアーク溶接装置であって、 上記定電圧制御回路は、アーク発生時の負荷電圧を検出
する電圧検出器からのアーク検出信号を受けて駆動さ
れ、該電圧検出器からの出力信号を受けて上記スイッチ
ング制御回路に予め設定された制御値に応じた制御信号
を出力する電圧制御回路を備えてなり、 上記電流制御回路は、 溶接時の出力電流I2を、 I2=Ia+Is+It(Iaは短絡直前におけるアーク電流、Is
は予め設定された立上がり分、Itは時間経過に連れてほ
ぼ直線状に増大する変化分である)で規定される波形電
流に制御するための波形電流制御回路と、 上記出力電流I2よりも大きく、アークを発生させるのに
十分なレベルの出力電流Ibに制御するための電流設定器
と、 上記Itと、予め設定した基準値Ioとを比較する比較回路
を有し、上記Itが基準値Ioに達するまでは、上記出力電
流をI2にするために上記波形電流制御回路で生成された
信号を上記スイッチング制御回路にドライブ信号として
出力させる一方、上記Itが基準値Ioに達した時点で、ア
ークが生じていないときには、上記出力電流をIbに切換
えるために、上記電流設定器で生成された信号を上記ス
イッチング制御回路にドライブ信号として出力させる電
流切換回路とを備えた構成としたアーク溶接装置。 - 【請求項3】上記電流制御回路は、短絡時に負荷に供給
される出力電流I2の上限値を予め設定された値Imaxに制
限する短絡電流上限設定器を備えたものである特許請求
の範囲第2項記載のアーク溶接装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19918384A JP2515273B2 (ja) | 1984-09-21 | 1984-09-21 | 短絡移行ア−ク溶接方法及びその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19918384A JP2515273B2 (ja) | 1984-09-21 | 1984-09-21 | 短絡移行ア−ク溶接方法及びその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6178567A JPS6178567A (ja) | 1986-04-22 |
JP2515273B2 true JP2515273B2 (ja) | 1996-07-10 |
Family
ID=16403518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19918384A Expired - Lifetime JP2515273B2 (ja) | 1984-09-21 | 1984-09-21 | 短絡移行ア−ク溶接方法及びその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2515273B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10058947B2 (en) | 2009-11-25 | 2018-08-28 | Panasonic Intellectual Property Management Co., Ltd. | Welding method and welding device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5957687B2 (ja) * | 2012-01-31 | 2016-07-27 | パナソニックIpマネジメント株式会社 | アーク溶接装置 |
JP6524412B2 (ja) * | 2015-03-13 | 2019-06-05 | パナソニックIpマネジメント株式会社 | アーク溶接制御方法 |
CN114200258B (zh) * | 2021-11-23 | 2024-04-09 | 昆明理工大学 | 一种基于电信号的电弧起弧检测方法 |
-
1984
- 1984-09-21 JP JP19918384A patent/JP2515273B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10058947B2 (en) | 2009-11-25 | 2018-08-28 | Panasonic Intellectual Property Management Co., Ltd. | Welding method and welding device |
US10850340B2 (en) | 2009-11-25 | 2020-12-01 | Panasonic Intellectual Property Management Co., Ltd. | Welding device |
Also Published As
Publication number | Publication date |
---|---|
JPS6178567A (ja) | 1986-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9878395B2 (en) | Method for detecting current transfer in a plasma arc | |
US6933466B2 (en) | Method and apparatus for arc welding with wire heat control | |
JP4875311B2 (ja) | 消耗電極アーク溶接のくびれ検出時電流制御方法 | |
EP1410867B1 (en) | Power supply for short-circuiting arc welding and automatic welding machine utilizing the same | |
US4560857A (en) | Consumable electrode type arc welding apparatus having a selectable start current | |
US11541475B2 (en) | Method and system for short-arc welding | |
JP2515273B2 (ja) | 短絡移行ア−ク溶接方法及びその装置 | |
US4476376A (en) | Direct-current arc welding machine having current control for preventing arc extinction following short circuits | |
US20080006613A1 (en) | Short resistant welder | |
CN107206527B (zh) | 用于tig启动的焊接类型电力供应装置 | |
US4456813A (en) | Hot wire type arc welding system | |
JP2733624B2 (ja) | パルスアーク溶接方法及びこの方法を用いたパルスアーク溶接装置 | |
JP2672173B2 (ja) | 溶接電源の出力制御方法 | |
JPH0127825B2 (ja) | ||
JP2672172B2 (ja) | 溶接電源の出力制御方法 | |
JP3736065B2 (ja) | 消耗電極式アーク溶接機の出力制御装置 | |
JP3033368B2 (ja) | 消耗電極式パルスアーク溶接方法 | |
JPH0616944B2 (ja) | 短絡移行アーク溶接装置 | |
JP2007038290A (ja) | 溶接条件選択制御方法 | |
JP7429598B2 (ja) | アーク溶接電源 | |
JPS6178566A (ja) | 短絡移行ア−ク溶接方法及びその装置 | |
JP2964680B2 (ja) | 直流アーク溶接用電源装置 | |
JPH04270069A (ja) | パルスmag溶接アークスタート制御方法 | |
WO1993000195A1 (en) | Improved pulsed arc welding system | |
JPS5978778A (ja) | ア−ク起動方法 |