JP2513455B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2513455B2
JP2513455B2 JP59110131A JP11013184A JP2513455B2 JP 2513455 B2 JP2513455 B2 JP 2513455B2 JP 59110131 A JP59110131 A JP 59110131A JP 11013184 A JP11013184 A JP 11013184A JP 2513455 B2 JP2513455 B2 JP 2513455B2
Authority
JP
Japan
Prior art keywords
insulating film
film
resist
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59110131A
Other languages
English (en)
Other versions
JPS60254613A (ja
Inventor
和文 三本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP59110131A priority Critical patent/JP2513455B2/ja
Publication of JPS60254613A publication Critical patent/JPS60254613A/ja
Application granted granted Critical
Publication of JP2513455B2 publication Critical patent/JP2513455B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、半導体装置の製造方法に係り、特に、自己
整合性を利用してオーミックコンタクトをとる開孔部を
形成する半導体装置の製造方法に関する。
(ロ) 従来技術 一般に、自己整合性(セルフアライン)を利用して各
導電型領域のオーミックコンタクトをとる開孔部を形成
するには、異なるエッチング特性を有する物質を基板表
面に積層して、まず上層を選択エッチングし、次にこれ
をマスクとして下層を選択エッチングしている。
しかして、前記の自己整合性を利用する場合、下層の
膜厚に基づいてサイドエッチング量が決定されており、
このサイドエッチング量に起因して上層のオーバハング
構造を形成している。
そして例えば、前記下層の膜厚が比較的薄い場合に
は、サイドエッチング量が小さいので、オーバハング構
造になりにくい反面、基板に対してのパッシベーション
効果が劣化するという問題を生じる。
また、前記下層の膜厚が厚い場合には、前記パッシベ
ーション効果が向上する反面、下層のサイドエッチング
量が大きくなるので、前記の上層がオーバハング構造と
なり、しかる後、アルミニウム等の電極(配線等)を蒸
着形成すると、前記オーバハング構造によって電極或い
は配線材料の段差切れを引き起こすという問題を生じ
る。
従って、上述するようにいずれの場合でも製品として
の歩留りおよび信頼性の低下を招くという欠点がある。
(ハ) 目的 本発明は、電極或いは配線材料の段差切れを防止する
と共に、製品としての歩留りおよび信頼性の向上を図る
半導体装置の製造方法を提供することを目的としてい
る。
(ニ) 構成 本発明に係る半導体装置の製造方法は、基板表面上に
櫛状の電極が形成されており、当該櫛状の電極の歯に相
当する部分でオーミックコンタクトがとられた半導体装
置の製造方法であって、基板表面上に互いに異なるエッ
チング特性を有する下層絶縁膜、上層絶縁膜を順次積層
し、上層絶縁膜を選択エッチングすることにより上層絶
縁膜にオーミックコンタクト用の開口部を形成し、その
後、当該開口部の縁である上層絶縁膜の段差部のうちで
も、前期櫛状の電極の歯の基端側に相当する部分をレジ
スト膜で覆い、上層絶縁膜及びレジスト膜をマスクとし
て下層絶縁膜を選択エッチングすることにより下層絶縁
膜にコンタクトホールを形成し、このとき下層絶縁膜の
うちでもレジスト膜で覆われた部分については上層絶縁
膜の段差部の手前近くで除去するようにし、その後、前
記レジスト膜を除去し、基板表面上に櫛状の電極を形成
したことを特徴としている。
(ホ) 実施例 第1図の本発明に係る方法で製造した半導体装置の一
実施例を略示した平面説明図である。
11および21は、例えばアルミニウム等からなる櫛歯状
のベース電極およびエミッタ電極であり、それぞれ略円
形のボンディングパッド13、23が導出されている。
12および22は、ベース電極およびエミッタ電極のオー
ミックコンタクト領域である。
第2図は第1図で示したA−A′線拡大断面図であ
る。
1はシリコンからなる半導体基板であり、この表面に
は下層としてのシリコン酸化膜30が、その上部には上層
としての絶縁膜40がそれぞれ積層されている。
前記絶縁膜40は、例えばシリコン窒化膜或いは多結晶
シリコン等からなり、前記シリコン酸化膜30のエッチン
グ特性とは異なるものである。
しかして、上述した半導体装置の製造方法を以下第3
図に従って説明する。
(a) 基板にベース10を拡散形成した後、この基板表
面にシリコン酸化膜30を成長させる。
(b) このシリコン酸化膜30の表面に絶縁膜40を被着
した後、絶縁膜40を選択エッチングすることにより、ベ
ース電極11のオーミックコンタクトをとる部分に相当す
る開孔部を形成する。
(c) 前記開孔された絶縁膜40の段差部41(ベース電
極11のボンディングパット13側)を覆うようにレジスト
50を塗布する。
(d) 前記レジスト50をマスクとしてシリコン酸化膜
30を選択エッチングすることにより、ベース電極コンタ
クトホールを形成する。尚、このシリコン酸化膜30の膜
厚が比較的厚いため、シリコン酸化膜30はサイドエッチ
ングされているが、前記レジスト50を塗布した部分の絶
縁膜40はオーバハング構造になっていない。
(e) 前記レジスト50を除去した後、例えばアルミニ
ウム等の電極材を蒸着することにより、ベース電極11を
形成する。このとき、前記レジスト50を塗布した部分は
段差切れを起こすことはないが、レジスト50を塗布して
いない部分の電極が段差切れを起こしている。尚、ボン
ディングパッド側の電極が断線していないので問題にな
らない。
尚、上述の実施例では、ベース電極のA−A′断面
(第1図)を説明しているが、エミッタ電極も同様に行
われる。
また、上述の実施例では、電極のボンディングパッド
側の絶縁膜40の段差部41だけを覆うようにレジスト50を
塗布しているが、要は電極導出経路となる部分に前記レ
ジスト50の塗布するのが望ましい。
さらに、上層および下層を絶縁膜40およびシリコン酸
化膜30として説明しているが、本発明はこれに限定され
ず、例えば上層を多結晶シリコン、下層をシリコン窒化
膜としてもよく、さらに二層以上であってもかまわない
ことは勿論である。この場合でも上述の実施例と同様の
効果を奏することはいうまでもない。
しかして、上述の実施例では電極について説明してい
るが、本発明は電極に限らず、異なるコンタクト領域間
を接続する配線についても同様の効果を奏する。
(ヘ) 効果 以上、本発明に係る半導体装置の製造方法による場
合、上層絶縁膜及びレジスト膜をマスクとして下層絶縁
膜を選択エッチングすることにより下層絶縁膜にコンタ
クトホールを形成し、このとき下層絶縁膜のうちでもレ
ジスト膜で覆われた部分については上層絶縁膜の段差部
の手前近くまで除去するような構成となっているので、
当該部分がオーバハング構造とならず、櫛状の電極のう
ちでも歯の基端側に相当する部分の段差切れを防止する
ことができ、これに伴って製品としての歩留り及び信頼
性が向上する。これだけでなく、以下に述べるメリット
も期待することができる。
仮に、コンタクトホールを通常のフォトレジストによ
り形成する方法を採るならば、レジストを塗布する分を
考慮し、上層絶縁膜に形成する開口部の幅を大きくとる
ことが必要となり、結果として、櫛状の電極の幅方向の
集積度を大きくとれないことになる。
一方、本願発明による場合、上層絶縁膜及びレジスト
膜をマスクとして下層絶縁膜を選択エッチングしてコン
クトホールを形成しているので、上記方法とは異なり、
上層絶縁膜に形成する開口部の幅を大きくとる必要がな
く、コンタクトホールの幅方向の集積度が向上させるこ
とが可能となる。よって、櫛状の電極を微細な形状にす
ることが可能になる。
【図面の簡単な説明】
第1図は本発明に係る方法で製造された半導体装置の一
実施例を略示した平面説明図、第2図は第1図で示した
A−A′線拡大断面図、第3図は本発明に係る半導体装
置の製造方法の一実施例を略示した説明図である。 11……ベース電極、21……エミッタ電極、12、22……オ
ーミックコンタクト領域、30……シリコン酸化膜、40…
…絶縁膜、50……レジスト。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板表面上に櫛状の電極が形成されてお
    り、当該櫛状の電極の歯に相当する部分でオーミックコ
    ンタクトがとられた半導体装置の製造方法において、基
    板表面上に互いに異なるエッチング特性を有する下層絶
    縁膜、上層絶縁膜を順次積層し、上層絶縁膜を選択エッ
    チングすることにより上層絶縁膜にオーミックコンタク
    ト用の開口部を形成し、その後、当該開口部の縁である
    上層絶縁膜の段差部のうちでも、前記櫛状の電極の歯の
    基端側に相当する部分をレジスト膜で覆い、上層絶縁膜
    及びレジスト膜をマスクとして下層絶縁膜を選択エッチ
    ングすることにより下層絶縁膜にコンタクトホールを形
    成し、このとき下層絶縁膜のうちでもレジスト膜で覆わ
    れた部分については上層絶縁膜の段差部の手前近くまで
    除去するようにし、その後、前記レジスト膜を除去し、
    基板表面上に櫛状の電極を形成したことを特徴とする半
    導体装置の製造方法。
JP59110131A 1984-05-30 1984-05-30 半導体装置の製造方法 Expired - Lifetime JP2513455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59110131A JP2513455B2 (ja) 1984-05-30 1984-05-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59110131A JP2513455B2 (ja) 1984-05-30 1984-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60254613A JPS60254613A (ja) 1985-12-16
JP2513455B2 true JP2513455B2 (ja) 1996-07-03

Family

ID=14527807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59110131A Expired - Lifetime JP2513455B2 (ja) 1984-05-30 1984-05-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2513455B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5384580A (en) * 1976-12-29 1978-07-26 Fujitsu Ltd Manufacture for semiconductor device

Also Published As

Publication number Publication date
JPS60254613A (ja) 1985-12-16

Similar Documents

Publication Publication Date Title
US5403777A (en) Semiconductor bond pad structure and method
US6211070B1 (en) Peripheral structure of a chip as a semiconductor device, and manufacturing method thereof
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
US4695869A (en) GAAS semiconductor device
JP2513455B2 (ja) 半導体装置の製造方法
EP0056908B1 (en) Semiconductor device
EP0019883A2 (en) Semiconductor device comprising a bonding pad
JPH0837289A (ja) 半導体装置及びその製造方法
JPS6125221B2 (ja)
JPS60153149A (ja) 多層配線の形成方法
JPH10261658A (ja) 半導体装置の製造方法
JP2000012589A (ja) バンプ電極形成方法
JPH0342505B2 (ja)
JPH08306701A (ja) 半導体装置
JPH07321127A (ja) 化合物半導体装置及びその製造方法
JPS5825229A (ja) 半導体装置の製造方法
JPH1092765A (ja) 半導体集積回路
JPH0529375A (ja) 半導体装置
KR960011250B1 (ko) 반도체 접속장치 제조방법
JP2001135639A (ja) 半導体装置およびその製造方法
EP0146212A1 (en) Schottky barrier diode and method of manufacturing it
JPH0497528A (ja) 半導体装置及びその製造方法
JP2002043317A (ja) 半導体装置の製造方法
JPH11233544A (ja) 半導体装置
JPH02105411A (ja) 半導体装置