JP2513024B2 - 拡張記憶アドレス制御方式 - Google Patents
拡張記憶アドレス制御方式Info
- Publication number
- JP2513024B2 JP2513024B2 JP1062264A JP6226489A JP2513024B2 JP 2513024 B2 JP2513024 B2 JP 2513024B2 JP 1062264 A JP1062264 A JP 1062264A JP 6226489 A JP6226489 A JP 6226489A JP 2513024 B2 JP2513024 B2 JP 2513024B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- address
- memory
- extended storage
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、拡張記憶装置のアドレス制御方式に関す
る。
る。
［従来の技術］ スーパーコンピュータは、汎用計算機と比べ、桁違い
に高速な演算処理能力を持っており、科学・技術の領域
で色々な研究や技術開発のため、自然現象を表現する種
々の方程式を、たくさんのデータを使って高速に解くこ
とが可能である。
に高速な演算処理能力を持っており、科学・技術の領域
で色々な研究や技術開発のため、自然現象を表現する種
々の方程式を、たくさんのデータを使って高速に解くこ
とが可能である。
例えば、自動車メーカーにおける車体の衝突実験をス
ーパーコンピュータを使ってシミュレーションすること
ができれば、実験に使われる車を削減できる。また、航
空機メーカーでは、従来風洞を使って実験していた翼の
まわりにできる空気の渦の解析に、スーパーコンピュー
タが使われている。
ーパーコンピュータを使ってシミュレーションすること
ができれば、実験に使われる車を削減できる。また、航
空機メーカーでは、従来風洞を使って実験していた翼の
まわりにできる空気の渦の解析に、スーパーコンピュー
タが使われている。
このような大規模科学技術計算を実施するスーパーコ
ンピュータでは、対象とする問題の規模も大きくなり、
必要とするデータは巨大なものになる。
ンピュータでは、対象とする問題の規模も大きくなり、
必要とするデータは巨大なものになる。
従って、多くのデータは、磁気ディスク装置などの二
次記憶におくことになり、必要に応じて、磁気ディスク
と主記憶装置との間でデータを入出力しながら計算を進
めることになる。従って、二次記憶と主記憶装置との間
の入出力時間が、プログラム全体の性能に大きく影響す
ることになる。スーパーコンピュータでは入出力高速化
のために拡張記憶装置を設けている。
次記憶におくことになり、必要に応じて、磁気ディスク
と主記憶装置との間でデータを入出力しながら計算を進
めることになる。従って、二次記憶と主記憶装置との間
の入出力時間が、プログラム全体の性能に大きく影響す
ることになる。スーパーコンピュータでは入出力高速化
のために拡張記憶装置を設けている。
従来、この種のスーパーコンピュータは、システム制
御装置と、それに接続される入出力プロセッサと、制御
プロセッサと、高速演算プロセッサと、第１の主記憶装
置と、第２の主記憶装置と、拡張記憶装置とから構成さ
れている。
御装置と、それに接続される入出力プロセッサと、制御
プロセッサと、高速演算プロセッサと、第１の主記憶装
置と、第２の主記憶装置と、拡張記憶装置とから構成さ
れている。
制御プロセッサは、スーパーバイザー機能をもち、入
出力の制御、ユーザープログラムのコンパイラ、リンク
を実現している。第１の主記憶装置には、制御プロセッ
サを制御する制御プログラムが格納されている。
出力の制御、ユーザープログラムのコンパイラ、リンク
を実現している。第１の主記憶装置には、制御プロセッ
サを制御する制御プログラムが格納されている。
第２の主記憶装置には、ユーザープログラムのロード
モジュールやデータが格納され、高速演算プロセッサ
は、ユーザープログラムを実行している。
モジュールやデータが格納され、高速演算プロセッサ
は、ユーザープログラムを実行している。
入出力プロセッサは、磁気ディスクなどの周辺装置と
第１の主記憶装置とのデータ転送を制御している。
第１の主記憶装置とのデータ転送を制御している。
入出力プロセッサ、制御プロセッサ及び高速演算プロ
セッサは各々独立に動作可能で、システムのスループッ
トを高めている。
セッサは各々独立に動作可能で、システムのスループッ
トを高めている。
拡張記憶装置と第２の主記憶装置とのデータ転送は、
高速演算プロセッサ上の命令で制御されている。
高速演算プロセッサ上の命令で制御されている。
拡張記憶装置と第１の主記憶装置とのデータ転送は制
御プロセッサ上の命令で制御されている。
御プロセッサ上の命令で制御されている。
従来、この種の情報処理装置においては、拡張記憶装
置をユーザーには仮想ディスクとみせることで入出力の
高速化を図ってきた。
置をユーザーには仮想ディスクとみせることで入出力の
高速化を図ってきた。
しかしながら、データベースアクセスの高速化のため
にバッファサイズを拡張してヒット率を向上させ、入出
力の回転を削減するため、主記憶装置上では、その大き
さに限界があるため、拡張記憶装置上で大きなサイズの
バッファを設定する必要があった。
にバッファサイズを拡張してヒット率を向上させ、入出
力の回転を削減するため、主記憶装置上では、その大き
さに限界があるため、拡張記憶装置上で大きなサイズの
バッファを設定する必要があった。
この場合、仮想ディスクのようにみせかけていると、
アドレス空間が不連続なため、大きなサイズでのバッフ
ァをとりたい時などにアドレス空間上の管理のオーバー
ヘッドが大きくなり、オペレーティングシステムのいた
るところでアクセス毎にアドレス管理モジュールをコー
ルする必要があり、性能が低下する要因になっていた。
アドレス空間が不連続なため、大きなサイズでのバッフ
ァをとりたい時などにアドレス空間上の管理のオーバー
ヘッドが大きくなり、オペレーティングシステムのいた
るところでアクセス毎にアドレス管理モジュールをコー
ルする必要があり、性能が低下する要因になっていた。
［発明が解決しようとする課題］ 上述した従来のスーパーコンピュータでは、拡張記憶
装置のアドレスを仮想ディスクとみせかけているため、
オペレーティングシステム上連続アドレス空間とみなせ
ず、データベースの高速化のため、拡張記憶装置上に大
きな連続アドレスのバッファを準備する場合や、拡張記
憶装置をページングバッキングストア、スワッピングバ
ッキングストアまたはそれらのキャッシュとして利用し
てシステムの性能向上とTSSの応答時間の改善を図りた
い場合や、ディスク上のファイルを論理空間にマッピン
グして、ファイルを移送命令でアクセスする時に、論理
空間を多量に使うためバッキングストア入出力が多発す
るので、拡張記憶装置を性能向上のためバッキングスト
アとして使う場合など、アドレス空間上の管理のオーバ
ーヘッドが大きくなり、拡張記憶装置へのアクセスが増
加すればするほどアクセス性能を低下させる欠点があっ
た。
装置のアドレスを仮想ディスクとみせかけているため、
オペレーティングシステム上連続アドレス空間とみなせ
ず、データベースの高速化のため、拡張記憶装置上に大
きな連続アドレスのバッファを準備する場合や、拡張記
憶装置をページングバッキングストア、スワッピングバ
ッキングストアまたはそれらのキャッシュとして利用し
てシステムの性能向上とTSSの応答時間の改善を図りた
い場合や、ディスク上のファイルを論理空間にマッピン
グして、ファイルを移送命令でアクセスする時に、論理
空間を多量に使うためバッキングストア入出力が多発す
るので、拡張記憶装置を性能向上のためバッキングスト
アとして使う場合など、アドレス空間上の管理のオーバ
ーヘッドが大きくなり、拡張記憶装置へのアクセスが増
加すればするほどアクセス性能を低下させる欠点があっ
た。
［課題を解決するための手段］ 本発明によれば、拡張記憶装置と主記憶装置とのデー
タ転送を行なう情報処理装置において、前記拡張記憶装
置を仮想ディスクとみせかけるディスクアドレス指定手
段と、該ディスクアドレス指定手段により指示される仮
想ディスクアドレスを前記拡張記憶装置の第１の物理ア
ドレスに変換するディスクアドレス変換手段と、前記拡
張記憶装置を連続メモリ空間とみせるメモリアドレス指
定手段と、該メモリアドレス指定手段により指定される
メモリアドレスを前記拡張記憶装置の第２の物理アドレ
スに変更するメモリアドレス変換手段と、前記拡張記憶
装置を仮想ディスクとしてみせかけるか連続メモリ空間
としてみせかけるかを判定する種別判定手段と、該種別
判定手段により指示された内容に従い、前記第１及び第
２の物理アドレスのどちらか一方の物理アドレスを用い
て前記拡張記憶装置にアクセスするアクセス制御手段と
を備えたことを特徴とする拡張記憶アドレス制御方式が
得られる。
タ転送を行なう情報処理装置において、前記拡張記憶装
置を仮想ディスクとみせかけるディスクアドレス指定手
段と、該ディスクアドレス指定手段により指示される仮
想ディスクアドレスを前記拡張記憶装置の第１の物理ア
ドレスに変換するディスクアドレス変換手段と、前記拡
張記憶装置を連続メモリ空間とみせるメモリアドレス指
定手段と、該メモリアドレス指定手段により指定される
メモリアドレスを前記拡張記憶装置の第２の物理アドレ
スに変更するメモリアドレス変換手段と、前記拡張記憶
装置を仮想ディスクとしてみせかけるか連続メモリ空間
としてみせかけるかを判定する種別判定手段と、該種別
判定手段により指示された内容に従い、前記第１及び第
２の物理アドレスのどちらか一方の物理アドレスを用い
て前記拡張記憶装置にアクセスするアクセス制御手段と
を備えたことを特徴とする拡張記憶アドレス制御方式が
得られる。
又、本発明によれば、スーパーバイザー機能をもち、
入出力の制御、ユーザープログラムのコンパイラ、リン
クを実現する制御をプロセッサと、該制御プロセッサを
制御する制御プログラムが格納される第１の主記憶装置
と、前記ユーザープログラムのロードモジュールやデー
タが格納される第２の主記憶装置と、前記ユーザープロ
グラムを実行する高速演算プロセッサと、入出力高速化
のための拡張記憶装置と、これら装置を制御するシステ
ム制御装置とを含む情報処理装置において、前記拡張記
憶装置を仮想ディスクとみせかけるディスクアドレス指
定手段と、該ディスクアドレス指定手段により指示され
る仮想ディスクアドレスを前記拡張記憶装置の第１の物
理アドレスに変換するディスクアドレス変換手段と、前
記拡張記憶装置を連続メモリ空間とみせるメモリアドレ
ス指定手段と、該メモリアドレス指定手段により指定さ
れるメモリアドレスを前記拡張記憶装置の第２の物理ア
ドレスに変更するメモリアドレス変換手段と、前記拡張
記憶装置を仮想ディスクとみせかけるか連続メモリ空間
としてみせかけるかを判定する種別判定手段と、該種別
判定手段により指示された内容に従い、前記第１及び第
２の物理アドレスのどちらか一方の物理アドレスを用い
て前記拡張記憶装置にアクセスするアクセス手段とを備
え、前記制御プロセッサにより実行される前記第１の主
記憶装置と前記拡張記憶装置とのデータ転送は、前記メ
モリアドレス指定手段のみによりアドレスを制御するこ
とにより行ない、前記高速演算プロセッサにより実行さ
れる前記第２の主記憶装置と前記拡張記憶装置とのデー
タ転送は、前記ディスクアドレス指定手段と前記メモリ
アドレス指定手段によりアドレスを制御することにより
行なうことを特徴とする拡張記憶アドレス制御方式が得
られる。
入出力の制御、ユーザープログラムのコンパイラ、リン
クを実現する制御をプロセッサと、該制御プロセッサを
制御する制御プログラムが格納される第１の主記憶装置
と、前記ユーザープログラムのロードモジュールやデー
タが格納される第２の主記憶装置と、前記ユーザープロ
グラムを実行する高速演算プロセッサと、入出力高速化
のための拡張記憶装置と、これら装置を制御するシステ
ム制御装置とを含む情報処理装置において、前記拡張記
憶装置を仮想ディスクとみせかけるディスクアドレス指
定手段と、該ディスクアドレス指定手段により指示され
る仮想ディスクアドレスを前記拡張記憶装置の第１の物
理アドレスに変換するディスクアドレス変換手段と、前
記拡張記憶装置を連続メモリ空間とみせるメモリアドレ
ス指定手段と、該メモリアドレス指定手段により指定さ
れるメモリアドレスを前記拡張記憶装置の第２の物理ア
ドレスに変更するメモリアドレス変換手段と、前記拡張
記憶装置を仮想ディスクとみせかけるか連続メモリ空間
としてみせかけるかを判定する種別判定手段と、該種別
判定手段により指示された内容に従い、前記第１及び第
２の物理アドレスのどちらか一方の物理アドレスを用い
て前記拡張記憶装置にアクセスするアクセス手段とを備
え、前記制御プロセッサにより実行される前記第１の主
記憶装置と前記拡張記憶装置とのデータ転送は、前記メ
モリアドレス指定手段のみによりアドレスを制御するこ
とにより行ない、前記高速演算プロセッサにより実行さ
れる前記第２の主記憶装置と前記拡張記憶装置とのデー
タ転送は、前記ディスクアドレス指定手段と前記メモリ
アドレス指定手段によりアドレスを制御することにより
行なうことを特徴とする拡張記憶アドレス制御方式が得
られる。
［実施例］ 次に本発明について図面を参照して説明する。
第１図を参照すると、本発明の一実施例による拡張記
憶アドレス制御方式が適用される情報処理装置は、シス
テム制御装置１と、それに接続されるシステムの入出力
を制御する入出力プロセッサ２と、プログラムのコンパ
イル及びリンク、及びスーパーバイザー機能を有する制
御プロセッサ３と、ベクトル計算主体のユーザープログ
ラムを超高速に実行する高速演算プロセッサ４と、制御
プロセッサ３用のメモリで、オペレーティングシステム
機能の大部分が動作する制御用主記憶装置５と、ベクト
ル計算主体のユーザープログラムのベクトルデータや高
速演算プロセッサ４で実行されるユーザープログラムを
格納した高速演算プロセッサ４用の大容量高速の演算用
主記憶装置６と、拡張記憶装置７とを有する。
憶アドレス制御方式が適用される情報処理装置は、シス
テム制御装置１と、それに接続されるシステムの入出力
を制御する入出力プロセッサ２と、プログラムのコンパ
イル及びリンク、及びスーパーバイザー機能を有する制
御プロセッサ３と、ベクトル計算主体のユーザープログ
ラムを超高速に実行する高速演算プロセッサ４と、制御
プロセッサ３用のメモリで、オペレーティングシステム
機能の大部分が動作する制御用主記憶装置５と、ベクト
ル計算主体のユーザープログラムのベクトルデータや高
速演算プロセッサ４で実行されるユーザープログラムを
格納した高速演算プロセッサ４用の大容量高速の演算用
主記憶装置６と、拡張記憶装置７とを有する。
システム制御装置１は、制御プロセッサ３や入出力プ
ロセッサ２などを含む第１のプロセッサ群に含まれるプ
ロセッサからの、拡張記憶装置７と演算用主記憶装置６
とのデータ転送要求及び高速演算プロセッサ４上に実行
されるユーザープログラムのモニターコール要求に従
い、高速演算プロセッサ４上の命令により拡張記憶装置
７と演算用主記憶装置６とのデータ転送を制御すると共
に、第１のプロセッサ群に含まれるプロセッサから出さ
れる拡張記憶装置７と制御用主記憶装置５とのデータ転
送要求に従い拡張記憶装置７と制御用主記憶装置５との
データ転送を制御する拡張記憶データ転送制御装置９を
含む。
ロセッサ２などを含む第１のプロセッサ群に含まれるプ
ロセッサからの、拡張記憶装置７と演算用主記憶装置６
とのデータ転送要求及び高速演算プロセッサ４上に実行
されるユーザープログラムのモニターコール要求に従
い、高速演算プロセッサ４上の命令により拡張記憶装置
７と演算用主記憶装置６とのデータ転送を制御すると共
に、第１のプロセッサ群に含まれるプロセッサから出さ
れる拡張記憶装置７と制御用主記憶装置５とのデータ転
送要求に従い拡張記憶装置７と制御用主記憶装置５との
データ転送を制御する拡張記憶データ転送制御装置９を
含む。
制御プロセッサ３は、拡張記憶装置７を仮想ディスク
とみせかけるディスクアドレス指定手段20と、拡張記憶
装置７を連続メモリ空間とみせかけるメモリアドレス指
定手段21と、メモリアドレス指定手段21により指定され
るメモリアドレスを拡張記憶装置７の物理アドレスに変
更するメモリアドレス変換手段25とを有する。
とみせかけるディスクアドレス指定手段20と、拡張記憶
装置７を連続メモリ空間とみせかけるメモリアドレス指
定手段21と、メモリアドレス指定手段21により指定され
るメモリアドレスを拡張記憶装置７の物理アドレスに変
更するメモリアドレス変換手段25とを有する。
高速演算プロセッサ４は、ディスクアドレス指定手段
20により指示される仮想ディスクアドレスを拡張記憶装
置７の物理アドレスに変換するディスクアドレス変換手
段23と、メモリアドレス指定手段21により指定されるメ
モリアドレスを拡張記憶装置７の物理アドレスに変更す
るメモリアドレス変換手段24と、拡張記憶装置７を仮想
ディスクとしてみせかけるか連続メモリ空間としてみせ
かけるかを判定する種別判定手段22とを有する。
20により指示される仮想ディスクアドレスを拡張記憶装
置７の物理アドレスに変換するディスクアドレス変換手
段23と、メモリアドレス指定手段21により指定されるメ
モリアドレスを拡張記憶装置７の物理アドレスに変更す
るメモリアドレス変換手段24と、拡張記憶装置７を仮想
ディスクとしてみせかけるか連続メモリ空間としてみせ
かけるかを判定する種別判定手段22とを有する。
制御プロセッサ３は、ジョブの入力や出力編集処理、
ファイル処理、入出力プロセッサ２などのリソース管
理、ジョブのスケジューリングやユーザープログラムの
コンパイラ、リンクなどのスーパーバイザー機能を有す
る。
ファイル処理、入出力プロセッサ２などのリソース管
理、ジョブのスケジューリングやユーザープログラムの
コンパイラ、リンクなどのスーパーバイザー機能を有す
る。
高速演算プロセッサ４は、ユーザープログラムのベク
トル命令やスカラー命令を高速に実行できる機能をも
ち、特にベクトル計算を高速に実行するための多重並列
パイプライン方式を採用している。演算パイプラインに
連続的にデータを供給するため、高速演算プロセッサ４
と演算用主記憶装置６との間のスループットが高くなる
ように、演算用データ転送制御装置８により制御されて
いる。
トル命令やスカラー命令を高速に実行できる機能をも
ち、特にベクトル計算を高速に実行するための多重並列
パイプライン方式を採用している。演算パイプラインに
連続的にデータを供給するため、高速演算プロセッサ４
と演算用主記憶装置６との間のスループットが高くなる
ように、演算用データ転送制御装置８により制御されて
いる。
拡張記憶装置７と演算用主記憶装置６との間のデータ
転送は、高速演算プロセッサ４上の命令で制御されるた
め、拡張記憶装置７と演算用主記憶装置６との間で転送
を実行している間は、高速演算プロセッサ４上で実行さ
れているユーザープログラムのベクトル命令やスカラー
命令の高速実行処理は中断されてしまう。
転送は、高速演算プロセッサ４上の命令で制御されるた
め、拡張記憶装置７と演算用主記憶装置６との間で転送
を実行している間は、高速演算プロセッサ４上で実行さ
れているユーザープログラムのベクトル命令やスカラー
命令の高速実行処理は中断されてしまう。
次に第２図を用いて、拡張記憶装置７と演算用主記憶
装置６とのデータ転送について説明する。
装置６とのデータ転送について説明する。
制御プロセッサ３により拡張記憶装置７と演算用主記
憶装置６との転送命令が実行されると、演算用主記憶装
置６上に、第３図に示されるようなチャネルプログラム
CPが作成される。
憶装置６との転送命令が実行されると、演算用主記憶装
置６上に、第３図に示されるようなチャネルプログラム
CPが作成される。
この時、オペレーティングシステムが扱おうとしてい
る拡張記憶装置７のアドレスの形式に応じて、ディスク
アドレス指定手段20もしくは、メモリアドレス指定手段
21により、チャネルプログラムCP上にアドレス種別及び
拡張記憶アドレスが格納される。
る拡張記憶装置７のアドレスの形式に応じて、ディスク
アドレス指定手段20もしくは、メモリアドレス指定手段
21により、チャネルプログラムCP上にアドレス種別及び
拡張記憶アドレスが格納される。
この他、チャネルプログラムCP上には、演算用主記憶
アドレスや転送長などの制御情報も含まれる。
アドレスや転送長などの制御情報も含まれる。
この転送命令は、制御プロセッサ３上は、非同期命令
として実行され、例えば、あるプロセス中に転送命令が
ｎ個含まれているとすると、第３図のように、各々の命
令に対応したチャネルプログラムがｎ個（CP1，…，C
Pn）作成される。制御プロセッサ３は、全チャネルプロ
グラム作成後、高速演算プロセッサ４に対してプロセッ
サ間通信を行なう。
として実行され、例えば、あるプロセス中に転送命令が
ｎ個含まれているとすると、第３図のように、各々の命
令に対応したチャネルプログラムがｎ個（CP1，…，C
Pn）作成される。制御プロセッサ３は、全チャネルプロ
グラム作成後、高速演算プロセッサ４に対してプロセッ
サ間通信を行なう。
プロセッサ間通信をうけた高速演算プロセッサ４は、
演算用主記憶装置６上に制御プロセッサ３により作成さ
れたチャネルプログラム情報を読み出す。その後、種別
判定手段22により、拡張記憶装置７を仮想ディスクとみ
せかけるか連続メモリ空間としてみせかけるかを判定し
て、その結果に応じてディスクアドレス変換手段23もし
くはメモリアドレス変換手段24を用いてチャネルプログ
ラム上の拡張記憶アドレスを、物理アドレスに変換す
る。
演算用主記憶装置６上に制御プロセッサ３により作成さ
れたチャネルプログラム情報を読み出す。その後、種別
判定手段22により、拡張記憶装置７を仮想ディスクとみ
せかけるか連続メモリ空間としてみせかけるかを判定し
て、その結果に応じてディスクアドレス変換手段23もし
くはメモリアドレス変換手段24を用いてチャネルプログ
ラム上の拡張記憶アドレスを、物理アドレスに変換す
る。
次に、高速演算プロセッサ４は、拡張記憶データ転送
命令を実行し、拡張記憶データ転送制御装置９に対し
て、コマンドの種別、拡張記憶装置７の変換後の物理ア
ドレス、演算用主記憶装置６の先頭アドレスなどの制御
情報を送出し、演算用主記憶装置６と拡張記憶装置７と
のデータ転送を起動する。
命令を実行し、拡張記憶データ転送制御装置９に対し
て、コマンドの種別、拡張記憶装置７の変換後の物理ア
ドレス、演算用主記憶装置６の先頭アドレスなどの制御
情報を送出し、演算用主記憶装置６と拡張記憶装置７と
のデータ転送を起動する。
拡張記憶データ転送制御装置９は、演算用主記憶装置
６からデータを順次読みとり、拡張記憶装置７へ転送す
る。
６からデータを順次読みとり、拡張記憶装置７へ転送す
る。
データ転送が終了するとその旨が高速演算プロセッサ
４に対して、拡張記憶データ転送制御装置９から割り込
みにより報告される。
４に対して、拡張記憶データ転送制御装置９から割り込
みにより報告される。
データ転送の終了報告を受けた高速演算プロセッサ４
は、ステータスをリードして、データ転送の正常／異常
を判定し、制御プロセッサ３にプロセッサ間通信で報告
する。
は、ステータスをリードして、データ転送の正常／異常
を判定し、制御プロセッサ３にプロセッサ間通信で報告
する。
一般的に、システム構成上、ハードウェア量／性能に
応じ、メモリアドレス変換手段、ディスクアドレス変換
手段、及び種別判定手段をシステム制御装置１内に設置
してもよい。
応じ、メモリアドレス変換手段、ディスクアドレス変換
手段、及び種別判定手段をシステム制御装置１内に設置
してもよい。
次に、第４図を用いて、拡張記憶装置７と制御用主記
憶装置５とのデータ転送について説明する。
憶装置５とのデータ転送について説明する。
拡張記憶装置７と制御用主記憶装置５とのデータ転送
は、連続メモリアドレスによるアドレス形式のみオペレ
ーティングシステムにより取扱われる。
は、連続メモリアドレスによるアドレス形式のみオペレ
ーティングシステムにより取扱われる。
従って、本命令実施時、制御プロセッサ３は、メモリ
アドレス変換手段25を用いて、まず、指定された拡張記
憶装置７のアドレスを物理アドレスに変換する。
アドレス変換手段25を用いて、まず、指定された拡張記
憶装置７のアドレスを物理アドレスに変換する。
次に、制御プロセッサ３は、拡張記憶データ転送制御
装置９に対して、制御用主記憶装置５の先頭アドレス、
拡張記憶装置７の先頭アドレス、コマンド、データ転送
量などを送出し、データ転送を起動する。
装置９に対して、制御用主記憶装置５の先頭アドレス、
拡張記憶装置７の先頭アドレス、コマンド、データ転送
量などを送出し、データ転送を起動する。
データ転送が終了すると、その旨が制御プロセッサ３
に対して、拡張記憶データ転送制御装置９が報告され、
制御プロセッサ３は、ステータスをリードして、データ
転送の正常／異常を判定する。
に対して、拡張記憶データ転送制御装置９が報告され、
制御プロセッサ３は、ステータスをリードして、データ
転送の正常／異常を判定する。
［発明の効果］ 以上説明したように本発明は、拡張記憶装置を連続メ
モリアドレス空間にみせるか仮想ディスクアドレス空間
にみせるかの種別をオペレーティングシステムの制御に
より指定することにより、必要に応じ、アドレス空間上
の管理のオーバーヘッドを小さくして、アクセス性能を
向上させる効果がある。
モリアドレス空間にみせるか仮想ディスクアドレス空間
にみせるかの種別をオペレーティングシステムの制御に
より指定することにより、必要に応じ、アドレス空間上
の管理のオーバーヘッドを小さくして、アクセス性能を
向上させる効果がある。
又、従来、ユーザーのプログラムにおいては、拡張記
憶装置のアドレスは仮想ディスクアドレスで扱われてい
るが、本発明では、このようなプログラムに対しても、
ユーザー側は意識することなく、プログラムを変更する
ことなく、オペレーティングシステムの制御によりその
まま実行可能である。
憶装置のアドレスは仮想ディスクアドレスで扱われてい
るが、本発明では、このようなプログラムに対しても、
ユーザー側は意識することなく、プログラムを変更する
ことなく、オペレーティングシステムの制御によりその
まま実行可能である。
第１図は本発明の一実施例による拡張記憶アドレス制御
方式が適用される情報処理装置の構成を示すブロック
図、第２図は本発明による拡張記憶装置と演算用主記憶
装置とのデータ転送時の動作を説明するためのタイムチ
ャート、第３図は演算用主記憶装置上に作成されるチャ
ネルプログラムの一例を示す図、第４図は本発明による
拡張記憶装置と制御用主記憶装置とのデータ転送時の動
作を説明するためのタイムチャートである。 １…システム制御装置、２…入出力プロセッサ、３…制
御プロセッサ、４…高速演算プロセッサ、５…制御用主
記憶装置、６…演算用主記憶装置、７…拡張記憶装置、
８…演算用データ転送制御装置、９…拡張記憶データ転
送制御装置、11…制御用データ転送制御装置、12…ディ
スク装置、20…ディスクアドレス指定手段、21…メモリ
アドレス指定手段、22…種別判定手段、23…ディスクア
ドレス変換手段、24,25…メモリアドレス変換手段。
方式が適用される情報処理装置の構成を示すブロック
図、第２図は本発明による拡張記憶装置と演算用主記憶
装置とのデータ転送時の動作を説明するためのタイムチ
ャート、第３図は演算用主記憶装置上に作成されるチャ
ネルプログラムの一例を示す図、第４図は本発明による
拡張記憶装置と制御用主記憶装置とのデータ転送時の動
作を説明するためのタイムチャートである。 １…システム制御装置、２…入出力プロセッサ、３…制
御プロセッサ、４…高速演算プロセッサ、５…制御用主
記憶装置、６…演算用主記憶装置、７…拡張記憶装置、
８…演算用データ転送制御装置、９…拡張記憶データ転
送制御装置、11…制御用データ転送制御装置、12…ディ
スク装置、20…ディスクアドレス指定手段、21…メモリ
アドレス指定手段、22…種別判定手段、23…ディスクア
ドレス変換手段、24,25…メモリアドレス変換手段。
Claims (2)
- 【請求項１】拡張記憶装置と主記憶装置とのデータ転送
を行なう情報処理装置において、 前記拡張記憶装置を仮想ディスクとみせかけるディスク
アドレス指定手段と、 該ディスクアドレス指定手段により指示される仮想ディ
スクアドレスを前記拡張記憶装置の第１の物理アドレス
に変換するディスクアドレス変換手段と、 前記拡張記憶装置を連続メモリ空間とみせるメモリアド
レス指定手段と、 該メモリアドレス指定手段により指定されるメモリアド
レスを前記拡張記憶装置の第２の物理アドレスに変更す
るメモリアドレス変換手段と、 前記拡張記憶装置を仮想ディスクとしてみせかけるか連
続メモリ空間としてみせかけるかを判定する種別判定手
段と、 該種別判定手段により指示された内容に従い、前記第１
及び第２の物理アドレスのどちらか一方の物理アドレス
を用いて前記拡張記憶装置にアクセスするアクセス制御
手段と を備えたことを特徴とする拡張記憶アドレス制御方式。 - 【請求項２】スーパーバイザー機能をもち、入出力の制
御、ユーザープログラムのコンパイラ、リンクを実現す
る制御プロセッサと、該制御プロセッサを制御する制御
プログラムが格納される第１の主記憶装置と、前記ユー
ザープログラムのロードモジュールやデータが格納され
る第２の主記憶装置と、前記ユーザープログラムを実行
する高速演算プロセッサと、入出力高速化のための拡張
記憶装置と、これら装置を制御するシステム制御装置と
を含む情報処理装置において、 前記拡張記憶装置を仮想ディスクとみせかけるディスク
アドレス指定手段と、 該ディスクアドレス指定手段により指示される仮想ディ
スクアドレスを前記拡張記憶装置の第１の物理アドレス
に変換するディスクアドレス変換手段と、 前記拡張記憶装置を連続メモリ空間とみせるメモリアド
レス指定手段と、 該メモリアドレス指定手段により指定されるメモリアド
レスを前記拡張記憶装置の第２の物理アドレスに変更す
るメモリアドレス変換手段と、 前記拡張記憶装置を仮想ディスクとみせかけるか連続メ
モリ空間としてみせかけるかを判定する種別判定手段
と、 該種別判定手段により指示された内容に従い、前記第１
及び第２の物理アドレスのどちらか一方の物理アドレス
を用いて前記拡張記憶装置にアクセスするアクセス手段
とを備え、 前記制御プロセッサにより実行される前記第１の主記憶
装置と前記拡張記憶装置とのデータ転送は、前記メモリ
アドレス指定手段のみによりアドレスを制御することに
より行ない、前記高速演算プロセッサにより実行される
前記第２の主記憶装置と前記拡張記憶装置とのデータ転
送は、前記ディスクアドレス指定手段と前記メモリアド
レス指定手段によりアドレスを制御することにより行な
うことを特徴とする拡張記憶アドレス制御方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1062264A JP2513024B2 (ja) | 1989-03-16 | 1989-03-16 | 拡張記憶アドレス制御方式 |
| DE69032688T DE69032688T2 (de) | 1989-03-16 | 1990-03-15 | Adresssteuerungssystem für erweiterten Speicher |
| EP90104907A EP0387871B1 (en) | 1989-03-16 | 1990-03-15 | Extended memory address control system |
| AU51398/90A AU621723B2 (en) | 1989-03-16 | 1990-03-16 | Extended memory address control system |
| CA002012420A CA2012420C (en) | 1989-03-16 | 1990-03-16 | Extended memory address control system |
| US08/131,876 US5404477A (en) | 1989-03-16 | 1993-10-05 | Extended memory address conversion and data transfer control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1062264A JP2513024B2 (ja) | 1989-03-16 | 1989-03-16 | 拡張記憶アドレス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02242451A JPH02242451A (ja) | 1990-09-26 |
| JP2513024B2 true JP2513024B2 (ja) | 1996-07-03 |
Family
ID=13195117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1062264A Expired - Lifetime JP2513024B2 (ja) | 1989-03-16 | 1989-03-16 | 拡張記憶アドレス制御方式 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5404477A (ja) |
| EP (1) | EP0387871B1 (ja) |
| JP (1) | JP2513024B2 (ja) |
| AU (1) | AU621723B2 (ja) |
| CA (1) | CA2012420C (ja) |
| DE (1) | DE69032688T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001306398A (ja) * | 2000-03-14 | 2001-11-02 | Quantum Corp | コンピュータシステム、ハードディスクドライブの認められる性能を最適化するための方法、およびコンピュータ読取可能媒体 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2669132A1 (fr) * | 1990-11-09 | 1992-05-15 | Guerin James | Dispositif de memorisation d'informations connectable a un ordinateur. |
| US5420998A (en) * | 1992-04-10 | 1995-05-30 | Fujitsu Limited | Dual memory disk drive |
| JPH0778766B2 (ja) * | 1992-09-25 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置 |
| JP3564732B2 (ja) * | 1994-06-30 | 2004-09-15 | ソニー株式会社 | ディスク制御方法および装置 |
| US6356915B1 (en) | 1999-02-22 | 2002-03-12 | Starbase Corp. | Installable file system having virtual file system drive, virtual device driver, and virtual disks |
| JP2001034537A (ja) * | 1999-07-23 | 2001-02-09 | Toshiba Corp | アドレス変換回路 |
| US6833926B1 (en) * | 1999-09-28 | 2004-12-21 | Kabushiki Kaisha Toshiba | Image processing apparatus |
| WO2001044967A1 (en) * | 1999-12-14 | 2001-06-21 | Fujitsu Limited | Multiprocessor system |
| US6981125B2 (en) * | 2003-04-22 | 2005-12-27 | International Business Machines Corporation | Method and apparatus for managing shared virtual storage in an information handling system |
| US20070055819A1 (en) * | 2003-11-07 | 2007-03-08 | Hirokazu So | Information recording medium and its control method |
| US7222117B1 (en) | 2003-11-14 | 2007-05-22 | Advent Software, Inc. | Segmented global area database |
| CN100464315C (zh) * | 2006-05-22 | 2009-02-25 | 中国软件与技术服务股份有限公司 | 移动存储器失泄密防护的方法和*** |
| US8458217B1 (en) | 2009-08-24 | 2013-06-04 | Advent Software, Inc. | Instantly built information space (IBIS) |
| CN101800811B (zh) * | 2010-02-02 | 2012-10-03 | 中国软件与技术服务股份有限公司 | 手机数据安全防护方法 |
| US8769350B1 (en) | 2011-09-20 | 2014-07-01 | Advent Software, Inc. | Multi-writer in-memory non-copying database (MIND) system and method |
| US8332349B1 (en) | 2012-01-06 | 2012-12-11 | Advent Software, Inc. | Asynchronous acid event-driven data processing using audit trail tools for transaction systems |
| CN102946427A (zh) * | 2012-11-07 | 2013-02-27 | 浪潮电子信息产业股份有限公司 | 一种存储***的新型注册方法 |
| US8886671B1 (en) | 2013-08-14 | 2014-11-11 | Advent Software, Inc. | Multi-tenant in-memory database (MUTED) system and method |
| CN110059020B (zh) | 2015-04-23 | 2024-01-30 | 华为技术有限公司 | 扩展内存的访问方法、设备以及*** |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012407A (en) * | 1984-12-11 | 1991-04-30 | Finn Charles A | Computer system which accesses operating system information and command handlers from optical storage via an auxiliary processor and cache memory |
| US4761733A (en) * | 1985-03-11 | 1988-08-02 | Celerity Computing | Direct-execution microprogrammable microprocessor system |
| US4758951A (en) * | 1985-04-09 | 1988-07-19 | Tektronix, Inc. | Method for translating virtual addresses into real addresses |
| JPS6261132A (ja) * | 1985-09-12 | 1987-03-17 | Fujitsu Ltd | デ−タ転送命令制御方式 |
| US4926322A (en) * | 1987-08-03 | 1990-05-15 | Compag Computer Corporation | Software emulation of bank-switched memory using a virtual DOS monitor and paged memory management |
| US5127094A (en) * | 1987-11-09 | 1992-06-30 | Hitachi, Ltd. | Virtual storage type computer system |
| US5129088A (en) * | 1987-11-30 | 1992-07-07 | International Business Machines Corporation | Data processing method to create virtual disks from non-contiguous groups of logically contiguous addressable blocks of direct access storage device |
| US5131089A (en) * | 1989-06-12 | 1992-07-14 | Grid Systems Corporation | Solid state disk drive emulation |
-
1989
- 1989-03-16 JP JP1062264A patent/JP2513024B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-15 EP EP90104907A patent/EP0387871B1/en not_active Expired - Lifetime
- 1990-03-15 DE DE69032688T patent/DE69032688T2/de not_active Expired - Fee Related
- 1990-03-16 CA CA002012420A patent/CA2012420C/en not_active Expired - Fee Related
- 1990-03-16 AU AU51398/90A patent/AU621723B2/en not_active Ceased
-
1993
- 1993-10-05 US US08/131,876 patent/US5404477A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001306398A (ja) * | 2000-03-14 | 2001-11-02 | Quantum Corp | コンピュータシステム、ハードディスクドライブの認められる性能を最適化するための方法、およびコンピュータ読取可能媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU621723B2 (en) | 1992-03-19 |
| DE69032688T2 (de) | 1999-02-25 |
| US5404477A (en) | 1995-04-04 |
| DE69032688D1 (de) | 1998-11-12 |
| CA2012420A1 (en) | 1990-09-16 |
| EP0387871A2 (en) | 1990-09-19 |
| CA2012420C (en) | 1996-03-26 |
| EP0387871B1 (en) | 1998-10-07 |
| JPH02242451A (ja) | 1990-09-26 |
| EP0387871A3 (en) | 1991-06-05 |
| AU5139890A (en) | 1990-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513024B2 (ja) | 拡張記憶アドレス制御方式 | |
| US4812967A (en) | Method and apparatus for controlling interrupts in a virtual machine system | |
| US5109489A (en) | I/o execution method for a virtual machine system and system therefor | |
| JPS6258341A (ja) | 入出力割込処理方式 | |
| JPH01155451A (ja) | 仮想計算機システム | |
| JP3005626B2 (ja) | データ処理システムおよびデータ転送方法 | |
| JP2527038B2 (ja) | 拡張記憶転送制御方式 | |
| JP2972213B2 (ja) | 情報処理装置 | |
| KR0136111B1 (ko) | 데이터요소의 수정장치 및 그 방법 | |
| JPH0363822A (ja) | 計算機制御方式 | |
| JPS5850383B2 (ja) | 情報処理装置 | |
| JPS6336012B2 (ja) | ||
| JPH0754469B2 (ja) | 仮想計算機システムのための入出力命令実行装置 | |
| JPH02214938A (ja) | データ処理装置 | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| JPS6223895B2 (ja) | ||
| JPH0656611B2 (ja) | ベクトル処理装置 | |
| JPH07134658A (ja) | 仮想計算機システムのアドレス変換バッファ制御方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPH06103093A (ja) | 仮想計算機システムの入出力割込み制御方法 | |
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPH08123696A (ja) | 複数ｏｓのシミュレーション方法 | |
| JPS62108346A (ja) | プロセス間通信方式 | |
| JPH01169552A (ja) | 拡張記憶転送制御方式 | |
| JPS6338729B2 (ja) |