JP2508819B2 - Video signal circuit - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号回路に関し、特にクランプ回路を
有する映像信号回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal circuit, and more particularly to a video signal circuit having a clamp circuit.

〔従来の技術〕[Conventional technology]

従来、例えば家庭用テレビジョン映像磁気記録再生装
置（以下VTRと記す）において、映像信号の輝度レベル
が記録及び再生時に変動しない様にするため、記録時及
び再生時に映像信号中の水平同期信号の先端部（以下シ
ンクチップと記す）を所定の直流電位にクランプするク
ランプ回路が使用されている。Conventionally, for example, in a home-use television video magnetic recording / reproducing apparatus (hereinafter referred to as VTR), in order to prevent the brightness level of the video signal from changing during recording and reproduction, the horizontal synchronization signal in the video signal during recording and reproduction is A clamp circuit is used which clamps a tip portion (hereinafter referred to as a sync tip) to a predetermined DC potential.

第３図は従来の映像信号回路の構成を示すブロック図
である。FIG. 3 is a block diagram showing the configuration of a conventional video signal circuit.

第３図に示すように、映像記録信号又は再生FM信号を
入力してYC分離又はFM復調する信号処理回路１より、映
像信号が出力され、クランプ回路２に入力される。クラ
ンプ回路２の出力は、低域フィルタ（以下LPFと記す）
４を介して、同期信号分離回路５に入力され、入力され
た映像信号中の水平同期信号に同期した同期パルス信号
を出力する。この同期信号分離回路５の出力の同期パル
ス信号は、クランプ回路２に入力され、クランプ回路の
動作期間を設定する。すなわち、同期パルス信号がクラ
ンプ回路２の制御入力に入力された期間、クランプ回路
２は入力される映像信号を予め定めた直流電位にクラン
プする。従って、入力された映像信号のシンクチップレ
ベルが所定の直流電位にクランプされた信号がクランプ
回路２より出力される。As shown in FIG. 3, a video signal is output from a signal processing circuit 1 for inputting a video recording signal or a reproduction FM signal and performing YC separation or FM demodulation, and is input to a clamp circuit 2. The output of the clamp circuit 2 is a low pass filter (hereinafter referred to as LPF).
A sync pulse signal which is input to the sync signal separation circuit 5 via 4 and is synchronized with the horizontal sync signal in the input video signal is output. The sync pulse signal output from the sync signal separation circuit 5 is input to the clamp circuit 2 to set the operating period of the clamp circuit. That is, the clamp circuit 2 clamps the input video signal to a predetermined DC potential while the sync pulse signal is input to the control input of the clamp circuit 2. Therefore, a signal in which the sync tip level of the input video signal is clamped to a predetermined DC potential is output from the clamp circuit 2.

第４図は第３図に示す従来例の動作を説明するための
波形図である。FIG. 4 is a waveform diagram for explaining the operation of the conventional example shown in FIG.

第４図において、Ａは信号処理回路１の出力、ＢはLP
F4の出力、Ｃは同期信号分離回路出力（水平同期パル
ス）、Ｄはクランプ回路２の出力を示す。同期信号分離
回路５はLPF4により遅延された映像信号中の水平同期信
号部をV_THなる比較値と比較し、入力信号の直流電位がV
_TH以下になる期間Ｃに示すような同期パルス信号を発生
させている。従って、この同期パルス信号が発生してい
る期間クランプ回路２は、入力映像信号を予め定めたV_C
なる直流電位にクランプし出力する。クランプ回路２の
出力は、次段の信号処理回路３へ入力される。ここで、
VTRの場合、記録時には記録映像信号が信号処理回路１
に入力され、該信号処理回路１において、例えば輝度信
号と色信号の分離が行なわれ、また信号処理回路３で
は、エンファシス処理、FM変調処理等が行なわれる。一
方、再生時には、FM変調された映像信号が信号処理回路
１に入力され、FM復調処理等が行なわれる。また信号処
理回路３では、ディエンファシス処理等が行なわれる。In FIG. 4, A is the output of the signal processing circuit 1, and B is LP.
The output of F4, C is the output of the sync signal separation circuit (horizontal sync pulse), and D is the output of the clamp circuit 2. The sync signal separation circuit 5 compares the horizontal sync signal portion in the video signal delayed by LPF4 with a comparison value of V _TH, and the DC potential of the input signal is V
_The synchronizing pulse signal as shown in the period C when it becomes _TH or less is generated. Therefore, the clamp circuit 2 keeps the input video signal at a predetermined V _{C while the} sync pulse signal is generated.
Clamps to a DC potential and outputs. The output of the clamp circuit 2 is input to the signal processing circuit 3 at the next stage. here,
In the case of VTR, the recorded video signal is recorded in the signal processing circuit 1 during recording.
The signal processing circuit 1 separates a luminance signal and a chrominance signal, and the signal processing circuit 3 performs emphasis processing, FM modulation processing and the like. On the other hand, during reproduction, the FM-modulated video signal is input to the signal processing circuit 1 and FM demodulation processing and the like are performed. Further, the signal processing circuit 3 performs de-emphasis processing and the like.

以上の様に、従来例は、VTRにおける記録，再生時の
輝度信号のレベル変動が生じない様に、互いの映像信号
中のシンクチップレベルを同一の直流電位にクランプす
る機能を有する。As described above, the conventional example has a function of clamping the sync tip level in the mutual video signals to the same DC potential so that the level fluctuation of the luminance signal at the time of recording and reproducing in the VTR does not occur.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上述した従来の映像信号回路では、同期信号分離回路
による同期パルス信号の発生を安定的に行なわせるため
に、映像信号中の水平同期信号部分を、所定レベルV_TH
においてスライスする前にLPF4により映像信号を遅延さ
せている。従って、同期信号分離回路の出力の同期パル
ス信号も遅延するため、結果として、クランプ回路２は
入力される映像信号中のシンクチップレベルのみクラン
プするだけでなく、バックポーチの一部も同様にクラン
プしてしまい、映像信号を損傷させる。VTRの場合に
は、バックポーチには後に色副搬送基準信号（カラーバ
ースト信号）が重畳されるため、カラーバースト信号に
対しても影響を及ぼし、正確な映像信号の再現が出来な
いという欠点がある。In the conventional video signal circuit described above, in order to stably generate the sync pulse signal by the sync signal separation circuit, the horizontal sync signal portion in the video signal is set to a predetermined level V _TH.
In, the video signal is delayed by LPF4 before slicing. Therefore, since the sync pulse signal output from the sync signal separation circuit is also delayed, as a result, the clamp circuit 2 not only clamps the sync tip level in the input video signal, but also a part of the back porch as well. And damage the video signal. In the case of VTR, since the color sub-carrier reference signal (color burst signal) is superimposed on the back porch later, it also affects the color burst signal, and there is a drawback that an accurate video signal cannot be reproduced. is there.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の映像信号を入力して前記映像信号のシンクチ
ップレベルをクランプして輝度レベルを安定させるクラ
ンプ回路と、前記クランプ回路の出力を入力して位相を
遅延させる低域フィルタと、前記低域フィルタの出力を
入力して水平同期信号に同期する同期パルス信号を出力
する同期信号分離回路と、前記低域フィルタの入力信号
及び出力信号を入力してその差分信号を出力する減算器
と、前記同期信号分離回路から出力される前記同期パル
ス信号により駆動し前記同期パルス信号期間の前記減算
器の前記差分信号と前記クランプ回路のクランプ電位よ
りも低く設定した基準レベルとを比較する比較器と、前
記比較器の出力信号により前記同期パルス信号のパルス
幅を制御した信号を前記クランプ回路に入力してクラン
プ回路の動作期間を制御するスイッチ回路とを有する。A clamp circuit for inputting the video signal of the present invention to clamp the sync tip level of the video signal to stabilize the brightness level, a low-pass filter for inputting the output of the clamp circuit to delay the phase, and the low-pass filter. A sync signal separation circuit for inputting an output of the filter and outputting a sync pulse signal synchronized with a horizontal sync signal; a subtractor for inputting an input signal and an output signal of the low-pass filter and outputting a difference signal thereof; A comparator that is driven by the sync pulse signal output from the sync signal separation circuit and compares the difference signal of the subtractor in the sync pulse signal period with a reference level set lower than the clamp potential of the clamp circuit, A signal in which the pulse width of the synchronization pulse signal is controlled by the output signal of the comparator is input to the clamp circuit to change the operating period of the clamp circuit. Gosuru and a switch circuit.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例の構成を示すブロック図で
ある。第１図に示すように、従来例と同様にして信号処
理回路１により処理された映像信号はクランプ回路２に
入力され、シンクチップを所定の電位V_Cにクランプして
輝度レベルを安定させ、クランプ回路２に接続された信
号処理回路３に出力される。クランプ回路２の出力はLP
F4に入力され位相を遅延した信号が出力され、LPF4の出
力は同期信号分離回路５に入力されて同期パルス信号を
発生させる。LPF4の入力信号及び出力信号は減算器６に
入力されその差分信号を出力する。前記同期パルス信号
により従属的に動作する比較器７は減算器６の差分信号
を入力して所定の基準レベルＶ′_THと比較して得られた
信号を同期パルス信号を入力するスイッチ回路８の制御
入力端に入力して同期パルス信号のパルス幅を制御す
る。スイッチ回路８によりパルス幅を制御された同期パ
ルス信号はクランプ回路２に入力されクランプ回路２の
動作期間を制御する。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. As shown in FIG. 1, the video signal processed by the signal processing circuit 1 in the same manner as in the conventional example is input to the clamp circuit 2, and the sync tip is clamped to a predetermined potential V _C to stabilize the brightness level, It is output to the signal processing circuit 3 connected to the clamp circuit 2. The output of the clamp circuit 2 is LP
The signal input to F4 and delayed in phase is output, and the output of LPF4 is input to the sync signal separation circuit 5 to generate a sync pulse signal. The input signal and output signal of the LPF 4 are input to the subtractor 6 and the difference signal thereof is output. A comparator 7 which operates dependently on the sync pulse signal receives a difference signal from the subtracter 6 and compares it with a predetermined reference level _V'TH to output a signal obtained as a sync pulse signal to a switch circuit 8. Input to the control input terminal to control the pulse width of the sync pulse signal. The sync pulse signal whose pulse width is controlled by the switch circuit 8 is input to the clamp circuit 2 and controls the operation period of the clamp circuit 2.

第２図は第１図の実施例の動作を説明するための波形
図である。FIG. 2 is a waveform chart for explaining the operation of the embodiment of FIG.

第２図において、Ａは信号処理回路１の出力、ＢはLP
F4の出力、Ｃは水平同期信号分離回路５の出力（同期パ
ルス信号）、Ｄは減算器６の出力、Ｅは比較器７の出
力、Ｆはクランプ回路２の出力を示す。LPF4の入力信号
及び出力信号の差分出力信号を入力し、クランプ回路２
におけるシンクチップクランプ電位V_Cに対して、 Ｖ′_TH<V_C なる比較値を持つ比較器７により比較を行う事によって
同期パルス出力信号の入力映像信号中の水平同期信号の
後縁に対する遅延期間を検出する信号Ｅを出力する。こ
の比較器７の出力Ｅにより、スイッチ回路８を制御し、
比較器７の出力信号が発生している期間の同期パルス信
号をカットオフする事によって、クランプ回路２の動作
期間を入力映像信号のシンクチップ期間内に収めること
ができ、クランプ動作がバックポーチの期間に入らない
ように制御することができるという効果を有する。In FIG. 2, A is the output of the signal processing circuit 1 and B is LP.
The output of F4, C is the output of the horizontal sync signal separation circuit 5 (sync pulse signal), D is the output of the subtractor 6, E is the output of the comparator 7, and F is the output of the clamp circuit 2. Input the differential signal between LPF4 input signal and output signal, and clamp circuit 2
The sync tip clamp potential V _{C in the above is} compared by a comparator 7 having a comparison value of V ′ _TH <V _C, whereby the delay period for the trailing edge of the horizontal synchronizing signal in the input video signal of the synchronizing pulse output signal. A signal E for detecting is output. The switch circuit 8 is controlled by the output E of the comparator 7,
By cutting off the sync pulse signal in the period in which the output signal of the comparator 7 is generated, the operation period of the clamp circuit 2 can be kept within the sync tip period of the input video signal, and the clamp operation can be performed in the back porch. It has an effect that it can be controlled so as not to enter the period.

〔発明の効果〕〔The invention's effect〕

以上説明した様に本発明は、入力される映像信号の水
平同期信号期間に対して遅延した同期パルス信号により
映像信号中のシンクチップレベルを所定の直流電位にク
ランプさせるクランプ回路において、映像信号の水平同
期信号と同期パルス信号との遅延検出を行い、この出力
により、同期パルス信号のパルス幅を制御してクランプ
回路のクランプ動作期間を映像信号のシンクチップ期間
内に収めることにより、映像信号のパックポーチを損傷
する事なく、クランプ動作が再現出来る効果がある。従
って、輝度信号のレベル変動を防ぐのみならず、例えば
VTRの場合後処理としてバックポーチ部分に重畳される
カラーバースト信号に対する影響もなくなる。As described above, the present invention is a clamp circuit for clamping a sync tip level in a video signal to a predetermined DC potential by a sync pulse signal delayed with respect to a horizontal sync signal period of an input video signal. By detecting the delay between the horizontal sync signal and the sync pulse signal and controlling the pulse width of the sync pulse signal by this output to keep the clamp operation period of the clamp circuit within the sync tip period of the video signal, There is an effect that the clamp operation can be reproduced without damaging the pack pouch. Therefore, in addition to preventing the level fluctuation of the luminance signal,
In the case of VTR, there is no influence on the color burst signal superimposed on the back porch portion as post-processing.

なお、本発明の映像信号回路はVTR以外のテレビジョ
ン映像機器に適用しても同様の効果を得ることができ
る。The video signal circuit of the present invention can be applied to a television video device other than a VTR to obtain the same effect.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の実施例の動作を示す波形図、第３図は従
来の映像信号回路の構成を示すブロック図、第４図は第
３図に示す従来例の動作を示す波形図である。 1,3……信号処理回路、２……クランプ回路、４……LP
F、５……同期信号分離回路、６……減算器、７……比
較器、８……スイッチ回路。1 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a waveform diagram showing the operation of the embodiment of FIG. 1, FIG. 3 is a block diagram showing the configuration of a conventional video signal circuit, FIG. 4 is a waveform diagram showing the operation of the conventional example shown in FIG. 1,3 …… Signal processing circuit, 2 …… Clamp circuit, 4 …… LP
F, 5 ... Sync signal separation circuit, 6 ... Subtractor, 7 ... Comparator, 8 ... Switch circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】映像信号を入力して前記映像信号のシンク
チップレベルをクランプして輝度レベルを安定させるク
ランプ回路と、前記クランプ回路の出力を入力して位相
を遅延させる低域フィルタと、前記低域フィルタの出力
を入力して水平同期信号に同期する同期パルス信号を出
力する同期信号分離回路と、前記低域フィルタの入力信
号及び出力信号を入力してその差分信号を出力する減算
器と、前記同期信号分離回路から出力される前記同期パ
ルス信号により駆動し前記同期パルス信号期間の前記減
算器の前記差分信号と前記クランプ回路のクランプ電位
よりも低く設定した基準レベルとを比較する比較器と、
前記比較器の出力信号により前記同期パルス信号のパル
ス幅を制御した信号を前記クランプ回路に入力してクラ
ンプ回路の動作期間を制御するスイッチ回路とを有する
ことを特徴とする映像信号回路。1. A clamp circuit for inputting a video signal to clamp a sync tip level of the video signal to stabilize a luminance level, a low-pass filter for inputting an output of the clamp circuit to delay a phase, A sync signal separation circuit that inputs the output of the low-pass filter and outputs a sync pulse signal that is synchronized with the horizontal sync signal; and a subtractor that inputs the input signal and the output signal of the low-pass filter and outputs the difference signal thereof. A comparator which is driven by the sync pulse signal output from the sync signal separation circuit and compares the difference signal of the subtractor in the sync pulse signal period with a reference level set lower than the clamp potential of the clamp circuit. When,
A video signal circuit, comprising: a switch circuit for controlling the operation period of the clamp circuit by inputting a signal in which the pulse width of the synchronizing pulse signal is controlled by the output signal of the comparator to the clamp circuit.